JP4243624B2 - シグナルプロセッサ - Google Patents

シグナルプロセッサ Download PDF

Info

Publication number
JP4243624B2
JP4243624B2 JP2006217009A JP2006217009A JP4243624B2 JP 4243624 B2 JP4243624 B2 JP 4243624B2 JP 2006217009 A JP2006217009 A JP 2006217009A JP 2006217009 A JP2006217009 A JP 2006217009A JP 4243624 B2 JP4243624 B2 JP 4243624B2
Authority
JP
Japan
Prior art keywords
signal processor
decoder
program instruction
decoder part
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006217009A
Other languages
English (en)
Other versions
JP2006344239A (ja
Inventor
バウアー ハラルト
ケムプフ ペーター
ローレンツ ディートマール
マイヤー ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adelante Technologies BV
Original Assignee
Adelante Technologies BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adelante Technologies BV filed Critical Adelante Technologies BV
Publication of JP2006344239A publication Critical patent/JP2006344239A/ja
Application granted granted Critical
Publication of JP4243624B2 publication Critical patent/JP4243624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30156Special purpose encoding of instructions, e.g. Gray coding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017Runtime instruction translation, e.g. macros
    • G06F9/30174Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017Runtime instruction translation, e.g. macros
    • G06F9/30178Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30196Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Description

本発明は、圧縮されたプログラムインストラクションワードを記憶するためのプログラムメモリと、圧縮されたプログラムインストラクションワードをデコードするためのデコーダとを有するシグナルプロセッサであって、前記プログラムインストラクションワードはデコードされた形態で、シグナルプロセッサの機能制御に使用される形式のものに関する。
デジタルシグナルプロセッサ(DSP)は高い計算速度を備えた専用マイクロプロセッサである。このプロセッサのインストラクションセットとアーキテクチュアはデジタル信号処理の分野の特別の要求に向けられており、特に複雑なアルゴリズムをリアルタイムで変換するのに使用される。例えば、シグナルプロセッサはGSM規格に沿った移動無線分野で使用される。ここでは、移動無線局(移動局)またはベース無線局で複雑な音声処理アルゴリズムの変換のために使用される。さらに例えば、オーディオ、ビデオ、医用および自動車技術分野が適用分野である。
通常のシグナルプロセッサはプログラムメモリを有し、このメモリにプログラムインストラクションが圧縮形式(例えば符号化形態)で記憶されており、呼び出されると異なる信号処理演算が並行的に実行される。これは例えば、2つの異なるデータバスを介した2つのデータ伝送の同時実行、2つのアドレス計算、1つのアーキテクチュア/ロジック演算と1つの乗算である。通常のシグナルプロセッサの例として、Philips PCF5083(KISS), AT&T DSP16xxおよびTexas Instruments TMS320がある。プログラムインストラクションは16ビットワードとしてこれらシグナルプロセッサのプログラムメモリに記憶される。デコーダにより復号(解凍)を行う場合には、圧縮された16ビットプログラムインストラクションが比較的に大きなワードサイズを有するプログラムインストラクションに変換(展開)される。このワードサイズは使用されるシグナルプロセッサの複雑性に依存する。展開されたプログラムインストラクションワードに対する典型的なワードサイズは32から128ビットの間である。プログラム実行中のプログラムインストラクションの呼び出しにより並列信号処理が実現され、ここではデコードされたプログラムインストラクションワードの個別ビットがシグナルプロセッサのそれぞれの制御ラインに供給される。非圧縮形態のプログラムインストラクションと比較して、圧縮されたプログラムインストラクションワードによってプログラムインストラクションを記憶することにより、必要な記憶容量を低減することができる。なぜなら、種々の理論的に可能なインストラクションワードの数は相応に制限されているからである。
このようなシグナルプロセッサでのプログラムインストラクションワードのデコードは固定配線デコーダにより行われる。固定配線デコーダはデコードを論理演算によって実行する。プログラムインストラクションワードの圧縮に基づき、そして異なるプログラムインストラクションサードの理論最大値との比較で、異なる圧縮プログラムインストラクションワードの相応の低減数だけをプログラムメモリに符号化することができる。固定配線デコーダの使用と組み合わせれば、このことにより制限されたプログラムインストラクションセット(制限された並列信号処理)につながる。上記の例では、1216の異なるプログラムインストラクションワードまたはプログラムインストラクションがそれぞれ16ビットの圧縮されたプログラムインストラクションワードにより可能である。理論的には、232〜2128の異なるプログラムインストラクションワードが考えられる。さらに異なる信号処理演算(これはプログラムインストラクションが所定の信号処理アーキテクチュアに基づいて可能となる)の別の組み合わせとリンクしたプログラムインストラクションはシグナルプロセッサのプログラミングには使用することができない。専用のコンピュートバウンドアプリケーションの場合、すなわち例えば移動無線分野(GSM)においてハーフレートCODECまたはエンハンスドフルレートCODECの変換の場合、上記の信号処理の所定基準インストラクションセットは、それぞれの複雑な信号処理アルゴリズムをリアルタイムで変換するには変換効率が不十分である。
本発明の課題は、公知のシグナルプロセッサと比較して、それぞれのアプリケーション分野に最適に適合できるシグナルプロセッサを提供することである。
この課題は本発明により、デコーダは、第1デコーダ部分と、第2デコーダ部分と、機能ユニットと、マルチプレクサとを有し、
前記第1デコーダ部分は固定配線されており、かつプログラム不能であり、論理演算を使用して、圧縮プログラムインストラクションをデコードし、
前記第2デコーダ部分はプログラム可能であり、
該第2デコーダ部分のメモリセルには、デコードされたプログラムインストラクションワードがファイルされ、
前記第2デコーダ部分のメモリセルは、デコーダのプログラム可能復号機能の実行のためにアドレシングされ、
前記デコードされたプログラムインストラクションワードは、並列処理のための標準演算を含み、
前記機能ユニットは、第1デコーダ部分または第2デコーダ部分のどちらがデコードを行なうかを決定し、
前記マルチプレクサは、第1デコーダ部分または第2デコーダ部分を選択的にシグナルプロセッサの出力端に、前記機能ユニットによって発生されたプログラムインストラクションカテゴリーを示すビット信号に応じて接続することによって解決される。
このようにして、プログラムインストラクションセットの変形が可能であり、可能なプログラムインストラクションの数は変わらない。圧縮により1つのプログラムインストラクションに対して必要なワードサイズが低減されるという所要のプログラム記憶容量減少の利点はそのまま維持される。付加的に、所定のプログラムインストラクションがデコーダのプログラム可能復号機能の変化によって変化または置換されても、プログラムインストラクションセットをシグナルプロセッサに適合し、これを例えばCPU占有率の高い特別なアプリケーションに最適に使用することができる。さらにプログラム可能復号機能によってシグナルプロセッサの演算中であっても修正することができ、シグナルプロセッサが使用されている装置において、以前にロードされたデコードテーブルを置換する新たなデコードテーブルをロードし、異なる演算状況に適合することができる。シグナルプロセッサのスループットはプログラムインストラクションセットの前記適合によって増大する。このことは有利にはまた、電力消費の低減につながる。これは移動無線局に使用した場合、非常に有利である。
デコーダのプログラム可能復号機能を実行するために、有利にはシグナルプロセッサのメモリにアドレスメモリセルを設ける。ここにはデコードされたプログラムインストラクションワードが記憶されている。このようにして、デコードテーブルを変換することができる。別のデコードされたインストラクションワードはデコーダの固定配線部分により得られる。使用されるプログラム可能デコーダはシンプルで、効率がよく、可変である。プログラムインストラクションをデコードされた形態(解凍された形態)で記憶するために使用されるメモリは有利には、RAMまたはROMとして構成される。フレキシビリティの高さから、RAMとして構成されたメモリが有利にはシグナルプロセッサで、開発フェーズまたは少数生産の場合に使用される。付加的に、RAMとしてのメモリ構成は、シグナルプロセッサのインストラクションセットをシグナルプロセッサの動作中に変更することができるので有利である。ROMとしての構成は大量生産のシグナルプロセッサで使用するのに有利である。なぜなら、RAMメモリの使用と比較してコストを低減できるからである。
本発明の実施例では、プログラムメモリから送出された圧縮プログラムインストラクションワード(これのデコードのためにデコーダのプログラム可能復号機能が設けられている)が、プログラムインストラクションカテゴリーを検出するための第1の数のビットと、メモリのメモリセルアドレスを検出するための第2の数のビットを含む。第1の数のビットにより種々異なるプログラムインストラクション/プログラムインストラクションカテゴリーを識別することができる。これらのビットにより、復号(解凍)がデコーダの固定部分によって行われたか、またはプログラム可能部分によって行われたかを検出することができる。第2の数のビットは付加的にそれぞれのプログラムインストラクションを変換するのに必要であり、実行すべき信号処理ステップを発生するため制御線路に印加すべき相応のビットの形成の点でプログラムインストラクションの詳細を定義する。プログラム可能デコーダ部分では、これらビットが前記のメモリのメモリセルにファイルされ、第2の数のビットによりアドレシングに相応して読み出され、シグナルプロセッサの所属の制御線路に供給される。
本発明はまた、本発明のシグナルプロセッサを有する移動無線機と移動無線基地局にも関連する。このシグナルプロセッサはこの適用ではデジタル信号処理に使用される。すなわち例えば、音声処理アルゴリズムの変換、チャネルコーディング/デコーディング、および/またはイコライザ関数の変換に使用される。さらに、デジタル信号処理のためのシグナルプロセッサを他の機器でも使用すると有利である。他の機器とは例えば、デジタル放送に対する放送機器、ISDN端末機およびDECT装置(Digatal European Cordless Telephon)である。
本発明の実施例を以下、図面に基づき詳細に説明する。
図1に示したシグナルプロセッサ構造はプログラムカウンタを有する。この図には、わかりやすくするため所属のシグナルプロセッサの本発明に重要でない部分は示されていない。プログラムカウンタは16ビット幅の制御信号によってプログラムメモリ3を制御する。プログラムを変換するために必要なプログラムインストラクションはコード化された(すなわち圧縮された)プログラムインストラクションワードによってプログラムメモリ3に記憶されている。この実施例では、圧縮されたプログラムインストラクションワードはそれぞれ16ビットであり、後で説明するようにここでは100ビット幅のプログラムインストラクションワードにデコードされる(すなわち解凍される)。デコードされたプログラムインストラクションワードの残りの幅は32から128ビットの領域にある。
プログラムインストラクションの呼び出しの際に、まずプログラムメモリ3に相応にファイルされた圧縮プログラムインストラクションが読み出され、レジスタ4に中間記憶される。このようなプログラムインストラクションワードは引き続きデコーダ5に供給される。デコーダは16ビットの圧縮プログラムインストラクションワードを復号された100ビットのプログラムインストラクションワードに変換する。デコーダ5により形成された100ビットプログラムインストラクションワードは、レジスタ6での中間記憶の後、シグナルプロセッサの制御線路に供給される。これはシグナルプロセッサの所属の信号処理機能を制御するためである。この実施例では、シグナルプロセッサは100の並列信号線路を有し、これらの線路に並列に、レジスタ6に中間記憶されたプログラムインストラクションワードの100ビットが印加される。
デコーダ5は第1のデコーダ部分7、第2のデコーダ部分8、プログラムインストラクションカテゴリーを検出するための機能ユニット9およびマルチプレクサ10を有する。レジスタ4に中間記憶された圧縮16ビットプログラムインストラクションワードは並列に、第1および第2のデコーダ部分および機能ユニット9に供給される。
このようなプログラムインストラクションワードは図2に示した形態を有する。これは第1のフィールド11と第2のフィールド12からなる。第1のフィールド11に所属するビットはそれぞれのプログラムインストラクションカテゴリーを表す。すなわち、プログラムインストラクションのフォーマットを表す。第2のフィールド12は、相応のプログラムインストラクションの詳細を正確に設定するためのビットを含む。後でさらに説明するように、第2のフィールド12はアドレスを含むことができる。第1のフィールド11はプログラムインストラクションワードの比較的高位のビットをMSBとして有する。第2のフィールド12は残りの低位ビットをLSBとして含む。使用されるビットの総数を2つのフィールド11と12に分配することは可変であり、個々のプログラムインストラクションカテゴリーに依存する。
レジスタ4から送出された圧縮プログラムインストラクションワードはデコーダ部分7またはデコーダ部分8によりデコードされる(解凍される)。デコーダ部分7は固定配線デコーダ構成部を有し、この構成部は適切な論理演算によって圧縮16ビットプログラムインストラクションから100ビットプログラムインストラクションワードを形成する。しかしレジスタ4から送出された圧縮16ビットプログラムインストラクションワードのデコードはデコーダ部分8によっても行うことができる。このデコーダ部分は100ビットのプログラム可能メモリであり、そのメモリセルには圧縮16ビットプログラムインストラクションワードから形成される解凍された100ビットプログラムインストラクションワードがファイルされる。このデコーダ部分は本実施例では、ROMとして構成されている。しかし開発目的のためにはRAMとして構成した方がフレキシビリティが大きいので有利である。プログラム可能デコーダ部分8による復号はメモリセルのアドレシングにより行われる。このアドレシングは、圧縮16ビットプログラムインストラクションワードの第2のフィールド12と、アドレシングされたメモリセルのメモリ内容の相応の読み出しにより行われる。デコーダ部分7または8のどちらが復号に利用されるかは、それぞれの圧縮16ビットプログラムインストラクションワード(図2参照)の第1のフィールド11によって定められる。どのプログラムインストラクションカテゴリーがどのデコーダ部分に所属するかは先験的に設定される。従って、シグナルプロセッサの動作中にデコーダ部分7またはデコーダ部分8に相応に割り当てることができる。
プログラム可能デコーダ部分8はデコーダ部分7とは反対に、アプリケーション専用プログラムインストラクションワード(ASI、Application Specific Instructionsとも称する)のデコードに用いる。適用事例に応じて、メモリ8を新たなデコードデータで上書きすることができる。これは復号機能を変更するためである。これとは反対に、固定配線デコーダ部分7により実行可能な復号機能の変更は行うことができない。従ってデコーダ部分7によりプログラムインストラクションに所属する復号機能が実現される。このプログラムインストラクションは多数の異なる適用事例に対して設けられており、従ってアプリケーション専用のものではない。
この実施例では、圧縮された16ビットを含むプログラムインストラクションワードによって最大で216の異なるプログラムインストラクションが実現される。Nのプログラムインストラクションがデコーダ部分8により変換されると仮定すれば、デコーダ部分7は216−N標準プログラムインストラクションの変換に使用される。Nに対する典型的な領域は64≦N≦512により与えられる。しかしNは考慮の対象となるシグナルプロセッサの使用領域に大きく依存する。
プログラム可能デコーダ部分8により、所定の適用に向けられたプログラムインストラクションを実現することができるから、このようにして可能な効率的な並列信号処理に基づき、シグナルプロセッサの比較的に高い処理速度ないしデータスループットを達成することができる。このことは同時に電流消費の減少とも結び付いている。使用される標準演算(算術演算、シグナルプロセッサのデータバスを介したデータ伝送、分岐演算等)は任意の仕方でパラレルプログラムインストラクションにまとめられ、各プログラムインストラクションによって、これによりまとめられた標準演算が並列処理される。とりわけ移動無線領域でのデジタル信号処理(音声処理、チャネルコーディング/デコーディング、イコライザ関数)の場合は、このようなシグナルプロセッサを使用するのが、変換すべきアルゴリズムが非常に複雑で特殊であるため有利であり、このアルゴリズムに本発明のシグナルプロセッサは上に述べたように固有のプログラムインストラクションセットによって適合することができる。このようなシグナルプロセッサを移動無線基地局または移動無線機で使用することは、例えばDE−A4344157に記載されている。
機能ユニット9は同じように、これに供給される圧縮16ビットプログラムインストラクションワードの第1のフィールド11に基づいて、どちらのデコーダ部分7または8が復号を実行するか検出する。機能ユニット9はこの評価に基づいて、1ビット制御信号をマルチプレクサ10の制御のために発生する。機能ユニット9から送出された制御信号が2つの可能な制御状態のうちのどちらであるかに応じて、マルチプレクサ10はデコーダ部分7の100の出力側またはデコーダ部分8の100の出力側をレジスタ6の100の入力側に接続する。これは、それぞれ解凍されたプログラムインストラクションワードをレジスタ6に、後で信号処理のための制御信号として使用するため、中間記憶するためである。
前記のシグナルプロセッサ構造によってシグナルプロセッサの比較的に高いフレキシビリティが保証される。理論的には可能な2100プログラムインストラクションの量が216プログラムインストラクションに変換される。この変換されたプログラムインストラクション(N)の部分はそれぞれのユーザーによって定義可能であり、ユーザーは従ってシグナルプロセッサを非常に特殊な適用分野に適合することができる。フレキシビリティが特に高いことは次のようにして保証される。すなわち、シグナルプロセッサを使用する機器の動作中でも、デコーダ5により検出されたプログラムインストラクションの変形が可能であるようにして保証される。そのためにメモリとして構成されたデコーダ部分8は簡単に新たな復号データによって上書きされる。
本発明のシグナルプロセッサはデジタル信号処理のために他の機器でも使用することができる。例えばデジタル放送に対する放送機器、ISDN端末機およびDECT装置(図示せず)である。
本発明のシグナルプロセッサ構造の概略図である。 圧縮されたプログラムインストラクションワードの構造を示す概略図である。
符号の説明
3 プログラムメモリ
4、6 レジスタ
5 デコーダ
7 第1のデコーダ部分
8 第2のデコーダ部分
9 機能ユニット

Claims (8)

  1. 圧縮されたプログラムインストラクションワード(11,12)を記憶するためのプログラムメモリ(3)と、圧縮されたプログラムインストラクションワードをデコードするためのデコーダ(5)とを有するシグナルプロセッサであって、前記プログラムインストラクションワードはデコードされた形態で、シグナルプロセッサの機能制御に使用される形式のものにおいて、
    前記デコーダ(5)は、第1デコーダ部分(7)と、第2デコーダ部分(8)と、機能ユニット(9)と、マルチプレクサ(10)とを有し、
    前記第1デコーダ部分(7)は固定配線されており、かつプログラム不能であり、論理演算を使用して、圧縮プログラムインストラクションをデコードし、
    前記第2デコーダ部分(8)はプログラム可能であり、
    該第2のデコーダ部分(8)のメモリセルには、デコードされたプログラムインストラクションワードがファイルされ、
    前記第2のデコーダ部分(8)のメモリセルは、デコーダ(5)のプログラム可能復号機能の実行のためにアドレシングされ、
    前記デコードされたプログラムインストラクションワードは、並列処理のための標準演算を含み、
    前記機能ユニット(9)は、第1デコーダ部分(7)または第2デコーダ部分(8)のどちらがデコードを行なうかを決定し、
    前記マルチプレクサ(10)は、第1デコーダ部分(7)または第2デコーダ部分(8)を選択的にシグナルプロセッサの出力端に、前記機能ユニット(9)によって発生されたプログラムインストラクションカテゴリーを示すビット信号に応じて接続する、ことを特徴とするシグナルプロセッサ。
  2. 前記第2のデコーダ(8)はRAMとして構成されている、請求項記載のシグナルプロセッサ。
  3. プログラムメモリ(3)から送出された圧縮プログラムインストラクションワードは、第1の数のビット(11)と第2の数のビット(12)を含んでおり、
    前記圧縮プログラムインストラクションワードのデコードのために、デコーダ(5)のプログラム可能復号機能が設けられており、
    前記第1の数のビットはプログラムインストラクションカテゴリーを検出するためのものであり、
    前記第2の数のビットはメモリ(8)のメモリセルのアドレスを検出するためのものである、請求項1または2記載のシグナルプロセッサ。
  4. デジタル信号処理を行うために、請求項1からまでのいずれか1項記載のシグナルプロセッサを有する移動無線機器。
  5. デジタル信号処理を行うために、請求項1からまでのいずれか1項記載のシグナルプロセッサを有する移動無線基地局。
  6. デジタル信号処理を行うために、請求項1からまでのいずれか1項記載のシグナルプロセッサを有するデジタル放送のための放送機器。
  7. デジタル信号処理を行うために、請求項1からまでのいずれか1項記載のシグナルプロセッサを有するISDN端末機。
  8. デジタル信号処理を行うために、請求項1からまでのいずれか1項記載のシグナルプロセッサを有するDECT装置。
JP2006217009A 1996-07-19 2006-08-09 シグナルプロセッサ Expired - Fee Related JP4243624B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19629130A DE19629130A1 (de) 1996-07-19 1996-07-19 Signalprozessor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9193902A Division JPH10133871A (ja) 1996-07-19 1997-07-18 シグナルプロセッサ

Publications (2)

Publication Number Publication Date
JP2006344239A JP2006344239A (ja) 2006-12-21
JP4243624B2 true JP4243624B2 (ja) 2009-03-25

Family

ID=7800258

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9193902A Pending JPH10133871A (ja) 1996-07-19 1997-07-18 シグナルプロセッサ
JP2006217009A Expired - Fee Related JP4243624B2 (ja) 1996-07-19 2006-08-09 シグナルプロセッサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP9193902A Pending JPH10133871A (ja) 1996-07-19 1997-07-18 シグナルプロセッサ

Country Status (4)

Country Link
US (1) US6049862A (ja)
EP (1) EP0820006B1 (ja)
JP (2) JPH10133871A (ja)
DE (2) DE19629130A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105125A (en) * 1997-11-12 2000-08-15 National Semiconductor Corporation High speed, scalable microcode based instruction decoder for processors using split microROM access, dynamic generic microinstructions, and microcode with predecoded instruction information
US6185670B1 (en) * 1998-10-12 2001-02-06 Intel Corporation System for reducing number of opcodes required in a processor using an instruction format including operation class code and operation selector code fields
US6338132B1 (en) * 1998-12-30 2002-01-08 Intel Corporation System and method for storing immediate data
US6408382B1 (en) 1999-10-21 2002-06-18 Bops, Inc. Methods and apparatus for abbreviated instruction sets adaptable to configurable processor architecture
FR2812416B1 (fr) * 2000-07-28 2002-10-11 Suisse Electronique Microtech Procede de memorisation comprimee d'un programme
DE10064102A1 (de) * 2000-12-21 2002-07-25 Infineon Technologies Ag Architektur für DSP, Entzerrer und Kanaldekodierer
TW536684B (en) * 2001-06-20 2003-06-11 Sunplus Technology Co Ltd Micro-controller architecture capable of increasing the code density by changeable instruction format
US6892292B2 (en) * 2002-01-09 2005-05-10 Nec Corporation Apparatus for one-cycle decompression of compressed data and methods of operation thereof
EP1408405A1 (en) * 2002-10-11 2004-04-14 STMicroelectronics S.r.l. "A reconfigurable control structure for CPUs and method of operating same"
DE502004009010D1 (de) * 2003-03-05 2009-04-02 Bridgeco Ag Prozessor mit verschiedenartigen steuerwerken für gemeinsam genutzte ressourcen
WO2004092913A2 (en) * 2003-04-14 2004-10-28 Arc International Digital processor apparatus with code compression and method
JP4784912B2 (ja) * 2004-03-02 2011-10-05 パナソニック株式会社 情報処理装置
US20060101257A1 (en) * 2004-09-07 2006-05-11 Frans Sijstermans System and method to provide a processor with dynamic instruction set and decoder
JP2006285402A (ja) * 2005-03-31 2006-10-19 Pioneer Electronic Corp 画像処理装置
JP2007004475A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd プロセッサ及びプログラム実行方法
US20070291571A1 (en) * 2006-06-08 2007-12-20 Intel Corporation Increasing the battery life of a mobile computing system in a reduced power state through memory compression
US7660203B2 (en) * 2007-03-08 2010-02-09 Westerngeco L.L.C. Systems and methods for seismic data acquisition employing asynchronous, decoupled data sampling and transmission
US7529909B2 (en) * 2006-12-28 2009-05-05 Microsoft Corporation Security verified reconfiguration of execution datapath in extensible microcomputer
US7979685B1 (en) * 2007-11-27 2011-07-12 Oracle America, Inc. Multiple instruction execution mode resource-constrained device
US8281109B2 (en) * 2007-12-27 2012-10-02 Intel Corporation Compressed instruction format
US20120226890A1 (en) * 2011-02-24 2012-09-06 The University Of Tokyo Accelerator and data processing method
US11841792B1 (en) 2019-12-09 2023-12-12 Amazon Technologies, Inc. Instructions with multiple memory access modes
US11334358B2 (en) 2019-12-09 2022-05-17 Amazon Technologies, Inc. Hardware accelerator having reconfigurable instruction set and reconfigurable decoder

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889242A (en) * 1971-10-04 1975-06-10 Burroughs Corp Modifiable computer function decoder
US4484268A (en) * 1982-02-22 1984-11-20 Thoma Nandor G Apparatus and method for decoding an operation code using a plurality of multiplexed programmable logic arrays
US4697250A (en) * 1983-08-22 1987-09-29 Amdahl Corporation Flexible computer control unit
GB2211638A (en) * 1987-10-27 1989-07-05 Ibm Simd array processor
US5115500A (en) * 1988-01-11 1992-05-19 International Business Machines Corporation Plural incompatible instruction format decode method and apparatus
JPH0476626A (ja) * 1990-07-13 1992-03-11 Toshiba Corp マイクロコンピュータ
DE4026871A1 (de) * 1990-08-25 1991-03-28 Daniel Grenzendorf Mikroprogrammierbares steuerwerk fuer eine mikroprogrammierbare informationsverarbeitungsvorrichtung und verfahren zu ihrem betrieb
JPH0612253A (ja) * 1992-06-25 1994-01-21 Rohm Co Ltd マイクロコンピュータ
US5408674A (en) * 1992-12-23 1995-04-18 Amdahl Corporation System for checking the validity of two byte operation code by mapping two byte operation codes into control memory in order to reduce memory size
JPH06348490A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 演算処理方法、及びマイクロコンピュータ
JP3532975B2 (ja) * 1993-09-27 2004-05-31 株式会社ルネサステクノロジ マイクロコンピュータおよびそれを用いて命令を実行する方法
JPH07121352A (ja) * 1993-10-21 1995-05-12 Canon Inc 演算処理装置
GB9406666D0 (en) * 1994-04-05 1994-05-25 Communicate Ltd Computer system
GB2289354B (en) * 1994-05-03 1997-08-27 Advanced Risc Mach Ltd Multiple instruction set mapping
GB2307072B (en) * 1994-06-10 1998-05-13 Advanced Risc Mach Ltd Interoperability with multiple instruction sets
JP2682469B2 (ja) * 1994-09-20 1997-11-26 日本電気株式会社 命令コード符号化方式
JP3171758B2 (ja) * 1994-09-30 2001-06-04 株式会社リコー ファクシミリ装置
US5636352A (en) * 1994-12-16 1997-06-03 International Business Machines Corporation Method and apparatus for utilizing condensed instructions
US5619665A (en) * 1995-04-13 1997-04-08 Intrnational Business Machines Corporation Method and apparatus for the transparent emulation of an existing instruction-set architecture by an arbitrary underlying instruction-set architecture
US5768597A (en) * 1996-05-02 1998-06-16 Starfish Software, Inc. System and methods for improved installation of compressed software programs
US5787302A (en) * 1996-05-15 1998-07-28 Philips Electronic North America Corporation Software for producing instructions in a compressed format for a VLIW processor
US5852741A (en) * 1996-05-15 1998-12-22 Philips Electronics North America Corporation VLIW processor which processes compressed instruction format
US5826054A (en) * 1996-05-15 1998-10-20 Philips Electronics North America Corporation Compressed Instruction format for use in a VLIW processor
US5867681A (en) * 1996-05-23 1999-02-02 Lsi Logic Corporation Microprocessor having register dependent immediate decompression
US5896519A (en) * 1996-06-10 1999-04-20 Lsi Logic Corporation Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions
US5794010A (en) * 1996-06-10 1998-08-11 Lsi Logic Corporation Method and apparatus for allowing execution of both compressed instructions and decompressed instructions in a microprocessor
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
US5870576A (en) * 1996-12-16 1999-02-09 Hewlett-Packard Company Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures
US5884071A (en) * 1997-03-31 1999-03-16 Intel Corporation Method and apparatus for decoding enhancement instructions using alias encodings

Also Published As

Publication number Publication date
JP2006344239A (ja) 2006-12-21
DE59712883D1 (de) 2007-10-31
EP0820006A3 (de) 1999-04-28
JPH10133871A (ja) 1998-05-22
DE19629130A1 (de) 1998-05-14
EP0820006B1 (de) 2007-09-19
EP0820006A2 (de) 1998-01-21
US6049862A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
JP4243624B2 (ja) シグナルプロセッサ
US20040186933A1 (en) Data transmit method and data transmit apparatus
US20050198471A1 (en) Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein
US20210050027A1 (en) Coding and decoding of spectral peak positions
KR101279857B1 (ko) 적응적 멀티 레이트 코덱 모드 디코딩 방법 및 장치
US6442729B1 (en) Convolution code generator and digital signal processor which includes the same
KR20010041802A (ko) 통신 장치 및 그 작동 방법
WO2003098809A1 (en) Programmable variable length decoder including interface of cpu processor
JP3575466B2 (ja) エントロピ符号化/復号装置
US6502071B1 (en) Comfort noise generation in a radio receiver, using stored, previously-decoded noise after deactivating decoder during no-speech periods
JP3576208B2 (ja) Dspによるビットレート切換機能付データ圧縮方法および装置
JP3343002B2 (ja) 音声帯域情報伝送装置
US6324306B1 (en) Variable length code decoder and moving picture decoder having variable length code decoder
US6611211B2 (en) Data mask coding
KR0182181B1 (ko) 적응차분 펄스부호변조 복원회로
JP3224127B2 (ja) 画像データ変換処理装置
JP2000020097A (ja) 低消費電力型背景雑音生成方式
JP2606831B2 (ja) イメージ処理装置
JP3792633B2 (ja) マイクロコントローラ、及びマイクロコントローラ装置
KR100201413B1 (ko) 디지탈 오디오 디코더의 샘플 디코딩 회로
JP2006019814A (ja) エントロピ復号器
JP2556160B2 (ja) 圧縮符号伸長装置
KR100230566B1 (ko) 재프로그램 가능한 논리소자를 이용한 신호처리 장치
JPH1146148A (ja) 演算処理装置とその利用装置
WO2004088528A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees