JP4243624B2 - シグナルプロセッサ - Google Patents
シグナルプロセッサ Download PDFInfo
- Publication number
- JP4243624B2 JP4243624B2 JP2006217009A JP2006217009A JP4243624B2 JP 4243624 B2 JP4243624 B2 JP 4243624B2 JP 2006217009 A JP2006217009 A JP 2006217009A JP 2006217009 A JP2006217009 A JP 2006217009A JP 4243624 B2 JP4243624 B2 JP 4243624B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processor
- decoder
- program instruction
- decoder part
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006870 function Effects 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30156—Special purpose encoding of instructions, e.g. Gray coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
前記第1デコーダ部分は固定配線されており、かつプログラム不能であり、論理演算を使用して、圧縮プログラムインストラクションをデコードし、
前記第2デコーダ部分はプログラム可能であり、
該第2デコーダ部分のメモリセルには、デコードされたプログラムインストラクションワードがファイルされ、
前記第2デコーダ部分のメモリセルは、デコーダのプログラム可能復号機能の実行のためにアドレシングされ、
前記デコードされたプログラムインストラクションワードは、並列処理のための標準演算を含み、
前記機能ユニットは、第1デコーダ部分または第2デコーダ部分のどちらがデコードを行なうかを決定し、
前記マルチプレクサは、第1デコーダ部分または第2デコーダ部分を選択的にシグナルプロセッサの出力端に、前記機能ユニットによって発生されたプログラムインストラクションカテゴリーを示すビット信号に応じて接続することによって解決される。
4、6 レジスタ
5 デコーダ
7 第1のデコーダ部分
8 第2のデコーダ部分
9 機能ユニット
Claims (8)
- 圧縮されたプログラムインストラクションワード(11,12)を記憶するためのプログラムメモリ(3)と、圧縮されたプログラムインストラクションワードをデコードするためのデコーダ(5)とを有するシグナルプロセッサであって、前記プログラムインストラクションワードはデコードされた形態で、シグナルプロセッサの機能制御に使用される形式のものにおいて、
前記デコーダ(5)は、第1デコーダ部分(7)と、第2デコーダ部分(8)と、機能ユニット(9)と、マルチプレクサ(10)とを有し、
前記第1デコーダ部分(7)は固定配線されており、かつプログラム不能であり、論理演算を使用して、圧縮プログラムインストラクションをデコードし、
前記第2デコーダ部分(8)はプログラム可能であり、
該第2のデコーダ部分(8)のメモリセルには、デコードされたプログラムインストラクションワードがファイルされ、
前記第2のデコーダ部分(8)のメモリセルは、デコーダ(5)のプログラム可能復号機能の実行のためにアドレシングされ、
前記デコードされたプログラムインストラクションワードは、並列処理のための標準演算を含み、
前記機能ユニット(9)は、第1デコーダ部分(7)または第2デコーダ部分(8)のどちらがデコードを行なうかを決定し、
前記マルチプレクサ(10)は、第1デコーダ部分(7)または第2デコーダ部分(8)を選択的にシグナルプロセッサの出力端に、前記機能ユニット(9)によって発生されたプログラムインストラクションカテゴリーを示すビット信号に応じて接続する、ことを特徴とするシグナルプロセッサ。 - 前記第2のデコーダ(8)はRAMとして構成されている、請求項1記載のシグナルプロセッサ。
- プログラムメモリ(3)から送出された圧縮プログラムインストラクションワードは、第1の数のビット(11)と第2の数のビット(12)を含んでおり、
前記圧縮プログラムインストラクションワードのデコードのために、デコーダ(5)のプログラム可能復号機能が設けられており、
前記第1の数のビットはプログラムインストラクションカテゴリーを検出するためのものであり、
前記第2の数のビットはメモリ(8)のメモリセルのアドレスを検出するためのものである、請求項1または2記載のシグナルプロセッサ。 - デジタル信号処理を行うために、請求項1から3までのいずれか1項記載のシグナルプロセッサを有する移動無線機器。
- デジタル信号処理を行うために、請求項1から3までのいずれか1項記載のシグナルプロセッサを有する移動無線基地局。
- デジタル信号処理を行うために、請求項1から3までのいずれか1項記載のシグナルプロセッサを有するデジタル放送のための放送機器。
- デジタル信号処理を行うために、請求項1から3までのいずれか1項記載のシグナルプロセッサを有するISDN端末機。
- デジタル信号処理を行うために、請求項1から3までのいずれか1項記載のシグナルプロセッサを有するDECT装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19629130A DE19629130A1 (de) | 1996-07-19 | 1996-07-19 | Signalprozessor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9193902A Division JPH10133871A (ja) | 1996-07-19 | 1997-07-18 | シグナルプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344239A JP2006344239A (ja) | 2006-12-21 |
JP4243624B2 true JP4243624B2 (ja) | 2009-03-25 |
Family
ID=7800258
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9193902A Pending JPH10133871A (ja) | 1996-07-19 | 1997-07-18 | シグナルプロセッサ |
JP2006217009A Expired - Fee Related JP4243624B2 (ja) | 1996-07-19 | 2006-08-09 | シグナルプロセッサ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9193902A Pending JPH10133871A (ja) | 1996-07-19 | 1997-07-18 | シグナルプロセッサ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6049862A (ja) |
EP (1) | EP0820006B1 (ja) |
JP (2) | JPH10133871A (ja) |
DE (2) | DE19629130A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6105125A (en) * | 1997-11-12 | 2000-08-15 | National Semiconductor Corporation | High speed, scalable microcode based instruction decoder for processors using split microROM access, dynamic generic microinstructions, and microcode with predecoded instruction information |
US6185670B1 (en) * | 1998-10-12 | 2001-02-06 | Intel Corporation | System for reducing number of opcodes required in a processor using an instruction format including operation class code and operation selector code fields |
US6338132B1 (en) * | 1998-12-30 | 2002-01-08 | Intel Corporation | System and method for storing immediate data |
US6408382B1 (en) | 1999-10-21 | 2002-06-18 | Bops, Inc. | Methods and apparatus for abbreviated instruction sets adaptable to configurable processor architecture |
FR2812416B1 (fr) * | 2000-07-28 | 2002-10-11 | Suisse Electronique Microtech | Procede de memorisation comprimee d'un programme |
DE10064102A1 (de) * | 2000-12-21 | 2002-07-25 | Infineon Technologies Ag | Architektur für DSP, Entzerrer und Kanaldekodierer |
TW536684B (en) * | 2001-06-20 | 2003-06-11 | Sunplus Technology Co Ltd | Micro-controller architecture capable of increasing the code density by changeable instruction format |
US6892292B2 (en) * | 2002-01-09 | 2005-05-10 | Nec Corporation | Apparatus for one-cycle decompression of compressed data and methods of operation thereof |
EP1408405A1 (en) * | 2002-10-11 | 2004-04-14 | STMicroelectronics S.r.l. | "A reconfigurable control structure for CPUs and method of operating same" |
US20060265571A1 (en) * | 2003-03-05 | 2006-11-23 | Thomas Bosch | Processor with different types of control units for jointly used resources |
WO2004092913A2 (en) * | 2003-04-14 | 2004-10-28 | Arc International | Digital processor apparatus with code compression and method |
JP4784912B2 (ja) * | 2004-03-02 | 2011-10-05 | パナソニック株式会社 | 情報処理装置 |
US20060101257A1 (en) * | 2004-09-07 | 2006-05-11 | Frans Sijstermans | System and method to provide a processor with dynamic instruction set and decoder |
JP2006285402A (ja) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | 画像処理装置 |
JP2007004475A (ja) * | 2005-06-23 | 2007-01-11 | Fujitsu Ltd | プロセッサ及びプログラム実行方法 |
US20070291571A1 (en) * | 2006-06-08 | 2007-12-20 | Intel Corporation | Increasing the battery life of a mobile computing system in a reduced power state through memory compression |
US7660203B2 (en) * | 2007-03-08 | 2010-02-09 | Westerngeco L.L.C. | Systems and methods for seismic data acquisition employing asynchronous, decoupled data sampling and transmission |
US7529909B2 (en) * | 2006-12-28 | 2009-05-05 | Microsoft Corporation | Security verified reconfiguration of execution datapath in extensible microcomputer |
US7979685B1 (en) * | 2007-11-27 | 2011-07-12 | Oracle America, Inc. | Multiple instruction execution mode resource-constrained device |
US8281109B2 (en) * | 2007-12-27 | 2012-10-02 | Intel Corporation | Compressed instruction format |
US20120226890A1 (en) * | 2011-02-24 | 2012-09-06 | The University Of Tokyo | Accelerator and data processing method |
US11841792B1 (en) | 2019-12-09 | 2023-12-12 | Amazon Technologies, Inc. | Instructions with multiple memory access modes |
US11334358B2 (en) * | 2019-12-09 | 2022-05-17 | Amazon Technologies, Inc. | Hardware accelerator having reconfigurable instruction set and reconfigurable decoder |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3889242A (en) * | 1971-10-04 | 1975-06-10 | Burroughs Corp | Modifiable computer function decoder |
US4484268A (en) * | 1982-02-22 | 1984-11-20 | Thoma Nandor G | Apparatus and method for decoding an operation code using a plurality of multiplexed programmable logic arrays |
US4697250A (en) * | 1983-08-22 | 1987-09-29 | Amdahl Corporation | Flexible computer control unit |
GB2211638A (en) * | 1987-10-27 | 1989-07-05 | Ibm | Simd array processor |
US5115500A (en) * | 1988-01-11 | 1992-05-19 | International Business Machines Corporation | Plural incompatible instruction format decode method and apparatus |
JPH0476626A (ja) * | 1990-07-13 | 1992-03-11 | Toshiba Corp | マイクロコンピュータ |
DE4026871A1 (de) * | 1990-08-25 | 1991-03-28 | Daniel Grenzendorf | Mikroprogrammierbares steuerwerk fuer eine mikroprogrammierbare informationsverarbeitungsvorrichtung und verfahren zu ihrem betrieb |
JPH0612253A (ja) * | 1992-06-25 | 1994-01-21 | Rohm Co Ltd | マイクロコンピュータ |
US5408674A (en) * | 1992-12-23 | 1995-04-18 | Amdahl Corporation | System for checking the validity of two byte operation code by mapping two byte operation codes into control memory in order to reduce memory size |
JPH06348490A (ja) * | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 演算処理方法、及びマイクロコンピュータ |
JP3532975B2 (ja) * | 1993-09-27 | 2004-05-31 | 株式会社ルネサステクノロジ | マイクロコンピュータおよびそれを用いて命令を実行する方法 |
JPH07121352A (ja) * | 1993-10-21 | 1995-05-12 | Canon Inc | 演算処理装置 |
GB9406666D0 (en) * | 1994-04-05 | 1994-05-25 | Communicate Ltd | Computer system |
GB2289354B (en) * | 1994-05-03 | 1997-08-27 | Advanced Risc Mach Ltd | Multiple instruction set mapping |
GB2307072B (en) * | 1994-06-10 | 1998-05-13 | Advanced Risc Mach Ltd | Interoperability with multiple instruction sets |
JP2682469B2 (ja) * | 1994-09-20 | 1997-11-26 | 日本電気株式会社 | 命令コード符号化方式 |
JP3171758B2 (ja) * | 1994-09-30 | 2001-06-04 | 株式会社リコー | ファクシミリ装置 |
US5636352A (en) * | 1994-12-16 | 1997-06-03 | International Business Machines Corporation | Method and apparatus for utilizing condensed instructions |
US5619665A (en) * | 1995-04-13 | 1997-04-08 | Intrnational Business Machines Corporation | Method and apparatus for the transparent emulation of an existing instruction-set architecture by an arbitrary underlying instruction-set architecture |
US5768597A (en) * | 1996-05-02 | 1998-06-16 | Starfish Software, Inc. | System and methods for improved installation of compressed software programs |
US5787302A (en) * | 1996-05-15 | 1998-07-28 | Philips Electronic North America Corporation | Software for producing instructions in a compressed format for a VLIW processor |
US5826054A (en) * | 1996-05-15 | 1998-10-20 | Philips Electronics North America Corporation | Compressed Instruction format for use in a VLIW processor |
US5852741A (en) * | 1996-05-15 | 1998-12-22 | Philips Electronics North America Corporation | VLIW processor which processes compressed instruction format |
US5867681A (en) * | 1996-05-23 | 1999-02-02 | Lsi Logic Corporation | Microprocessor having register dependent immediate decompression |
US5794010A (en) * | 1996-06-10 | 1998-08-11 | Lsi Logic Corporation | Method and apparatus for allowing execution of both compressed instructions and decompressed instructions in a microprocessor |
US5896519A (en) * | 1996-06-10 | 1999-04-20 | Lsi Logic Corporation | Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions |
US5742781A (en) * | 1996-08-09 | 1998-04-21 | Hitachi America, Ltd. | Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor |
US5870576A (en) * | 1996-12-16 | 1999-02-09 | Hewlett-Packard Company | Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures |
US5884071A (en) * | 1997-03-31 | 1999-03-16 | Intel Corporation | Method and apparatus for decoding enhancement instructions using alias encodings |
-
1996
- 1996-07-19 DE DE19629130A patent/DE19629130A1/de not_active Withdrawn
-
1997
- 1997-07-14 EP EP97202203A patent/EP0820006B1/de not_active Expired - Lifetime
- 1997-07-14 DE DE59712883T patent/DE59712883D1/de not_active Expired - Fee Related
- 1997-07-16 US US08/895,407 patent/US6049862A/en not_active Expired - Lifetime
- 1997-07-18 JP JP9193902A patent/JPH10133871A/ja active Pending
-
2006
- 2006-08-09 JP JP2006217009A patent/JP4243624B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE59712883D1 (de) | 2007-10-31 |
JPH10133871A (ja) | 1998-05-22 |
JP2006344239A (ja) | 2006-12-21 |
EP0820006A2 (de) | 1998-01-21 |
DE19629130A1 (de) | 1998-05-14 |
US6049862A (en) | 2000-04-11 |
EP0820006B1 (de) | 2007-09-19 |
EP0820006A3 (de) | 1999-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4243624B2 (ja) | シグナルプロセッサ | |
JP2004240713A (ja) | データ転送方法及びデータ転送装置 | |
US20050198471A1 (en) | Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein | |
US20210050027A1 (en) | Coding and decoding of spectral peak positions | |
JP3558840B2 (ja) | 信号処理システム内のビットストリーム信号形式検出装置及び方法 | |
KR101279857B1 (ko) | 적응적 멀티 레이트 코덱 모드 디코딩 방법 및 장치 | |
US6442729B1 (en) | Convolution code generator and digital signal processor which includes the same | |
WO2003098809A1 (en) | Programmable variable length decoder including interface of cpu processor | |
JP3575466B2 (ja) | エントロピ符号化/復号装置 | |
US6502071B1 (en) | Comfort noise generation in a radio receiver, using stored, previously-decoded noise after deactivating decoder during no-speech periods | |
CN115223577A (zh) | 音频处理方法、芯片、装置、设备和计算机可读存储介质 | |
JP3576208B2 (ja) | Dspによるビットレート切換機能付データ圧縮方法および装置 | |
JP3343002B2 (ja) | 音声帯域情報伝送装置 | |
US6324306B1 (en) | Variable length code decoder and moving picture decoder having variable length code decoder | |
US6611211B2 (en) | Data mask coding | |
JP3233277B2 (ja) | 低消費電力型背景雑音生成方式 | |
KR0182181B1 (ko) | 적응차분 펄스부호변조 복원회로 | |
JP3224127B2 (ja) | 画像データ変換処理装置 | |
KR100199100B1 (ko) | 디지탈 오디오신호 디코딩 장치 | |
JP2606831B2 (ja) | イメージ処理装置 | |
JP3792633B2 (ja) | マイクロコントローラ、及びマイクロコントローラ装置 | |
KR100201413B1 (ko) | 디지탈 오디오 디코더의 샘플 디코딩 회로 | |
JP2556160B2 (ja) | 圧縮符号伸長装置 | |
KR100230566B1 (ko) | 재프로그램 가능한 논리소자를 이용한 신호처리 장치 | |
JPH1146148A (ja) | 演算処理装置とその利用装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080812 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081205 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |