JP3575466B2 - エントロピ符号化/復号装置 - Google Patents

エントロピ符号化/復号装置 Download PDF

Info

Publication number
JP3575466B2
JP3575466B2 JP2002045250A JP2002045250A JP3575466B2 JP 3575466 B2 JP3575466 B2 JP 3575466B2 JP 2002045250 A JP2002045250 A JP 2002045250A JP 2002045250 A JP2002045250 A JP 2002045250A JP 3575466 B2 JP3575466 B2 JP 3575466B2
Authority
JP
Japan
Prior art keywords
data
input
decoding
encoding
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002045250A
Other languages
English (en)
Other versions
JP2003249857A (ja
Inventor
享久 小山
靖史 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002045250A priority Critical patent/JP3575466B2/ja
Priority to US10/371,630 priority patent/US6765510B2/en
Publication of JP2003249857A publication Critical patent/JP2003249857A/ja
Application granted granted Critical
Publication of JP3575466B2 publication Critical patent/JP3575466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/005Statistical coding, e.g. Huffman, run length coding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4006Conversion to or from arithmetic code

Description

【0001】
【発明の属する技術分野】
本発明は、例えばJPEG2000で用いられるEBCOT( Embedded Block Coding with Optimized Truncation )方式等のエントロピ符号化/復号装置に関するものである。
【0002】
【従来の技術】
近年、JPEG2000(ISO/IEC JTC 1/SC 29/WG1)と呼ばれる離散ウェーブレット変換を利用した静止画像圧縮方式が提案されている。
【0003】
JPEG2000では、離散ウェーブレット変換の特性を生かすため、エントロピ符号化処理にEBCOT( Embedded Block Coding with Optimized Truncation )と称する符号化処理が用いられている。
【0004】
EBCOTは、ビットモデリング装置と、算術符号化/復号装置とを備えて構成されている。ビットモデリング装置は、離散ウェーブレット変換により生成されたウェーブレット変換係数から算術符号化用の2値のシンボルとその符号化方式を示すコンテキストを生成するビットモデリング処理と、その逆変換処理を行う。算術符号化/復号装置は、生成されたシンボル系列の出現確率に応じて確率直線を区間分割し、分割された区間内の位置を示す2進小数値をその符号系列に対する符号に割り当てる算術符号化処理と、その逆変換を行う。
【0005】
EBCOT方式のエントロピ符号化/復号装置を回路化する場合、符号化処理及び復号処理の中断を回避するため、入出力段にFIFO(First In First Out)メモリを設けるのが一般的である。
【0006】
具体的に、入出力段にFIFO設けたEBCOT方式のエントロピ符号化/復号装置の構成を、図6及び図7に示す。
【0007】
エントロピ符号化/復号装置101は、入力されたウェーブレット変換係数を格納する変換係数入力用FIFO102と、入力された符号データを格納する符号データ入力用FIFO103と、出力する符号データを格納する符号データ出力用FIFO104と、出力するウェーブレット変換係数を格納する変換係数出力用FIFO105と、ビットモデリング装置106と、算術符号化/復号装置107とから構成される。なお、このエントロピ符号化/復号装置101に対して、入出力されるウェーブレット変換係数は16ビットであり、符号データは8ビットである。
【0008】
符号化時には、図6に示すように、変換係数入力用FIFO102に16ビット長のウェーブレット変換係数が、外部のウェーブレット変換装置から入力される。変換係数入力用FIFO102は、格納しているウェーブレット変換係数を、順次にビットモデリング装置106に転送する。ビットモデリング装置106は、転送されてきたウェーブレット変換係数から、シンボル及びコンテキストを生成し、算術符号化/復号装置107に出力する。算術符号化/復号装置107は、シンボル及びコンテキストから、8ビット長の符号データを生成し、符号データ出力用FIFO104に出力する。符号データ出力用FIFO104は、格納している8ビット長の符号データを、順次に外部の符号形成装置に出力する。
【0009】
復号時には、図7に示すように、符号データ入力用FIFO103に8ビット長の符号データが、外部の符号形成装置から入力される。符号データ入力用FIFO103は、格納している符号データを、順次に算術符号化/復号装置107に転送する。算術符号化/復号装置107は、転送された符号データ及びビットモデリング装置106から出力されるコンテキストから、シンボルを生成し、ビットモデリング装置106に出力する。ビットモデリング装置106は、シンボルから、コンテキスト並びに16ビットのウェーブレット変換係数を生成する。ビットモデリング装置106は、コンテキストを算術符号化/復号装置107に出力し、16ビットのウェーブレット変換係数を変換係数出力用FIFO105に出力する。変換係数出力用FIFO105は、格納している16ビット長のウェーブレット変換係数を、順次に外部のウェーブレット変換装置に出力する。
【0010】
エントロピ符号化/復号装置101では、以上のように入出力段にFIFOメモリを備えることによって、符号化処理時及び復号処理時における処理の中断を回避することできる。
【0011】
【発明が解決しようとする課題】
ところで、EBCOT方式のエントロピ符号化/復号処理は、符号化の前後並びに復号の前後で、データのビット長が異なる。すなわち、ウェーブレット変換係数と、算術符号化処理後の符号データとのビット長が異なる。そのため、EBCOT方式のエントロピ符号化/復号装置の入出力段にFIFOメモリを備える場合、離散ウェーブレット係数の入力用、符号データの入力用、離散ウェーブレット係数の出力用、並びに、符号データの出力用の合計4つFIFOメモリが必要となっている。
【0012】
しかしながら、このような4つのFIFOメモリを備えた構成の場合、符号化時には、復号時に用いられるFIFOメモリが動作しておらず、反対に、復号時には、符号化時に用いられるFIFOメモリが動作していない。従って、4つのFIFOメモリを備えた構成は、回路に無駄がある。また、エントロピ符号化/復号装置101の外部に、入力データを切り換えるためのセレクタ並びに出力データを切り換えるためのセレクタが必要となる。そのため、このセレクタの切り換えに伴って、エントロピ符号化/復号装置101のデータ転送速度が低下してしまう。特に、符号化システム全体(例えば、JPEG2000の符号化システム全体)に共通に用いられる記憶装置を、FIFOメモリとして利用している場合には、データ転送速度の低下が顕著に表れてしまう。
【0013】
本発明は、このような実情を鑑みてなされたものであり、回路規模を縮小化し、且つ、データ転送速度を向上させたエントロピ符号化/復号装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明に係るエントロピ符号化/復号装置は、エントロピ符号化及び復号を行うものであって、入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する入力用FIFO(First In First Out)メモリと、入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する出力用FIFOメモリと、ビットモデリング処理を行うビットモデリング手段と、算術符号化処理及びその復号処理を行う算術符号化/復号手段と、上記入力用FIFOメモリから出力されるデータを、上記ビットモデリング手段及び算術符号化/復号手段に転送する入力データバスと、上記ビットモデリング手段から出力されるデータ又は算術符号化/復号手段から出力されるデータのいずれか一方を選択して、上記出力用FIFOメモリに転送するセレクタと、上記入力用FIFOメモリ及び上記出力用FIFOメモリが保持するデータ並びに上記入力データバスが転送するデータの有効ビット数を制御する制御手段とを備えている。
上記入力用FIFOメモリは、符号化時には、外部から第1のビット数の多値データが入力され、当該多値データを上記入力データバスを介して上記ビットモデリング手段に出力し、復号時には、外部から上記多値データとは異なる第2のビット数の符号データが入力され、当該符号データを上記入力データバスを介して上記算術符号化/復号手段に出力し、 上記出力用FIFOメモリは、符号化時には、上記算術符号化/復号手段から上記セレクタを介して上記第2のビット数の符号データが入力され、当該符号データを外部に出力し、復号時には、上記ビットモデリング手段から上記セレクタを介して上記第1のビット数の多値データが入力され、当該多値データを外部に出力し、上記ビットモデリング手段は、符号化時には、上記入力用FIFOメモリから上記入力データバスを介して多値データが入力され、当該多値データから算術符号化用の2値のシンボル及びその符号化方式を示すコンテキストを生成し、復号時には、上記算術符号化/復号手段からシンボルが入力され、当該シンボルに基づきコンテキストを生成するとともに多値データを生成し、上記算術符号化/復号手段は、符号化時には、上記ビットモデリング手段からシンボル及びコンテキストが入力され、当該シンボル及びコンテキストに基づき符号データを生成し、復号時には、上記入力用FIFOメモリから上記入力データバスを介して符号データが入力されるとともに上記ビットモデリング手段からコンテキストが入力され、当該符号データ及びコンテキストに基づきシンボルを生成し、上記セレクタは、符号化時には、上記算術符号化/復号手段により生成された符号データを上記出力用FIFOメモリに転送し、復号時には、上記ビットモデリング手段により生成された多値データを上記出力用FIFOメモリに転送し、上記入力用FIFOメモリ、上記出力用FIFOメモリ及び上記入力データバスのビット長は、第1のビット数又は第2のビット数のうちのいずれか多いビット長以上とされており、上記制御手段は、符号化時には、上記入力用FIFOメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第1のビット数とし、上記出力用FIFOメモリが保持するデータの有効ビット数を上記第2のビット数とし、復号時には、上記入力用FIFOメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第2のビット数とし、上記出力用FIFOメモリが保持するデータの有効ビット数を上記第1のビット数とする。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したEBCOT( Embedded Block Coding with Optimized Truncation )符号化/復号装置について説明をする。EBCOT符号化/復号装置は、JPEG2000対応のエンコーダ/デコーダ等に用いられるエントロピ符号化/復号装置である。
【0021】
図1に、本発明の実施の形態のEBCOT符号化/復号装置のブロック構成図を示す。
【0022】
EBCOT符号化/復号装置1は、符号化時には、外部のウェーブレット変換装置から多値のウェーブレット変換係数が入力され、このウェーブレット変換係数に対してEBCOT方式におけるビットモデリング処理並びにEBCOT方式における算術符号化処理を行い、符号データを生成し、外部の符号形成装置に出力する。また、EBCOT符号化/復号装置1は、復号時には、外部の符号形成部から符号データが入力され、この符号データをEBCOT方式における算術符号の復号処理並びにEBCOT方式におけるビットモデリング処理を行い、多値のウェーブレット変換係数を生成し、外部のウェーブレット変換装置に出力する。なお、ウェーブレット変換係数のビット長と符号データのビット長とは異なるビット長である。ここでは、ウェーブレット変換係数のビット長が16ビットであり、符号データのビット長が8ビットであるものとする。
【0023】
EBCOT符号化/復号装置1は、図1に示すように、ビットモデリング装置11と、算術符号化/復号装置12と、入力用FIFOメモリ13と、出力用FIFOメモリ14と、内部セレクタ15と、制御装置16とを備えて構成される。
【0024】
ビットモデリング装置11は、符号化時には、入力用FIFOメモリ13からウェーブレット変換係数が入力される。ビットモデリング装置11は、入力されたウェーブレット変換係数に対して、EBCOT方式におけるビットモデリング処理を行う。すなわち、ビットモデリング装置11は、符号化時には、ウェーブレット変換係数から算術符号化用のシンボル及びコンテキストを生成する。ビットモデリング装置11は、生成したシンボル及びコンテキストを、算術符号化/復号装置12へ出力する。
【0025】
ビットモデリング装置11は、復号時には、算術符号化/復号装置12からシンボルが入力される。ビットモデリング装置11は、復号時には、符号化時の逆変換処理を行う。すなわち、ビットモデリング装置11は、復号時には、入力されたシンボルから、コンテキスト及びウェーブレット変換係数を生成する。ビットモデリング装置11は、生成したコンテキストを算術符号化/復号装置12へ出力し、生成したウェーブレット変換係数を内部セレクタ15を介して出力用FIFOメモリ14へ出力する。
【0026】
算術符号化/復号装置12は、符号化時には、ビットモデリング装置11からシンボル及びコンテキストが入力される。算術符号化/復号装置12は、入力されたシンボル及びコンテキストに対して算術符号化処理を行い、符号データを生成する。算術符号化とは、シンボル系列の出現確率に応じて確率直線を区間分割し、分割された区間内の位置を示す2進小数値をその符号系列に対する符号に割り当てる符号化処理である。算術符号化/復号装置12は、生成した符号データを内部セレクタ15を介して出力用FIFOメモリ14へ出力する。
【0027】
算術符号化/復号装置12は、復号時には、入力用FIFOメモリ13から符号データが入力される。算術符号化/復号装置12は、入力された符号データに対して、符号化時とは逆の変換処理を行い、シンボルを生成する。算術符号化/復号装置12は、復号したシンボルを、ビットモデリング装置11へ出力する。ここで、復号時には、算術符号化/復号装置12は、ビットモデリング装置11から出力されるコンテキストを参照して符号データを生成しながら、シンボルを復号することとなる。この際に符号データは、算術符号化/復号装置12の外部には出力されない。なお、最初の1シンボルの復号時には、ビットモデリング装置11から算術符号化/復号装置12に対してコンテキストが供給されないが、この場合には、任意に定めた初期値のコンテキストに基づきシンボルの復号がされる。
【0028】
入力用FIFOメモリ13は、先入れ先出し式のデータバッファリング用のメモリである。つまり、入力用FIFOメモリ13は、入力されたデータを一時的に保持し、保持しているデータを、入力順に従って出力するメモリである。入力用FIFOメモリ13は、本EBCOT符号化/復号装置1への入力データ専用のバッファメモリとして機能する。すなわち、符号化時には、ウェーブレット変換係数をバッファリングし、復号時には、符号データをバッファリングする。
【0029】
出力用FIFOメモリ14もまた、先入れ先出し式のデータバッファリング用のメモリである。つまり、出力用FIFOメモリ14は、入力されたデータを一時的に保持し、保持しているデータを、入力順に従って出力するメモリである。出力用FIFOメモリ14は、本EBCOT符号化/復号装置1からの出力データ専用のバッファメモリとして機能する。すなわち、符号化時には、符号データをバッファリングし、復号時には、ウェーブレット変換係数をバッファリングする。
【0030】
入力用FIFOメモリ13及び出力用FIFOメモリ14は、異なるビット長のデータを選択的に格納することが可能なメモリである。ビット長の異なるデータを選択的に格納するには、入力用FIFOメモリ13及び出力用FIFOメモリ14は、例えば、入力データバスと出力データバスのデータ幅を、入力データの最大ビット長としておく。入力用FIFOメモリ13及び出力用FIFOメモリ14は、最大ビット長よりも小さいビット長のデータが入力された場合には、有効なビットが転送されるラインだけ、有効として取り扱い、その他のラインを無効として取り扱う。
【0031】
本装置の場合、入力用FIFOメモリ13及び出力用FIFOメモリ14は、16ビット長のデータ(ウェーブレット変換係数)と、8ビット長のデータ(符号データ)を選択的に格納することができる。16ビット長のデータと8ビット長のデータを選択的に格納するには、例えば以下のように各FIFOメモリを構成すればよい。
【0032】
すなわち、入力用FIFOメモリ13及び出力用FIFOメモリ14は、入力データバスと出力データバスを入力される16ビット長とし、16ビットを上位8ビットと下位8ビットに分割してデータを格納する。16ビット長のデータが入力された場合には、図2に示すように、入力データバスを全て有効としておき、入力された16ビットデータを上位8ビットと下位8ビットに分割して格納する。そして、出力データバスも全て有効にしておき、格納している上位8ビットのデータと下位8ビットのデータを合成して、16ビットの出力データバスに転送する。一方、8ビット長のデータが入力された場合には、図3に示すように、入力データバスのうち下位8ビットのみを有効とし、上位8ビットを無効として、入力された8ビット分のデータのみを格納する。そして、出力データバスは、上位8ビットを‘0’に固定しておき、下位8ビットに対して、格納している8ビットのデータを転送する。また、入力用FIFOメモリ13とビットモデリング装置11との間を16ビットのデータバスで接続し、算術符号化/復号装置12には、この16ビットのデータバスの下位8ビットを接続する。同様に、出力用FIFOメモリ14とビットモデリング装置11との間を16ビットのデータバスで接続し、算術符号化/復号装置12には、この16ビットのデータバスの下位8ビットを接続する。
【0033】
内部セレクタ15は、ビットモデリング装置11と出力用FIFOメモリ14との接続、及び、算術符号化/復号装置12と出力用FIFOメモリ14を、選択的に切り換える装置である。内部セレクタ15は、符号化時には、算術符号化/復号装置12と出力用FIFOメモリ14とを接続し、復号時には、ビットモデリング装置11と出力用FIFOメモリ14とを接続する。
【0034】
制御装置16は、符号化処理又は復号処理の処理タイミングに応じて、各装置の機能を切り換える制御を行う。符号化時には、制御装置16は、入力用FIFOメモリ13を16ビット長のデータの格納モードとし、出力用FIFOメモリ14を8ビット長のデータの格納モードとする。また、制御装置16は、符号化時には、ビットモデリング装置11及び算術符号化/復号装置12の処理モードを符号化時の処理モードに制御し、内部セレクタ15を制御して算術符号化/復号装置12と出力用FIFOメモリ14とを接続する。復号時には、制御装置16は、入力用FIFOメモリ13を8ビット長のデータの格納モードとし、出力用FIFOメモリ14を16ビット長のデータの格納モードとする。また、復号時には、制御装置16は、ビットモデリング装置11及び算術符号化/復号装置12の処理モードを復号時の処理モードに制御し、内部セレクタ15を制御してビットモデリング装置11と出力用FIFOメモリ14とを接続する。
【0035】
つぎに、符号化時のEBCOT符号化/復号装置1の処理の流れについて、図4を参照して説明をする。
【0036】
符号化時には、入力用FIFO13は16ビットデータを格納するモードで動作し、出力用FIFO14は8ビットデータを格納するモードで動作する。符号化時には、入力用FIFO13に16ビット長のウェーブレット変換係数が、外部のウェーブレット変換装置から入力される。入力用FIFO13は、格納しているウェーブレット変換係数を、順次にビットモデリング装置11に転送する。このとき、算術符号化/復号装置12の入力データバスは無効とされている。ビットモデリング装置11は、転送されてきたウェーブレット変換係数から、シンボル及びコンテキストを生成し、算術符号化/復号装置12に出力する。算術符号化/復号装置12は、ビットモデリング装置11により生成されたシンボル及びコンテキストから、8ビット長の符号データを生成し、内部セレクタ15を介して出力用FIFO14に出力する。出力用FIFO14は、格納している8ビット長の符号データを、順次に外部の符号形成装置に出力する。
【0037】
つぎに、復号時のEBCOT符号化/復号装置1の処理の流れについて、図5を参照して説明をする。
【0038】
復号時には、入力用FIFO13は8ビットデータを格納するモードで動作し、出力用FIFO14は16ビットデータを格納するモードで動作する。復号時には、入力用FIFO13に8ビット長の符号データが、外部の符号形成装置から入力される。入力用FIFO13は、格納している符号データを、内部セレクタ15を介して順次に算術符号化/復号装置12に転送する。算術符号化/復号装置12は、転送された符号データ及びビットモデリング装置12から出力されるコンテキストから、シンボルを生成し、ビットモデリング装置11に出力する。ビットモデリング装置11は、シンボルから、コンテキスト並びに16ビットのウェーブレット変換係数を生成する。ビットモデリング装置11は、コンテキストを算術符号化/復号装置12に出力し、16ビットのウェーブレット変換係数を出力用FIFO13に出力する。出力用FIFO13は、格納している16ビット長のウェーブレット変換係数を、順次に外部のウェーブレット変換装置に出力する。
【0039】
以上のように本発明の実施の形態のEBCOT符号化/復号装置1では、符号化処理及び復号処理の中断を回避するために入出力段に設けられるFIFOメモリとして、入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有したFIFOメモリが設けられている。このため、本発明の実施の形態のEBCOT符号化/復号装置1では、2つのFIFOメモリのみで、従来と同様に、符号化処理及び符号処理の中断を回避することができる。すなわち、回路規模を削減することができる。また、本EBCOT符号化/復号装置1では、入力データ及び出力データラインを切り換えるためのセレクタを外部に設ける必要がなくなり、セレクタによるデータラインの切り換えに伴うデータ転送速度の低下を回避することができる。
【0040】
なお、本発明の実施の形態のEBCOT符号化/復号装置1では、ウェーブレット変換係数のビット長を16ビット、符号データのビット長を8ビットとしているが、本発明では、16ビットと8ビットの組み合わせに限らず、どのような組み合わせであってもよい。また、FIFOメモリに入力されるデータのビット長が、3種類以上あってもよい。
【0041】
さらに、本発明の実施の形態のEBCOT符号化/復号装置1では、1つのFIFOメモリの中での入出力は同一のビット長としているが、例えば、入力するデータのビット長が8ビットで、出力するデータのビット長を16ビットというように、入力と出力のビット長を異なる値とするようにしてもよい。例えば、出力するデータが8ビットの場合であっても、上位8ビットを0とし、全体で16ビットのデータを取り扱うようにしてもよい。
【0042】
【発明の効果】
本発明にかかるエントロピ符号化/復号装置では、符号化処理及び復号処理の中断を回避するための入出力用のFIFOメモリが入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有しており、また、入力用FIFOメモリからビットモデリング手段及び算術符号化/復号手段へのデータの転送を入力データバスで行い、ビットモデリング手段又は算術符号化/復号手段から出力用FIFOメモリへのデータの転送をセレクタにより切り換えて行う。
【0043】
このため、本発明では、回路規模を縮小化し、且つ、データ転送速度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態のEBCOT符号化/復号装置のブロック構成図である。
【図2】16ビットデータが入力された場合のFIFOメモリの動作を説明するための図である。
【図3】8ビットデータが入力された場合のFIFOメモリの動作を説明するための図である。
【図4】上記EBCOT符号化/復号装置の符号化時における処理の流れを説明するための図である。
【図5】上記EBCOT符号化/復号装置の復号時における処理の流れを説明するための図である。
【図6】従来のエントロピ符号化/復号装置の符号化時における処理の流れを説明するための図である。
【図7】従来のエントロピ符号化/復号装置の復号時における処理の流れを説明するための図である。
【符号の説明】
1 EBCOT符号化/復号装置、11 ビットモデリング装置、12 算術符号化/復号装置、13 入力用FIFOメモリ、14 出力用FIFOメモリ、15 セレクタ、16 制御装置

Claims (1)

  1. エントロピ符号化及び復号を行うエントロピ符号化/復号装置において、
    入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する入力用FIFO(First In First Out)メモリと、
    入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する出力用FIFOメモリと、
    ビットモデリング処理を行うビットモデリング手段と、
    算術符号化処理及びその復号処理を行う算術符号化/復号手段と、
    上記入力用FIFOメモリから出力されるデータを、上記ビットモデリング手段及び算術符号化 / 復号手段に転送する入力データバスと、
    上記ビットモデリング手段から出力されるデータ又は算術符号化 / 復号手段から出力されるデータのいずれか一方を選択して、上記出力用FIFOメモリに転送するセレクタと、
    上記入力用FIFOメモリ及び上記出力用FIFOメモリが保持するデータ並びに上記入力データバスが転送するデータの有効ビット数を制御する制御手段とを備え、
    上記入力用FIFOメモリは、符号化時には、外部から第1のビット数の多値データが入力され、当該多値データを上記入力データバスを介して上記ビットモデリング手段に出力し、復号時には、外部から上記多値データとは異なる第2のビット数の符号データが入力され、当該符号データを上記入力データバスを介して上記算術符号化/復号手段に出力し、
    上記出力用FIFOメモリは、符号化時には、上記算術符号化/復号手段から上記セレクタを介して上記第2のビット数の符号データが入力され、当該符号データを外部に出力し、復号時には、上記ビットモデリング手段から上記セレクタを介して上記第1のビット数の多値データが入力され、当該多値データを外部に出力し、
    上記ビットモデリング手段は、符号化時には、上記入力用FIFOメモリから上記入力データバスを介して多値データが入力され、当該多値データから算術符号化用の2値のシンボル及びその符号化方式を示すコンテキストを生成し、復号時には、上記算術符号化/復号手段からシンボルが入力され、当該シンボルに基づきコンテキストを生成するとともに多値データを生成し、
    上記算術符号化/復号手段は、符号化時には、上記ビットモデリング手段からシンボル及びコンテキストが入力され、当該シンボル及びコンテキストに基づき符号データを生成し、復号時には、上記入力用FIFOメモリから上記入力データバスを介して符号データが入力されるとともに上記ビットモデリング手段からコンテキストが入力され、当該符号データ及びコンテキストに基づきシンボルを生成し、
    上記セレクタは、符号化時には、上記算術符号化 / 復号手段により生成された符号データを上記出力用FIFOメモリに転送し、復号時には、上記ビットモデリング手段により生成された多値データを上記出力用FIFOメモリに転送し、
    上記入力用FIFOメモリ、上記出力用FIFOメモリ及び上記入力データバスのビット長は、第1のビット数又は第2のビット数のうちのいずれか多いビット長以上とされており、
    上記制御手段は、符号化時には、上記入力用FIFOメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第1のビット数とし、上記出力用FIFOメモリが保持するデータの有効ビット数を上記第2のビット数とし、復号時には、上記入力用FIFOメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第2のビット数とし、上記出力用FIFOメモリが保持するデータの有効ビット数を上記第1のビット数とすること
    を特徴とするエントロピ符号化/復号装置。
JP2002045250A 2002-02-21 2002-02-21 エントロピ符号化/復号装置 Expired - Fee Related JP3575466B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002045250A JP3575466B2 (ja) 2002-02-21 2002-02-21 エントロピ符号化/復号装置
US10/371,630 US6765510B2 (en) 2002-02-21 2003-02-20 Entropy encoder/decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045250A JP3575466B2 (ja) 2002-02-21 2002-02-21 エントロピ符号化/復号装置

Publications (2)

Publication Number Publication Date
JP2003249857A JP2003249857A (ja) 2003-09-05
JP3575466B2 true JP3575466B2 (ja) 2004-10-13

Family

ID=27678473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045250A Expired - Fee Related JP3575466B2 (ja) 2002-02-21 2002-02-21 エントロピ符号化/復号装置

Country Status (2)

Country Link
US (1) US6765510B2 (ja)
JP (1) JP3575466B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9264736B2 (en) * 2003-01-14 2016-02-16 Nippon Telegraph And Telephone Corporation Encoding method, decoding method, encoding device, and decoding device
US6989773B2 (en) * 2004-02-13 2006-01-24 Hewlett-Packard Development Company, L.P. Media data encoding device
KR100829558B1 (ko) * 2005-01-12 2008-05-14 삼성전자주식회사 스케일러블 오디오 데이터 산술 복호화 방법 및 장치와스케일러블 오디오 비트스트림 절단 방법
US7339501B2 (en) * 2006-03-28 2008-03-04 International Business Machines Corporation Method and apparatus for recognition and tagging of multiple layered entropy coding system
JP5177400B2 (ja) * 2008-04-24 2013-04-03 株式会社メガチップス エンコーダ
US8391367B1 (en) * 2009-12-23 2013-03-05 Ambarella, Inc. High performance context-adaptive video processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654702A (en) * 1994-12-16 1997-08-05 National Semiconductor Corp. Syntax-based arithmetic coding for low bit rate videophone
AU2003217995A1 (en) * 2002-03-07 2003-09-22 Aware, Inc. Jpeg 2000 coder using selective group modeling according to coding passes

Also Published As

Publication number Publication date
US6765510B2 (en) 2004-07-20
JP2003249857A (ja) 2003-09-05
US20030156050A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP3136796B2 (ja) 可変長符号デコーダ
JP3332619B2 (ja) 復号装置およびその方法
US6798833B2 (en) Video frame compression/decompression hardware system
JP3459030B2 (ja) 符号化システム
JP3272580B2 (ja) 符号化方法、符号化装置、符号化器、コーディング装置、復号方法、復号装置、復号器、エントロピー復号器、及び初期化方法
US5675331A (en) Decoding device for decoding a variety of code signals
JPH06348492A (ja) データパイプライン装置及びデータエンコーディング方法
HK1070480A1 (en) Arithmetical coding of transform coefficients
JPH08251586A (ja) ランレングス復号化装置
JP3575466B2 (ja) エントロピ符号化/復号装置
US20060233444A1 (en) JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement
JP2010516162A (ja) 直列通信システムにおける直列データの送受信方法及び装置とこのための直列通信システム
JP2002033925A (ja) 算術符号化・復号化方法および算術符号化・復号化装置
EP0658982B1 (en) System for bi-level symbol coding-decoding with saved storage and method for the same
JP3816204B2 (ja) ランレングス・レベル符号化/復号化システム及び方法
US6127950A (en) Transmission circuit and reception circuit
JPH11501488A (ja) 可変長デコーダ
JP3230933B2 (ja) データ伸長装置、データ伸長方法、デコーディング装置、デコーディング方法、エンコーディング装置、及びエントロピー・デコーダ
JP2004032494A (ja) 画像処理装置及び画像処理方法
JP2003008445A (ja) コンテキストモデルによるラン・スキップカウントに基づくメモリアクセス及びスキッピング
JP2002009625A (ja) 高速データ圧縮/復元用エントロピーコーデック
US7676527B2 (en) Processor
CN1303834C (zh) 用于最小化由收缩引起的输出延迟的设备和方法
JP3406550B2 (ja) 算術符号化装置および算術復号化装置
JPH09247466A (ja) 符号化装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040628

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees