JPH1012702A - 基板の搬送エラー復帰処理方法 - Google Patents

基板の搬送エラー復帰処理方法

Info

Publication number
JPH1012702A
JPH1012702A JP8181309A JP18130996A JPH1012702A JP H1012702 A JPH1012702 A JP H1012702A JP 8181309 A JP8181309 A JP 8181309A JP 18130996 A JP18130996 A JP 18130996A JP H1012702 A JPH1012702 A JP H1012702A
Authority
JP
Japan
Prior art keywords
wafer
wafers
substrates
substrate
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8181309A
Other languages
English (en)
Inventor
Koji Yasukawa
浩司 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP8181309A priority Critical patent/JPH1012702A/ja
Publication of JPH1012702A publication Critical patent/JPH1012702A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 デバイス製造ライン内での基板の搬送エラー
発生時に、当該基板の復帰処理を容易に行い得る方法を
提供すること。 【解決手段】 デバイス製造ライン内での基板の処理状
況を常時監視し、搬送エラーが発生したときに、監視し
ている処理状況に基づいて、デバイス製造ライン内に存
在する全ての基板について、各々の基板に対応する搬出
元格納部を判別する。そして、全ての基板を判別された
対応する搬出元格納部に搬送した後に、搬出元格納部に
戻された基板の処理を再開する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や液晶
素子などのデバイス製造ライン内で連続的に処理される
基板の搬送エラーが発生した時の復帰処理方法に関す
る。
【0002】
【従来の技術】半導体デバイスを製造するには、各々異
なる機能を持った複数の半導体製造装置が使用される。
例えば、シリコンウエハ上にフォトレジストを塗布する
コータ、ウエハ上に所定のパターンを転写する露光装
置、ウエハ上に露光されたパターンを現像処理するデベ
ロッパ(現像装置)等が使用される。近年、半導体デバ
イスの製造を効率的に行うため、上記のような複数の半
導体製造装置を接続(インライン化)した半導体製造ラ
インが開発、利用されている。一般に、上記のような半
導体製造ラインでは、複数(例えば25枚)のウエハを
1ロットとし、1つのウエハキャリアに格納された1ロ
ット分のウエハを連続的に処理するようになっている。
すなわち、未処理のウエハを1ロット分格納したウエハ
キャリア(ロード元ウエハキャリア)の各スロットから
1枚ずつウエハを搬出し、所定の処理を行った後に、処
理済みのウエハを他のウエハキャリア(アンロード先ウ
エハキャリア)の対応するスロットに順次格納してい
く。
【0003】ところで、半導体製造ライン中では、何ら
かの原因でウエハの搬送エラーが発生することがある。
ウエハの搬送エラーが発生した場合、製造ラインを一旦
停止して、各製造装置内のウエハを全て回収しなければ
ならないケースがある。ウエハの回収の際には、従来
は、オペレータの目視確認により、製造ライン内の各ウ
エハの処理状況や、各ウエハの搬送元のウエハキャリア
や、処理継続の可否を判断してエラーの復帰を行ってい
る。すなわち、オペレータは、各ウエハがどのような処
理状況にあるのか、また、そのウエハが何れのウエハキ
ャリア(ロード元ウエハキャリア)のどのスロットから
搬出されたものなのか等を、停止しているウエハの位置
等から予測する。そして、処理が済んでいるウエハは、
アンロード側ウエハキャリアの対応するスロットまで手
で運び、処理途中のウエハは、ロード側ウエハキャリア
の対応するスロットに手で戻す。その後、製造ラインを
再起動して、処理途中のウエハの処理を再開する。
【0004】
【発明が解決しようとする課題】上記のような従来の方
法においては、ウエハの搬送エラーが発生し、製造ライ
ンを停止した時に、製造ライン内に存在するウエハの所
属するロット及びそのロット内の順番をオペレータの感
覚的な判断によって特定しているため、その判断が非常
に困難となる。特に、複数のロットが同一の装置内に混
在しているような場合は、オペレータによる判断が更に
困難になる。その結果、ウエハを適切なキャリアの適切
なスロットに戻すことが困難となる。
【0005】本発明は上記のような状況に鑑みて成され
たものであり、デバイス製造ライン内での基板の搬送エ
ラー発生時に、当該基板の復帰処理を容易に行い得る方
法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、デバイス製造ライン内での基板
の処理状況を常時監視し、搬送エラーが発生したとき
に、監視している処理状況に基づいて、デバイス製造ラ
イン内に存在する全ての基板について、各々の基板に対
応する搬出元格納部を判別する。そして、全ての基板を
判別された対応する搬出元格納部に搬送した後に、搬出
元格納部に戻された基板の処理を再開する。ここで、搬
出元格納部に戻された基板の内、処理済みの基板につい
ては、搬入先格納部に搬送する。
【0007】
【作用及び効果】上記のような本発明においては、デバ
イス製造ライン内での基板の処理状況を監視しているた
め、基板の所属するロット、すなわち、対応する搬出元
格納部を容易且つ正確に特定することができる。また、
監視している処理状況に基づいて、デバイス製造ライン
内に存在する全ての基板をそれぞれ第1の格納部に一旦
戻しているため、基板の復帰処理を画一化することがで
き、基板の復帰処理が容易になる。また、搬出元格納部
に戻された基板の内、処理済みの基板を搬入先格納部に
搬送すれば、一旦処理の終わった基板を再び処理するよ
うな2重処理を回避することができる。
【0008】
【発明の実施の形態】以下、本発明の実施の形態を図1
に示すフローチャートを参照して説明する。なお、この
実施の形態は、半導体デバイス製造用のライン化された
システムにおけるウエハの復帰処理に本発明を適用した
ものである。この例の半導体製造ラインにおいては、未
処理のウエハを1ロット分格納したウエハキャリア(ロ
ード側ウエハキャリア)の各スロットから1枚ずつウエ
ハを搬出し、所定の処理を行った後に、処理済みのウエ
ハを他のウエハキャリア(アンロード側ウエハキャリ
ア)の対応するスロットに順次格納していくように構成
されている。
【0009】また、本例の半導体製造ラインにおいて
は、マシンコントローラによって、ライン内のウエハの
処理状況を常時監視している。ウエハの処理状況として
は、ウエハのロード元のウエハキャリアとそのキャリア
内のスロット、ウエハのアンロード先のウエハキャリア
とそのキャリア内のスロット、ウエハの処理状況(未処
理/処理済み)を含む。半導体製造ライン中でウエハの
搬送エラーが発生すると、製造ラインを構成する全ての
装置を停止する。そして、マシンコントローラにより、
製造ライン内の各ウエハの情報(ロード元のウエハキャ
リア等)を表示し、オペレータに知らせる。
【0010】次に、自動回収が不可能なウエハが何れか
の装置内に存在するか否かを判定する。ここで、「自動
回収が不可能なウエハ」とは、装置の搬送系から完全に
外れ、オペレータによるマニュアル操作によってのみ移
動可能なウエハ等を示すものとする。製造ライン中に自
動回収不可能なウエハが存在する場合には、マシンコン
トローラによって提供されるロード元のウエハキャリア
に当該ウエハをオペレータの手作業によって戻す。その
後、オペレータがマシンコントローラに対して復帰処理
の指示を行う。一方、製造ライン中に自動回収不可能な
ウエハが存在しない場合、すなわち、全てのウエハが自
動回収可能な場合には、そのままオペレータがマシンコ
ントローラに対して復帰処理の指示を行う。
【0011】オペレータから復帰処理の指示があると、
マシンコントローラは、自動回収可能な全てのウエハを
ロード元のウエハキャリアに搬送する(戻す)。この
時、各ウエハのロード元のウエハキャリア及びキャリア
内のスロットに関する情報は、マシンコントローラに記
憶されているデータに基づいて決定される。次に、ロー
ド元のウエハキャリアに戻されたウエハの内、既に処理
が完了しているウエハをアンロード先のウエハキャリア
に搬送する。その後、ロード元のウエハキャリアに戻さ
れた未処理のウエハの処理を再開する。
【0012】
【実施例】次に、本発明の更に具体的な実施例につい
て、図2〜図4を参照して説明する。本実施例は、図1
に示した例と同様に、半導体デバイス製造用のライン化
されたシステムにおけるウエハの復帰処理に本発明を適
用したものである。この実施例においても、半導体製造
ラインでは、未処理のウエハを1ロット分格納したウエ
ハキャリア(ロード側ウエハキャリア)の各スロットか
ら1枚ずつウエハを搬出し、所定の処理を行った後に、
処理済みのウエハを他のウエハキャリア(アンロード側
ウエハキャリア)の対応するスロットに順次格納してい
くようになっている。
【0013】図2は、本実施例の半導体製造システムの
概略を示す。このシステムは、ウエハ上に所定のパター
ン像を転写する投影露光装置(ステッパ)10と、ウエ
ハの表面にフォトレジストを塗布するコータとウエハ上
に露光されたパターンを現像するデベロッパとからなる
コータ/デベロッパ12と、ステッパ10とコータ/デ
ベロッパ12を統括的に制御するマシンコントローラ1
4と、マシンコントローラ14に対して必要な情報を入
力する入力装置16と、所定のデータを表示する表示装
置18とを備えている。ステッパ10とコータ/デベロ
ッパ12は、インライン接続されており、両者の間でウ
エハが自動的に搬送(搬入、搬出)されるようになって
いる。
【0014】マシンコントローラ14には、ステッパ1
0とコータ/デベロッパ12から随時ウエハの処理状況
が供給されており、以下に示すようなウエハ情報(1〜
5)が管理されている。 1.ウエハのロード元(L) ウエハのロード元(L)は、CnSmという形式で管理
されている。ここで、nはロード元のウエハキャリアの
番号を示し、mはそのキャリア内のスロット番号を示
す。 2.ウエハのアンロード先(U) ウエハのアンロード先(U)についても、CnSmとい
う形式で管理されている。ここで、nはアンロード先の
ウエハキャリアの番号を示し、mはそのキャリア内のス
ロット番号を示す。 3.ウエハの処理状況(PRO) ウエハの処理状況(PRO)は、以下に示すように分類
される。 NOP:未処理 COT:フォトレジスト塗布中 COTE:フォトレジスト塗布済み EXP:露光中 EXPE:露光済み DEV:現像中 DEVE:現像済み FNS:処理済み 4.ウエハの位置情報(POS) ウエハの位置情報(POS)は、以下に示すように分類
される。 LC:ロード元ウエハキャリア内 CC:レジスト塗布カップ LA:ステッパロードアーム STG:ステッパステージ UA:ステッパアンロードアーム DC:現像カップ UC:アンロードキャリア内 CDA:コータ/デベロッパアーム 5.自動回収の可否情報(A/M) 自動回収とは、オペレータの手作業によらず、システム
のライン上でウエハを自動的に搬送することを意味す
る。自動回収が可能な場合を(A)とし、自動回収不可
能な場合を(M)とする。
【0015】以下、本実施例の搬送エラーの復帰方法に
ついて、図3に示すフローチャートを参照して説明す
る。半導体製造ライン中でウエハの搬送エラーが発生す
ると、マシンコントローラ14は製造ラインを構成する
全ての装置(コータ/デベロッパ12,ステッパ10)
を停止する。そして、マシンコントローラ14により、
搬送エラーの発生及び上述した各ウエハの情報(L,P
RO,POS,U,A/M)を表示装置18に表示す
る。図4(A)は、この時の表示装置18によって表示
されるウエハ情報の一例を示す。
【0016】次に、自動回収が不可能なウエハが何れか
の装置内に存在するか否かを判定する。すなわち、表示
装置18に示されたデータのA/Mの欄にMの文字が存
在するか否かをオペレータが判定する。この時、図4
(A)に示すように、製造ライン中のステッパステージ
STG上に自動回収不可能なウエハ(M)が存在する場
合には、オペレータの手作業により当該ウエハをロード
元のウエハキャリアC1S5に戻す。その後、オペレー
タがマシンコントローラ14に対して復帰処理の指示を
行う。一方、製造ライン中に自動回収不可能なウエハが
存在しない場合、すなわち、全てのウエハが自動回収可
能な場合には、そのままオペレータがマシンコントロー
ラ14に対して復帰処理の指示を行う。
【0017】オペレータから復帰処理の指示があると、
マシンコントローラ14は、自動回収可能な全てのウエ
ハをロード元のウエハキャリア(C1S1,C1S2,
C1S3,C1S4,C1S6,C1S7,C1S8)
に搬送する(戻す)。次に、ロード元のウエハキャリア
に戻されたウエハの内、既に処理が完了しているウエハ
(PROの欄にFNSと表示されているウエハ)をアン
ロード先のウエハキャリアに搬送する。なお、本実施例
においては、処理が完了しているウエハC1S1は既に
アンロード先ウエハキャリアUCに位置しているため、
特別な搬送動作は必要ない。次に、キーボード等の入力
装置16を用い、オペレータの手作業によってロード元
のウエハキャリアに戻されたウエハ(C1S5)の位置
情報(POS)をステッパステージ(STG)からロー
ド元ウエハキャリア(LC)に修正する。図4(B)
は、修正後のウエハ情報を示す。その後、マシンコント
ローラ14により、ステッパ10とコータ/デベロッパ
12を再起動し、ロード元のウエハキャリアに戻された
未処理のウエハの処理を再開する。
【0018】上記のように本実施例においては、半導体
製造ライン内でのウエハの処理状況をマシンコントロー
ラ14によって監視しているため、ウエハのロード元及
びアンロード先のウエハキャリアを容易且つ正確に特定
することができる。また、監視している処理状況に基づ
いて、半導体製造ライン内に存在する全てのウエハをそ
れぞれのロード元ウエハキャリアに一旦戻しているた
め、ウエハの復帰処理を画一化することができる。
【0019】以上、本発明の実施例について説明した
が、本発明はこれらの実施例に限定されるものではな
く、特許請求の範囲に示された本発明の技術的思想とし
ての要旨を逸脱しない範囲で種々の変更が可能である。
【図面の簡単な説明】
【図1】図1は、本発明の実施の一態様にかかるウエハ
の搬送エラー復帰処理方法を示すフローチャートであ
る。
【図2】図2は、本発明の実施例にかかる半導体製造ラ
インのシステムの構成を示す概略ブロック図である。
【図3】図3は、図2に示す実施例におけるウエハの搬
送エラー復帰処理方法を示すフローチャートである。
【図4】図4(A),(B)は、本実施例の具体的な作
用を説明するための説明図(表)であり、図3に示す表
を拡大して示したものである。
【符号の説明】
10・・・ステッパ 12・・・コータ/デベロッパ 14・・・マシンコントローラ 16・・・入力装置 18・・・表示装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数のデバイス製造装置を連結して構成さ
    れるデバイス製造ライン内で、搬出元格納部から搬出さ
    れた複数の基板を連続的に処理し、処理後の前記基板を
    搬入先格納部に搬入する工程の中で、前記基板の搬送エ
    ラーが生じた際の当該基板の復帰処理方法において、 前記デバイス製造ライン内での前記基板の処理状況を常
    時監視する第1工程と;前記搬送エラーが発生したとき
    に、前記監視している処理状況に基づいて、前記デバイ
    ス製造ライン内に存在する全ての基板について、各々の
    基板が搬出された前記搬出元格納部を判別する第2工程
    と;前記全ての基板を前記判別された搬出元格納部に搬
    送する第3工程と;前記第3工程の後に、前記搬出元格
    納部に搬送された前記基板の処理を再開する第4工程と
    を含むことを特徴とする基板の搬送エラー復帰処理方
    法。
  2. 【請求項2】前記第4工程を行う前に、前記第3工程に
    おいて前記搬出元格納部に戻された前記基板の内、処理
    済みの基板については、前記搬入先格納部に搬送するこ
    とを特徴とする請求項1に記載の基板の搬送エラー復帰
    処理方法。
JP8181309A 1996-06-21 1996-06-21 基板の搬送エラー復帰処理方法 Withdrawn JPH1012702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8181309A JPH1012702A (ja) 1996-06-21 1996-06-21 基板の搬送エラー復帰処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8181309A JPH1012702A (ja) 1996-06-21 1996-06-21 基板の搬送エラー復帰処理方法

Publications (1)

Publication Number Publication Date
JPH1012702A true JPH1012702A (ja) 1998-01-16

Family

ID=16098430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8181309A Withdrawn JPH1012702A (ja) 1996-06-21 1996-06-21 基板の搬送エラー復帰処理方法

Country Status (1)

Country Link
JP (1) JPH1012702A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6698944B2 (en) 2000-06-15 2004-03-02 Nikon Corporation Exposure apparatus, substrate processing unit and lithographic system, and device manufacturing method
JP2011091415A (ja) * 2010-12-02 2011-05-06 Hitachi Kokusai Electric Inc 基板検出方法及び半導体製造装置に於ける基板検出方法及び半導体製造装置及び半導体製造装置に於ける基板回収方法
CN104699019A (zh) * 2013-12-09 2015-06-10 中芯国际集成电路制造(上海)有限公司 机台恢复检验系统以及机台恢复检验方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6698944B2 (en) 2000-06-15 2004-03-02 Nikon Corporation Exposure apparatus, substrate processing unit and lithographic system, and device manufacturing method
JP2011091415A (ja) * 2010-12-02 2011-05-06 Hitachi Kokusai Electric Inc 基板検出方法及び半導体製造装置に於ける基板検出方法及び半導体製造装置及び半導体製造装置に於ける基板回収方法
CN104699019A (zh) * 2013-12-09 2015-06-10 中芯国际集成电路制造(上海)有限公司 机台恢复检验系统以及机台恢复检验方法

Similar Documents

Publication Publication Date Title
WO2006006364A1 (ja) 基板の回収方法及び基板処理装置
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
JP4388563B2 (ja) 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP2009026916A (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
KR101849735B1 (ko) 기판 처리 장치, 기판 반송 방법 및 기억 매체
JPH1012702A (ja) 基板の搬送エラー復帰処理方法
US6930762B2 (en) Master transport apparatus
JP4509926B2 (ja) 基板処理装置
JP2006019622A (ja) 基板処理装置
US5997656A (en) Semiconductor wet processing equipment having integrated input and emergency output port units and a method of controlling the loading and unloading of lots in the same
US6823229B2 (en) Substrate carrier management system and program
JPH10261554A (ja) 真空処理装置及び真空処理方法
JP3600692B2 (ja) 基板処理装置
JP2003124288A (ja) 半導体製造方法
US7224442B2 (en) Supply control system and method, program, and information storage medium
JP3136780B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2000133577A (ja) 露光システム
JP4181457B2 (ja) 基板処理装置
JPH05102001A (ja) 処理物搬送装置
JP2004111436A (ja) 基板処理方法
JPH09326339A (ja) デバイス製造ラインの処理状況表示方法
JP2000323391A (ja) 露光装置
JPH11204610A (ja) 基板搬送装置
JPH11330221A (ja) 半導体装置の製造方法
JP2000082735A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061011