JPH09326339A - デバイス製造ラインの処理状況表示方法 - Google Patents

デバイス製造ラインの処理状況表示方法

Info

Publication number
JPH09326339A
JPH09326339A JP16526196A JP16526196A JPH09326339A JP H09326339 A JPH09326339 A JP H09326339A JP 16526196 A JP16526196 A JP 16526196A JP 16526196 A JP16526196 A JP 16526196A JP H09326339 A JPH09326339 A JP H09326339A
Authority
JP
Japan
Prior art keywords
wafer
information
substrate
device manufacturing
lot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16526196A
Other languages
English (en)
Inventor
Moichi Sugizaki
茂一 杉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP16526196A priority Critical patent/JPH09326339A/ja
Publication of JPH09326339A publication Critical patent/JPH09326339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】 【課題】 デバイス製造ライン内の基板の処理状況を容
易且つ正確に把握できるデバイス製造ラインの処理状況
表示方法を提供すること。 【解決手段】 複数のデバイス製造装置の各装置毎に、
当該装置内で処理されている基板(W)に関する情報を
収集する。そして、収集された情報に基づいて、デバイ
ス製造ライン内に存在する基板(W)の処理状況を模式
的にイラスト表示する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や液晶
素子などのデバイス製造ライン内で処理される基板の処
理状況を表示するデバイス製造ラインの処理状況表示方
法に関する。
【0002】
【従来の技術】半導体デバイスを製造するには、各々異
なる機能を持った複数のデバイス製造装置が使用され
る。例えば、シリコンウエハ上にフォトレジストを塗布
するコーター、ウエハ上に所定のパターンを転写する露
光装置、ウエハ上に露光されたパターンを現像処理する
デベロッパー等が使用される。近年、半導体デバイスの
製造を効率的に行うため、上記のような複数の半導体製
造装置を接続(インライン化)した半導体製造システム
が開発、利用されている。半導体製造ラインでは、ウエ
ハを複数取りまとめたロット単位でウエハの処理を行う
のが一般的である。
【0003】上記のような半導体製造ラインでは、複数
の半導体製造装置で処理されている多数のウエハの処理
状況を把握する必要がある。従来は、各ロットの処理の
開始、処理条件、処理の終了というロット単位の状況を
文字として表示している。また、ウエハの処理中に何ら
かのエラー(事故を含む)が発生した場合には、そのエ
ラーの内容、エラーコード、エラーが発生した装置のユ
ニット名を文字表示している。この時、半導体装置のユ
ニット名としては、例えば、ウエハを一時的に収容する
「バッファキャリア」や、熱処理をする「オーブン」と
いう形式で表示する。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の方法では、ウエハの処理状況を文字で表示
しているため、熟練者以外は一見してその状況を把握す
ることができない。例えば、上述したような「バッファ
キャリア」、「オーブン」等のユニット名が表示されて
も、経験の浅いオペレータにとっては、マニュアルを見
て確認する必要があり、即座にそのユニット(状況)の
イメージがわかない。このため、エラー発生時の対処が
遅れる等の不都合が生じる。
【0005】また、ウエハの処理状況をロット単位で表
示しているため、処理状況(進行状況)をウエハ単位で
把握することができない。従って、エラー発生時に表示
されたロット内の何れのウエハに異常が発生したのかを
把握することができない。
【0006】本発明は上記のような状況に鑑みて成され
たものであり、デバイス製造ライン内のウエハの処理状
況を容易且つ正確に把握できるデバイス製造ラインの処
理状況表示方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明の方法においては、先ず、複数のデバイス製
造装置の各装置毎に、当該装置内で処理されている基板
に関する情報を収集する。そして、収集された情報に基
づいて、デバイス製造ライン内に存在する基板の処理状
況を模式的にイラスト表示する。この時、各デバイス製
造装置内の処理経路と、基板の位置と、該基板を識別す
るための識別情報とを表示する。識別情報としては、基
板が所属するロットを示すロット情報と、当該基板自体
を個別に識別するための基板情報とを用いることができ
る。
【0008】また、基板をロット毎に色分けして表示す
ることも可能である。更に、デバイス製造ライン内で作
業エラーが発生した箇所を点滅表示しても良い。
【0009】
【作用及び効果】上記のような本発明においては、デバ
イス製造ラインを構成する複数のデバイス製造装置の各
装置から基板に関する情報を収集する。この情報として
は、処理されている基板のロット番号やその基板の識別
番号等が含まれる。そして、デバイス製造ライン内に存
在する基板の処理状況を模式的にイラスト表示する。す
なわち、デバイス製造ラインを構成する各装置をイラス
ト表示すると共に、各装置内でどの基板がどの様に処理
されているかをリアルタイムでイラスト表示する。例え
ば、ロット毎に基板を色分けして表示したり、基板のロ
ット番号等をその基板のイラスト上に重ねて表示した
り、作業エラーが発生した基板を点滅表示したりする。
これにより、現在どの基板がどの様な進行状況で処理さ
れているかを一目して確認することが可能となる。この
ため、次に処理されるロットの搬送等の、準備作業を的
確に行うことができる。また、エラー発生時には、エラ
ー発生箇所を容易に把握できるため、エラーに対する迅
速な対処(復旧)が可能となる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態を以下
に示す実施例に基づいて説明する。
【0011】
【実施例】図1は、本実施例にかかる半導体製造ライン
の制御系の概略的な構成を示す。本実施例の半導体製造
ラインには、ウエハW(図2参照)の表面にフォトレジ
ストを塗布すると共に、露光されたウエハWに対して現
像処理を施すコータ/デベロッパ10と、フォトレジス
トが塗布されたウエハW上に所定のパターンを転写する
露光装置12と、これらコータ/デベロッパ10と露光
装置12間のウエハWの受け渡しを行う中継部14とを
備えている。コータ/デベロッパ10及び露光装置12
は、それぞれコントローラ10a,12aによって制御
されている。コントローラ10a,12aは、半導体製
造ライン全体の統括的な制御を行うメインコントローラ
16によって制御されている。メインコントローラ16
には、液晶又はCRT等の表示装置18が接続されてお
り、半導体製造ライン内のウエハWの処理状況を表示す
るようになっている。
【0012】図2は、表示装置18によってリアルタイ
ムでモニター表示される画像情報を示す。なお、説明の
便宜上、表示装置18に示されたイメージを実際の装置
と同じ符号で示す。まず、図2の表示情報に沿って本実
施例の半導体製造ラインの構成を簡単に説明する。先に
説明したコータ/デベロッパ10は、実際には、ウエハ
Wの表面にフォトレジストを塗布するコータ20と、露
光されたウエハWに対して現像処理を施すデベロッパ2
2とに分かれている。
【0013】コータ20は、未処理のウエハWを1ロッ
ト分(例えば、25枚)格納できるロードキャリア24
と、ウエハWの表面にフォトレジストを塗布するコーテ
ィングカップ26と、フォトレジストが塗布されたウエ
ハWに熱処理を施すオーブン28とを備えている。デベ
ロッパ22は、露光処理されたウエハWに対して熱処理
を施すオーブン30と、ウエハW上に投影されたパター
ンを現像する現像カップ32と、現像されたウエハWを
格納する2つのアンロードキャリア34,36とを備え
ている。中継部(インラインI/F部)14には、コー
タ20から搬送されるウエハWを一時的に格納するバッ
ファキャリア38と、露光装置12から搬送されるウエ
ハWを一時的に格納するバッファキャリア40とが備え
られている。
【0014】露光装置12は、中継部14から搬送され
るウエハWを図の左右方向に駆動する横スライダ42
と、ウエハWのプリアライメントを行うプリアライメン
ト機構44と、ウエハWを図の上下方向に駆動する縦ス
ライダ46と、露光時にウエハWが載置されるステージ
48とを備えている。
【0015】上記のように構成(接続)された半導体製
造システムにおいて、コータ20のロードキャリア24
から搬出されたウエハWは、コーティングカップ26に
おいてフォトレジストが塗布され、オーブン28によっ
て熱処理された後、中継部14のバッファキャリア38
に一時的に格納される。次に、バッファキャリア38か
ら搬出されたウエハWは、横スライダ42によってプリ
アライメント機構44に搬送され、ウエハWの方向を合
わせる等のプリアライメントが成された後、縦スライダ
46を介してステージ48上に載置される。ステージ4
8上に載置されたウエハWは、図示しないレチクル等の
マスクに形成されたパターンの投影像によって露光され
た後、中継部14のバッファキャリア40に一時的に格
納される。
【0016】次に、バッファキャリア40から搬出され
たウエハWは、デベロッパ22内に搬入され、オーブン
30によって熱処理された後、現像カップ32において
露光されたパターンを現像する。現像処理が終わったウ
エハWは、アンロードキャリア36(又は34)に格納
される。
【0017】再び図1に戻り、上記のような一連の半導
体製造処理工程中、コントローラ10a,12aは、コ
ータ/デベロッパ10(20,22)及び露光装置12
内で搬送、処理されているウエハWの情報を随時メイン
コントローラ14に送出している。ウエハWの情報とし
ては、少なくとも、ウエハWの位置、及び各ウエハWを
特定する識別情報が含まれている。メインコントローラ
16は、コントローラ10a,12aからの情報に基づ
き、ウエハWの処理状況を図2に示すような模式的なイ
ラスト情報として表示装置18に表示する。図2におい
て、各ウエハWのイラスト内には、そのウエハWが所属
するロット番号と、スロット番号が表示される。ここ
で、「スロット番号」は、ロードキャリア24に格納さ
れたときのスロットの番号(位置)を示すものとする。
例えば、「ロット3S3」と示されたウエハWは、3番
のロットの3番目のスロットに格納されていたというこ
とになる。なお、スロット番号として「S4−25」と
示した場合は、4番目から25番目までのスロットに対
応するウエハWがそこにあることを示す。なお、各ウエ
ハWを示す円形のイラストマークは、ロット毎に色分け
して表示される。
【0018】図2に示された状況において、コータ20
内では、ロードキャリア24にロット3のスロット4〜
25までのウエハWが格納され、コーティングカップで
ロット3スロット3のウエハWが処理中であり、オーブ
ン28でロット3スロット2のウエハWが処理中である
ことを示している。また、デベロッパ22、中継部1
4、露光装置12においても同様の形式でウエハWの情
報が表示される。
【0019】本実施例において、例えば、作業エラー
(搬送エラー等)が発生した場合には、メインコントロ
ーラ16は各コントローラ10a,12aからの情報に
基づいて、該当するウエハWを検出し、表示装置18に
おいて、そのウエハWを点滅表示する。
【0020】以上説明した実施例においては、半導体製
造ライン内に存在するウエハWの処理状況を模式的にイ
ラスト表示しているため、現在どのウエハWがどの様な
進行状況で処理されているかを一目して確認することが
可能となる。このため、次に処理されるロットの搬送等
の、準備作業を的確に行うことができる。また、エラー
発生時に、対応するウエハWを点滅表示しているため、
エラー発生箇所を容易に把握でき、エラーに対する迅速
な対処(復旧)が可能となる。
【0021】以上、本発明の実施例について説明した
が、本発明はこれらの実施例に限定されるものではな
く、特許請求の範囲に示された本発明の技術的思想とし
ての要旨を逸脱しない範囲で種々の変更が可能である。
【図面の簡単な説明】
【図1】図1は、本発明の実施例にかかる半導体製造シ
ステムの概略構成を示すブロック図である。
【図2】図2は、図1に示す実施例の表示装置による表
示の状態を示す説明図である。
【符号の説明】
10(20,22)・・・コータ/デベロッパ 12・・・露光装置 14・・・中継部 16・・・メインコントローラ 18・・・表示装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】複数のデバイス製造装置を接続して構成さ
    れるデバイス製造ライン内で基板を処理する際に、前記
    基板の処理状況を表示するデバイス製造ラインの処理状
    況表示方法において、 前記複数のデバイス製造装置の各装置毎に、当該装置内
    で処理されている前記基板に関する情報を収集し、 前記各デバイス製造装置から収集された前記情報に基づ
    いて、前記デバイス製造ライン内に存在する前記基板の
    処理状況を模式的にイラスト表示することを特徴とする
    デバイス製造ラインの処理状況表示方法。
  2. 【請求項2】前記表示される処理状況は、前記各デバイ
    ス製造装置内の処理経路と、前記基板の位置と、該基板
    を識別するための識別情報とを含むことを特徴とする請
    求項1に記載の方法。
  3. 【請求項3】前記基板は、所定枚数毎に取りまとめられ
    たロット単位で処理され、 前記識別情報は、前記基板が所属するロットを示すロッ
    ト情報と、当該ロット内の前記基板を個別に識別するた
    めの基板情報とを含むことを特徴とする請求項2に記載
    の方法。
  4. 【請求項4】前記基板を前記ロット毎に色分けして表示
    することを特徴とする請求項3に記載の方法。
  5. 【請求項5】前記デバイス製造ライン内で作業エラーが
    発生した箇所に位置する前記基板を点滅表示することを
    特徴とする請求項1、2、3又は4に記載の方法。
JP16526196A 1996-06-05 1996-06-05 デバイス製造ラインの処理状況表示方法 Pending JPH09326339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16526196A JPH09326339A (ja) 1996-06-05 1996-06-05 デバイス製造ラインの処理状況表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16526196A JPH09326339A (ja) 1996-06-05 1996-06-05 デバイス製造ラインの処理状況表示方法

Publications (1)

Publication Number Publication Date
JPH09326339A true JPH09326339A (ja) 1997-12-16

Family

ID=15808974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16526196A Pending JPH09326339A (ja) 1996-06-05 1996-06-05 デバイス製造ラインの処理状況表示方法

Country Status (1)

Country Link
JP (1) JPH09326339A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6698944B2 (en) 2000-06-15 2004-03-02 Nikon Corporation Exposure apparatus, substrate processing unit and lithographic system, and device manufacturing method
JP2015090890A (ja) * 2013-11-05 2015-05-11 株式会社荏原製作所 基板処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6698944B2 (en) 2000-06-15 2004-03-02 Nikon Corporation Exposure apparatus, substrate processing unit and lithographic system, and device manufacturing method
JP2015090890A (ja) * 2013-11-05 2015-05-11 株式会社荏原製作所 基板処理装置

Similar Documents

Publication Publication Date Title
US6473664B1 (en) Manufacturing process automation system using a file server and its control method
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
JP2009094461A (ja) 基板の処理方法及び基板の処理システム
JPH118170A (ja) 半導体処理システムおよびデバイス製造方法
KR101300329B1 (ko) 기판의 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한기억 매체
CN101473416B (zh) 衬底处理系统以及衬底搬送方法
JP2000235949A (ja) 塗布現像処理装置及び塗布現像処理方法
WO2005057633A1 (ja) 基板処理装置の制御方法及び基板処理装置
JP2982038B2 (ja) 被処理体の処理のスケジューリング方法及びその装置
JPH09326339A (ja) デバイス製造ラインの処理状況表示方法
US6996449B2 (en) Semiconductor manufacturing apparatus control system
JP2011035377A (ja) 露光装置及びデバイスの製造方法
US6930762B2 (en) Master transport apparatus
JP3757844B2 (ja) 半導体製造方法
JP4001559B2 (ja) インライン接続設定方法および装置
TWI659281B (zh) 基板處理管理裝置、基板處理管理方法以及基板處理管理之電腦程式產品
JP3772011B2 (ja) 基板処理装置
JP2003100598A (ja) 基板処理装置制御システムおよび基板処理装置
JP3818620B2 (ja) 露光装置
JPH02170520A (ja) 塗布現像装置
JP3975360B2 (ja) 供給制御システムおよび方法、プログラム並びに情報記憶媒体
JPH1012702A (ja) 基板の搬送エラー復帰処理方法
JP2627796B2 (ja) 半導体製造装置
JPH11124230A (ja) 基板搬送方法及び基板搬送装置
JPH11204610A (ja) 基板搬送装置