JPH10119337A - サーマルヘッド、ヘッド制御方法およびサーマルプリンタ - Google Patents

Abstract

(57)【要約】 【課題】 サーマルヘッド、ヘッド制御方法およびサー
マルプリンタに関し、バッテリ電源使用に適した低電流
化を実現することを目的とする。 【解決手段】 一列に配列した発熱抵抗体素子11と、前
記発熱抵抗体素子のそれぞれに対して通電制御する駆動
トランジスタ12と、前記駆動トランジスタのそれぞれを
個々に制御する制御回路と、連続して並ぶ一定数の前記
発熱抵抗体素子11に対応する各制御回路を単位ブロック
とし該単位ブロック毎に順次ストローブ信号を付与する
ストローブ信号線15と、前記単位ブロックのそれぞれを
Ｎ（Ｎは２以上の自然数）個の分割ブロックに分割して
該分割ブロック毎に制御するブロック分割制御信号線16
とを有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サーマルヘッド、
ヘッド制御方法およびサーマルプリンタに係り、特にバ
ッテリにて駆動されるサーマルプリンタに関するもので
ある。

【０００２】従来、静粛性、高速性、保守性等の面から
様々な分野でサーマルプリンタが活用されているが、近
年、特にその大きな特徴の一つである高速印字に対する
要求が高まっている。

【０００３】また、同時に小型化に対する要求も高く、
現在ではＮｉＣｄ（ニッケル−カドミウム）バッテリに
て駆動可能なサーマルプリンタも製品化されつつある。

【０００４】

【従来の技術】従来のサーマルプリンタにおいては、横
１列の発熱抵抗体素子群を数ブロックに分割して各々の
ブロックに１つの通電制御信号を割り当てて、通電制御
を行っていた。

【０００５】一般的には１ブロックは６４ドット単位で
分割され、例えば５１２ドット／ラインのサーマルヘッ
ドであれば、８つのブロックに分割され通電制御信号も
８本存在することとなる。

【０００６】

【発明が解決しようとする課題】プリンタ駆動用バッテ
リ、特にリチウムイオンバッテリ等は低温時には内部イ
ンピーダンスが非常に大きくなる。従って、バッテリで
駆動するプリンタでは、単一のブロックのみを通電し、
サーマルヘッド内でのピーク電流を低減しようとして
も、ブロック内での印字黒率が高い場合には、相応のピ
ーク電流が流れ電圧降下が大きくなってしまう。これを
回避するためには、ハード的にまたはソフト的に分割数
を多くしなければならない。

【０００７】ハード的に分割する場合、従来の技術にお
いては分割ブロック数が多くなるに従って分割数ブロッ
ク分の通電制御信号が必要となる。そのため、サーマル
ヘッドに搭載するコネクタのピン数が増え、小型・軽量
化を阻害する要因となってしまう。

【０００８】一方、ソフト的に分割する場合、分割ブロ
ック数が多くなっても通電制御信号は増加しないため前
記のような問題は発生しない。しかし、ソフト的に分割
数を増やすため通電する度にサーマルヘッドへの印字デ
ータ転送を行わなければならず、制御ＭＣＵ側の処理負
荷が大きくなってしまう。

【０００９】本発明は上記問題点に鑑み、付加する通電
制御信号数を極力抑え、制御ＭＣＵの処理負荷を変えず
に、低電流化を実現することを目的とする。

【００１０】

【課題を解決するための手段】図１は本発明によるサー
マルヘッドの基本構成図である。図中、11は発熱抵抗体
素子、12は駆動トランジスタ、13はラッチ用レジスタ
（以下、ラッチ）、14は印字データ入力用シフトレジス
タである。VHは発熱抵抗体素子に印加される電源電圧、
STR0〜7 はそれぞれ複数の発熱抵抗体素子（単位ブロッ
ク）を同時に通電するためのストローブ信号、15はスト
ローブ信号を供給するストローブ信号線である。

【００１１】LAは印字データ入力用シフトレジスタ14内
のデータを、ラッチ用レジスタ13に転送するタイミング
信号、CLK は印字データを転送するための同期信号、SD
I は印字データを印字データ入力用シフトレジスタ14に
転送するシリアルデータ信号である。SEP0,1はSTR0〜7
にて駆動される発熱抵抗体ブロックをさらに分割ブロッ
クに分割するためのブロック分割制御信号、16はブロッ
ク分割制御信号を供給するブロック分割制御信号線であ
る。

【００１２】図１において、概略の動作は以下のとおり
である。印字を行う場合には、まず印字データを転送同
期信号SDI と同期させ、印字データ入力用シフトレジス
タ14に転送する。１ドットライン分の印字データの転送
が終了した後、ラッチ信号LAによりラッチ用レジスタ13
に印字データをラッチする。その後、STR0〜7 およびSE
P0,1により駆動トランジスタ12を駆動し、発熱抵抗体素
子11に通電を行う。

【００１３】図２は従来の駆動方法を本発明によって実
現する場合の駆動タイミングチャートである。本タイミ
ングチャートにおいて、発熱抵抗体ブロック分割制御信
号SEP0,1は常時オン状態とし、STR0〜7 のみを制御して
発熱抵抗体素子11（図１）の通電制御が行われる。この
場合、１ドットラインは８分割されて駆動される。

【００１４】図３は本発明によって１ドットライン当た
りの分割数を多くした場合の駆動タイミングチャートで
ある。本タイミングチャートでは、発熱抵抗体ブロック
分割制御信号SEP0,1を１つのストローブ信号が出力され
ている期間に各々交互に出力させ、１つの分割ブロック
をさらに分割する。本制御を各々のストローブに対して
行うことにより、つまり２本の発熱抵抗体ブロック分割
制御信号を追加しただけで、１ドットラインは１６分割
されて駆動される。

【００１５】またさらに１本の発熱抵抗体ブロック分割
制御信号を追加すると１つのブロックは８分割されるた
め、１ドットラインは６４分割されて駆動される。

【００１６】

【発明の実施の形態】図４は本発明の一実施例構成図で
あり、サーマルプリンタ内のサーマルヘッド駆動回路を
中心としたブロック図である。

【００１７】図中、41はＭＰＵでありプリンタの主制御
を受け持つもの、42はメカニズム駆動回路でありサーマ
ルヘッドの印字ブロック通電およびステッピングモータ
の駆動を行うもの、43は印字率測定回路であり印字ブロ
ック単位に同通電発熱抵抗体数を計数し計数結果をＲＡ
Ｍ47上に記憶するものである。

【００１８】また、44は印字ブロック通電判定回路であ
り印字率測定回路43により計数された結果を基に同時通
電する印字ブロックを決定するもの、45はインタフェー
ス回路でありホストコンピュータよりデータおよびコマ
ンド等を入力するもの、46はＡ／Ｄ変換モジュールであ
り駆動電圧およびサーマルヘッドの基板温度を測定する
ものである。

【００１９】さらに、47はＲＡＭであり読み出しおよび
書き込み可能な揮発性メモリ、48はＲＯＭでありＭＰＵ
を制御するプログラムコードやパラメータを記憶してお
く読み出し専用の不揮発性メモリ、49はサーマルヘッド
であり発熱抵抗体を電気的に加熱し発熱抵抗体に接する
感熱用紙を発色させるもの、50はステッピングモータで
あり感熱用紙を搬送するものである。

【００２０】本発明では、ＭＰＵ41がインタフェース回
路45を介してホストより印字指令を受けた場合には、１
ドットライン単位の印字データをＲＡＭ47上に展開す
る。前回ドットラインのサーマルヘッド内におけるラッ
チ動作が完了していれば、印字率測定回路43に対してＲ
ＡＭ47上に展開していた印字データを順次送信する。

【００２１】印字率測定回路43では転送クロックに同期
させ印字データをサーマルヘッド内のシフトレジスタに
転送しながら、印字ブロック単位で通電発熱抵抗体数を
計数しＲＡＭ47上に一時退避しておく。１ドットライン
全ての印字データの転送および通電発熱抵抗体数の計数
が終了した後、印字率測定回路43は印字ブロック通電判
定回路44に対して次動作開始トリガTR0 を発行する。

【００２２】印字ブロック通電判定回路44では、印字率
測定回路43がＲＡＭ47上に書き込んだ計数結果を読み出
し、印字ブロック通電パターンの最適化演算を行い、そ
の演算結果をＲＡＭ47上に書き込みメカニズム駆動回路
42に対して通電開始トリガTR1 を発行する。

【００２３】メカニズム駆動回路42ではステッピングモ
ータの駆動を行うとともに、ラッチ信号線によりシフト
レジスタ内の印字データをラッチし、ＲＡＭ47上に書き
込まれている最適通電パターンを読みだし、印字ブロッ
クの通電を行う。

【００２４】また同時にＭＰＵ41ではＡ／Ｄ変換モジュ
ール46にて駆動電圧の電圧測定とサーミスタ接続線によ
りサーマルヘッドの基板温度を測定し、サーマルヘッド
の発熱抵抗体より感熱用紙に供給される熱エネルギを通
電時間として変換するとともにメカニズム駆動回路42に
通電時間パラメータを送信する。

【００２５】メカニズム駆動回路42では受信したパラメ
ータに基づき通電時間の制御が行われる。ここで、バッ
テリの内部インピーダンスの上昇等により、電源電圧の
電圧降下が非常に大きくなっている場合には、ブロック
分割制御信号により、対象となる通電ブロックを２分割
にすることで、同時に通電するドット数を低減しピーク
電流を抑制するとともに、電源への負荷を軽くし電圧降
下を小さくする。

【００２６】以上において、通電ブロックの分割は、２
分割に限る必要はなく、必要に応じて更に多数に分割
（Ｎ分割）することにより一層電源への負荷を軽減する
ことが可能である。この場合、単純にはＮは２、４等、
２の巾乗の数字であるが、必ずしもそれにこだわる必要
はない。

【００２７】図１、図４においてストローブ信号線、ブ
ロック分割信号線等の信号線が示されているが、これら
は必ずしも線状をなす配線等が存在することを意味する
のではなく、同様の作用をする接続が存在すればよいこ
とは言うまでもない。

【００２８】また、駆動トランジスタは、個別トランジ
スタ素子のみを意味するものではなく、個別・集積を問
わず同様の働きをする回路素子を意味するものである。
一方、システム構成として駆動電源のピーク電流が取れ
ない場合には、インタフェース回路45を介してホストコ
ンピュータより、コマンドにて強制的に分割数を多くす
る設定に固定することも可能である。

【００２９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ＭＰＵに過大な負荷を与えること無く、最小
限の制御信号を付加するだけで１ドットライン当たりの
分割数を大きくすることが可能となり、バッテリ駆動型
等の電源容量が小さいプリンタにおいても、消費電流が
少なくかつ高速印字が可能となるとともに、小型・軽量
化も実現できる。

【図面の簡単な説明】

【図１】 本発明によるサーマルヘッドの基本構成図

【図２】 本発明における駆動タイミングチャート１

【図３】 本発明における駆動タイミングチャート２

【図４】 本発明による実施例構成図

【符号の説明】

11 発熱抵抗体素子 12 駆動トランジスタ 13 レジスタ 14 シフトレジスタ 15 ストローブ信号線 16 ブロック分割制御信号線 41 ＭＰＵ 42 メカニズム駆動回路 43 印字率測定回路 44 印字ブロック通電判定回路 45 インタフェース回路 46 Ａ／Ｄ変換モジュール 47 ＲＡＭ 48 ＲＯＭ 49 サーマルヘッド 50 ステッピングモータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一列に配列した発熱抵抗体素子と、 前記発熱抵抗体素子のそれぞれに対して通電制御する駆
   動トランジスタと、 前記駆動トランジスタのそれぞれを個々に制御する制御
   回路と、 連続して並ぶ一定数の前記発熱抵抗体素子に対応する各
   制御回路を単位ブロックとし該単位ブロック毎に順次ス
   トローブ信号を付与するストローブ信号線と、 前記単位ブロックのそれぞれをＮ（Ｎは２以上の自然
   数）個の分割ブロックに分割して該分割ブロック毎に制
   御するブロック分割制御信号線とを有することを特徴と
   するサーマルヘッド。
2. 【請求項２】 １ドットラインを印字する際に、前記単
   位ブロックのいずれかにおいて同時通電する前記発熱抵
   抗体素子の数が一定数以上である場合には、前記単位ブ
   ロックのそれぞれの内のＮ個の分割ブロックを順次制御
   することを特徴とするヘッド制御方法。
3. 【請求項３】 請求項１記載のサーマルヘッドと、電源
   バッテリと、バッテリ内部抵抗検出手段とを有するサー
   マルプリンタにおいて、 前記電源バッテリの内部抵抗が一定値以上上昇したこと
   を前記バッテリ内部抵抗検出手段が検知したとき、前記
   単位ブロックの分割数Ｎを増大させるものであることを
   特徴とするサーマルプリンタ。