JPH10112705A - 制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 クロック入力が状態遷移によって歪む場合、
動作状態が不安定になる可能性があった。 【解決手段】１個以上の同期型フリップフロップと組み
合わせ論理回路を備え、状態遷移を管理する制御回路に
おいて、同期型フリップフロップに供給される同期入力
に歪みが生じ得る所定の状態遷移については、非同期セ
ット又は非同期リセットの入力を有効として同期型フリ
ップフロップを非同期動作させ、当該同期型フリップフ
ロップの保持内容を本来あるべき状態に強制的に変更す
るようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は制御回路に関し、例
えば、通信装置の各種機能に対応する論理回路の状態遷
移を管理する制御回路（シーケンサ・ステートマシン）
に適用し得るものである。

【０００２】

【従来の技術】一般に、通信装置においては、通信プロ
トコルに基づく一連の状態遷移を論理回路によって管理
している。これは、同内容の処理をソフトウェア処理に
よって実現する場合に比して短い時間で行えるからであ
る。

【０００３】また、通信装置は、これだけでなく、フレ
ーム同期回路におけるフレーム同期処理（例えば、前方
保護や後方保護を含む比較的複雑な状態遷移によって構
成されるフレーム同期処理）についても、その状態遷移
を論理回路により管理し実現している。

【０００４】図２に、かかる用途に用いられる論理回路
を内蔵したフレーム同期回路の回路例を示す。フレーム
同期回路は、フレームパターン検出回路１、フレームカ
ウンタ２、シリアルパラレル変換回路３及び制御回路４
からなり、データ入力端子５から入力されるデータ信号
ＳＤ及びクロック入力端子６から入力されるクロック信
号ＳＣにフレームカウンタ２が発生するフレーム信号を
位相同期させるように動作するものである。以下、各部
を簡単に説明しておく。

【０００５】フレームパターン検出回路１は、クロック
信号ＳＣが与える動作タイミングに従って動作する回路
であり、データ信号ＳＤ中に含まれるフレームパターン
の有無を検出している。そして、該パターンが検出され
る度に、フレームパターン信号ＦＰを制御回路４に与え
る。

【０００６】フレームカウンタ２は、クロック信号ＳＣ
をカウントし、当該カウント値がフレーム長に相当する
値に達する毎にフレーム信号ＦＣを出力する回路であ
る。

【０００７】シリアルパラレル変換回路３は、順次入力
されるデータ信号ＳＤをクロック信号ＳＣを基準クロッ
クとしてパラレルデータに変換しこれを出力する回路で
ある。

【０００８】制御回路４は、フレームカウンタ２から与
えられる低速クロック信号に基づいて動作する回路であ
り、フレーム信号ＦＣ及びフレームパターン信号ＦＰよ
り現在の状態遷移を把握し、必要に応じてフレーム信号
ＦＣをフレームパターン信号に合わせるための制御を行
う。この制御回路４で管理される状態遷移を示したのが
図３であり、この状態遷移を管理する回路の一例を示し
たのが図４である。

【０００９】さて、フレーム同期回路が採り得る状態に
は、図３に示したように、４種類の状態（ハンチング状
態、後方保護状態、同期状態、前方保護状態）がある。
この４種類の状態に対応するのが、２個のＤ型フリップ
フロップＡ６及びＡ１１の出力の組み合わせである。な
お、各フリップフロップの出力に現れる組み合わせは、
図３の各状態と共に併記されている数字で表されてい
る。例えば、図３の「０１」は、図４のＤ型フリップフ
ロップＡ６の出力Ｑ１が「０」であることを表すと共
に、Ｄ型フリップフロップＡ１１の出力Ｑ２が「１」で
あることを表している。

【００１０】

【発明が解決しようとする課題】図４からも分かるよう
に、制御回路４は、フレームカウンタ２から入力される
低速クロック信号に同期して動作する２個のＤ型フリッ
プフロップＡ６及びＡ１１からなる同期回路である。従
って、非同期回路として構成する場合に比して、安定で
再現性が良いという特質を有している。

【００１１】しかし、それは図４の制御回路４に供給さ
れるクロック信号が一定の周期で安定して入力され続け
ることが保証されている場合に限られる話である。

【００１２】例えば、図４の制御回路の場合、ハンチン
グ状態（Ｑ１＝０かつＱ２＝０）から後方保護状態（Ｑ
１＝０かつＱ２＝１）に移行するときにこの条件が成り
立たなくなる。これは、アンド回路Ａ１の出力が「０」
から「１」に立ち上がってリセット信号が有効となり
（フレーム信号ＦＰが「１」になるから）、フレームカ
ウンタ２のリセットがなされると、リセット動作が生じ
たフレームカウンタ２より制御回路４に供給される低速
クロックに歪みが生じるためである。従って、図４に示
す構成の制御回路４の場合には、ハンチング状態から後
方保護状態への状態遷移の際に安定した再現性の良い動
作が期待し得なくなる可能性があった。

【００１３】本発明は、以上の点を考慮してなされたも
ので、同期回路として構成された状態遷移型の制御回路
に供給されるクロックが、状態遷移の過程において歪ん
だとしても、安定した動作を継続することができる制御
回路を実現することを目的とする。

【００１４】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、１個以上の同期型フリップフロ
ップと組み合わせ論理回路とを備え、状態遷移を管理す
る制御回路において、以下のようにしたことを特徴とす
る。

【００１５】すなわち、同期型フリップフロップに供給
されるクロック入力又は同期入力に歪みが生じ得る所定
の状態遷移については、非同期セット又は非同期リセッ
トの入力を有効として同期型フリップフロップを非同期
動作させ、当該同期型フリップフロップの保持内容を本
来あるべき状態に強制的に変更することを特徴とする。

【００１６】以上のように本発明の制御回路によれば、
同期入力に歪みが生じ得る所定の状態遷移については、
非同期セット又は非同期リセットの入力を有効として強
制的に本来あるべき状態へ同期型フリップフロップの保
持内容を強制的に変更するようにしたので、当該状態遷
移時においても安定動作を確保することが可能となる。

【００１７】

【発明の実施の形態】

（Ａ）実施形態の一例 以下、本発明を、フレーム同期回路の制御回路に適用し
た場合の実施形態の一例を、図面を参照しながら詳述す
る。

【００１８】図５は、実施形態に係るフレーム同期回路
の構成を表したブロック図である。

【００１９】図５は、図２との対応部分に同一符号を付
して示したもので、制御回路１１を除いて同様の構成を
有している。

【００２０】この制御回路１１の構成を図１に示す。図
１に示す制御回路１１の場合も、図４に示す制御回路４
の場合と同様、状態の保持に２個のＤ型フリップロップ
Ａ１２及びＡ１３を用いている点では図４の場合と共通
である。ただし、図１に示す制御回路１１の場合には、
Ｄ型フリップフロップＡ１２及びＡ１３として、非同期
リセット端子及び非同期セット端子を有するものが使用
されており、この点が図４の場合と異なる。

【００２１】なお、図１に係る実施形態の場合には、Ｄ
型フリップフロップＡ１２として非同期リセット端子を
有するものを用い、他方のＤ型フリップフロップＡ１３
として非同期セット端子を有するものを用いている。

【００２２】従って、この実施形態では、ハンチング状
態（Ｑ１＝０、Ｑ２＝０）から後方保護状態（Ｑ１＝
０、Ｑ２＝１）に遷移する際に出力されるリセット信号
を各端子に入力することにより、Ｄ型フリップフロップ
Ａ１２を強制的にリセットする（すなわち「０」にす
る）と共に、Ｄ型フリップフロップＡ１３を強制的にセ
ットする（すなわち「１」にする）ことができる。すな
わち、確実にＤ型フリップフロップＡ１２及びＡ１３の
保持内容を後方保護状態へ遷移することができるように
なっている。

【００２３】以上の構成において、図１に示す制御回路
による状態遷移を図６を用いて説明する。図６の場合
も、各状態と共に併記されている数字は、図３の場合と
同様、Ｄ型フリップフロップＡ１２及びＡ１３の出力の
組み合わせを示しているものとする。

【００２４】まず、初期状態又は同期はずれが発生した
直後であって、図６に示すハンチング状態にあるときの
動作から説明する。

【００２５】このとき、２個のＤ型フリップフロップＡ
１２及びＡ１３の状態は「０」び「０」である。ここ
で、フレームパターンがフレームパターン検出回路１に
よって検出され、当該パターンの検出を知らせるフレー
ムパターン信号ＦＰが制御回路１１へと入力されたとす
ると、多数有る論理ゲートのうちアンド回路Ａ７の出力
が「１」へと変化し、続いて、オア回路Ａ１０の出力が
「１」に変化する。

【００２６】この変化が同期が確立している状態に生じ
たのであれば、このオア回路Ａ１０の出力の変化は、直
後に到来する低速クロックの立ち上がりにおいて、Ｄ型
フリップフロップＡ１３に取り込まれるのであるが、こ
のようにハンチング状態にある場合においては、同時
に、フレームカウンタ２がリセットされ（アンド回路Ａ
１の出力が「１」となるので）、低速クロックがしばら
く到来しない状態となるので、このまま低速クロックの
入力を待っていてはＤ型フリップフロップＡ１３の状態
を後方保護状態を表す状態に遷移させることができな
い。

【００２７】しかし、本実施形態に係る制御回路１１の
場合には、リセット信号が２個のＤ型フリップフロップ
回路Ａ１２及びＡ１３の非同期リセット端子及び非同期
セット端子に同時に入力され、各信号によってそれぞれ
を強制的に「０」及び「１」に設定できるようになって
いるので、２個のＤ型フリップフロップＡ１２及びＡ１
３は確実に後方保護状態を表す状態に遷移する。

【００２８】なお、このように後方保護状態に遷移して
も、フレームパターン信号ＦＰが検出されない間に（す
なわち、ＦＰ＝「０」の間に）、次のフレームが到来し
た場合には（このことは、ＦＣ＝「１」によって通知さ
れる）、アンド回路Ａ２〜Ａ４及びＡ７〜Ａ９の各出力
が「０」になり、再び、ハンチング状態に戻る。一方、
後方保護状態に遷移してから１フレーム後（フレーム信
号ＦＣ＝「１」）においても、再びフレームパターン信
号ＦＰが入力された場合には（すなわち、フレームパタ
ーン信号ＦＣ＝「１」）、アンド回路Ａ４の出力が
「１」に変化し、Ｄ型フリップフロップ回路Ａ１２及び
Ａ１３に保持される状態が同期状態へと遷移する。すな
わち、Ｑ１＝「１」、Ｑ２＝「０」になる。

【００２９】このようにして、同期状態に移行すると、
制御回路４は、１フレームごとに（すなわち、フレーム
信号ＦＣ＝「１」となるたびに）フレームパターン信号
ＦＰをチェックし、ＦＰ信号が検出される限り同期状態
を維持する。なお、ＦＰ信号が検出されない場合には、
アンド回路Ａ８の出力が「１」へと変化し、Ｄ型フリッ
プフロップ回路Ａ１２及びＡ１３の状態は前方保護状態
（Ｑ１＝１、Ｑ２＝１）へと遷移する。なお、前方保護
状態に遷移した後も、フレームパターン信号ＦＰが次の
フレームの際検出されれば（すなわち、ＦＣ＝１、ＦＰ
１）、再び、同期状態に戻る。

【００３０】一方、前方保護状態に遷移してから最初の
１フレームが経過した後もフレームパターン信号ＦＰが
検出されない場合には、制御回路４は、同期がはずれた
ものとして最初のハンチング状態に再び遷移する。

【００３１】以上のように、本実施形態に係るフレーム
同期回路の状態遷移を司る制御回路１１によれば、動作
状態がハンチング状態から後方保護状態へ遷移する際に
出力されるリセット信号に起因して、フレームカウンタ
２から制御回路１１に供給される低速クロックに歪みが
生じたとしても、同時に制御回路１１内のＤ型フリップ
フロップＰＡ１２及びＡ１３の状態が当該リセット信号
により強制的にリセット又はセットされ、本来あるべき
状態に確実に遷移することになる。

【００３２】これにより、従来に比して安定でかつ再現
性に優れた制御回路を実現することができる。しかも、
非同期的な遷移はこの遷移のみであり、他の状態遷移は
すべて低速クロックによる同期的動作であるので、他の
状態遷移の際における確実な動作は保証できる。

【００３３】（Ｂ）他の実施形態 なお、上述の実施形態におけるフレーム同期回路では、
制御回路１１を構成する２個のＤ型フリップフロップＡ
１２及びＡ１３に保持される状態と動作状態とを図６の
ように割り当てたが、これは一例であり、他の組み合わ
せを適用することもできる。例えば、後方保護状態とし
て「００」を割り当てた場合には、２個のＤ型フリップ
フロップＡ１２及びＡ１３として非同期リセット端子を
持つものを使用すれば良いし、「１１」を割り当てた場
合にほ、２個のＤ型フリップフロップＡ１２及びＡ１３
として非同期セット端子を持つものを使用すれば良い。
勿論、これらに応じて制御回路１１の構成は適宜適切な
ものをとるようにすれば良い。

【００３４】また、上述の実施形態におけるフレーム同
期回路では、制御回路１１の前方保護を２段とし、か
つ、後方保護を２段とする場合について述べたが、保護
段数は何段であっても良い。この場合、Ｄ型フリップフ
ロップの数を増加して状態の数を増加すれば、これらの
保護内容を実現することができる。

【００３５】さらに、上述の実施形態においては、２個
のＤ型フリップフロップを用いる場合について述べた
が、段数はこれに限らず、１段であっても３段以上であ
っても良い。

【００３６】さらに、上述の実施形態においては、非同
期セット端子又は非同期リセット端子を有する同期式Ｄ
型フリップフロップを用いる場合について述べたが、こ
れに限らず、他の形式の同期式フリップフロップを用い
ても良い。例えば、ＪＫフリップフロップを用いても良
い。また、動作タイミングとしては、クロック信号の立
ち上がりだけでなく、立ち下がりを用いるようにしても
良い。

【００３７】また、上述の実施形態においては、同期入
力としてクロック信号を用いる場合について述べたが、
同期入力であれば、これに限定されるものではない。

【００３８】さらに、上述の実施形態においては、フレ
ーム同期回路を例として説明したが、通信装置では状態
遷移を司る制御回路は数多く使用されており、これら制
御回路に適用することもできる。例えば、ピア・ツー・
ピア間の通信プロトコルを高速で実現する回路等に適用
することもできる。

【００３９】また、上述の実施形態においては、通信装
置を例に状態遷移を司る制御回路について述べたが、そ
の他の電子機器にも適用し得る。例えば、周期的に現れ
るフレーム信号等の同期信号を含む記録媒体から情報を
再生する装置等にも適用し得る。

【００４０】

【発明の効果】上述のように、本発明によれば、同期型
フリップフロップに供給される同期入力に歪みが生じ得
る所定の状態遷移については、非同期セット又は非同期
リセットの入力を有効として同期型フリップフロップを
非同期動作させ、当該同期型フリップフロップの保持内
容を本来あるべき状態に強制的に変更するようにしたこ
とにより、当該状態遷移の際における制御回路の安定性
を確保し得、その分、信頼性を向上させることができ
る。

【図面の簡単な説明】

【図１】実施形態に係る制御回路の構成を示す回路図で
ある。

【図２】従来のフレーム同期回路の全体構成を示すブロ
ック図である。

【図３】従来の制御回路の動作説明に供する状態遷移図
である。

【図４】従来の制御回路の構成を示す回路図である。

【図５】実施形態に係るフレーム同期回路の全体構成を
示すブロック図である。

【図６】実施形態に係る制御回路の動作説明に供する状
態遷移図である。

【符号の説明】

１…フレームパターン検出回路、２…フレームカウン
タ、３…シリアルパラレル変換回路、４、１１…制御回
路、５…データ入力端子、６…クロック入力端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １個以上の同期型フリップフロップと組
   み合わせ論理回路を備え、状態遷移を管理する制御回路
   において、 上記同期型フリップフロップに供給されるクロック入力
   又は同期入力に歪みが生じ得る所定の状態遷移について
   は、非同期セット又は非同期リセットの入力を有効とし
   て上記同期型フリップフロップを非同期動作させ、当該
   同期型フリップフロップの保持内容を本来あるべき状態
   に強制的に変更するようにしたことを特徴とする制御回
   路。