JPH09186680A - データラッチ回路 - Google Patents
データラッチ回路Info
- Publication number
- JPH09186680A JPH09186680A JP7342969A JP34296995A JPH09186680A JP H09186680 A JPH09186680 A JP H09186680A JP 7342969 A JP7342969 A JP 7342969A JP 34296995 A JP34296995 A JP 34296995A JP H09186680 A JPH09186680 A JP H09186680A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- flip
- data signal
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 アナログ的遅延素子を用いることなく回路の
動作を確実にし、回路全体の信頼性を向上させることが
できるデータラッチ回路を提供する。 【解決手段】 データラッチ回路１を、確定領域検出部
１０、タイミング補正部２０、クロック乗換え部３０と
で構成する。確定領域検出部１０は、フリップフロップ
１１と領域判定部１２とを有し、データの伝送路から取
り込まれたデータ信号ａの確定領域Ｄ１、Ｄ２…を乗換
えクロックのｎ倍の周波数のクロックで検出し、その情
報を出力する。タイミング補正部２０は、分周器２２と
フリップフロップ２１と補正部２３とを有し、データ信
号ａをラッチする補正クロックｈの発生タイミングを補
正する。クロック乗換え部３０は、フリップフロップ３
１、３２を有し、データ信号ａをタイミング補正部２０
からの補正クロックｈで取り込み、乗換えクロックｉに
乗り換えて修復データ信号ｌを出力する。
動作を確実にし、回路全体の信頼性を向上させることが
できるデータラッチ回路を提供する。 【解決手段】 データラッチ回路１を、確定領域検出部
１０、タイミング補正部２０、クロック乗換え部３０と
で構成する。確定領域検出部１０は、フリップフロップ
１１と領域判定部１２とを有し、データの伝送路から取
り込まれたデータ信号ａの確定領域Ｄ１、Ｄ２…を乗換
えクロックのｎ倍の周波数のクロックで検出し、その情
報を出力する。タイミング補正部２０は、分周器２２と
フリップフロップ２１と補正部２３とを有し、データ信
号ａをラッチする補正クロックｈの発生タイミングを補
正する。クロック乗換え部３０は、フリップフロップ３
１、３２を有し、データ信号ａをタイミング補正部２０
からの補正クロックｈで取り込み、乗換えクロックｉに
乗り換えて修復データ信号ｌを出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル伝送シス
テムにおいてデータの受信側に設けられ、伝送路中で生
じたデータ信号中のレベルの不確定な部分を修復して、
データの欠落を防止するためのデータラッチ回路に関す
る。
テムにおいてデータの受信側に設けられ、伝送路中で生
じたデータ信号中のレベルの不確定な部分を修復して、
データの欠落を防止するためのデータラッチ回路に関す
る。
【０００２】
【従来の技術】一般に、デジタル伝送システムにおいて
は、高速かつ大容量のデジタル信号の多重化やクロスコ
ネクトを行うために、受信側でデータを取り込む際、伝
送路で生じた歪みや反射によりデータ信号にレベルの不
確定な部分が生じ、この部分の扱いを避ける必要があ
る。
は、高速かつ大容量のデジタル信号の多重化やクロスコ
ネクトを行うために、受信側でデータを取り込む際、伝
送路で生じた歪みや反射によりデータ信号にレベルの不
確定な部分が生じ、この部分の扱いを避ける必要があ
る。
【０００３】従来、データ信号を当該データ信号の周波
数と同一のクロック信号に乗り換えて信号中のレベルの
不確定領域を修復する回路がある（特開平３−１４３１
４号公報）。この回路は、図３に示すように、データ信
号が複数の遅延回路４Ａ、４Ｂ、…４Ｎで構成される遅
延手段４に入力されると、各遅延回路４Ａ、４Ｂ、…４
Ｎから異なる位相差を持つ出力データ信号が夫々出力さ
れ、不確定領域検出手段５と出力選択手段６に入力され
る。不確定領域検出手段５は、これらの出力信号の排他
的論理和をとり、その結果をクロックでラッチし、デー
タ信号の不確定領域を検出してセレクト信号として出力
選択手段６へ出力する。出力選択手段６は、遅延手段４
からのｎ個のデータ信号の中から、ｎ（整数）個のセレ
クト信号によって、クロックの変化点で不確定領域を含
まない信号を選択してクロックの乗り換えを行う。
数と同一のクロック信号に乗り換えて信号中のレベルの
不確定領域を修復する回路がある（特開平３−１４３１
４号公報）。この回路は、図３に示すように、データ信
号が複数の遅延回路４Ａ、４Ｂ、…４Ｎで構成される遅
延手段４に入力されると、各遅延回路４Ａ、４Ｂ、…４
Ｎから異なる位相差を持つ出力データ信号が夫々出力さ
れ、不確定領域検出手段５と出力選択手段６に入力され
る。不確定領域検出手段５は、これらの出力信号の排他
的論理和をとり、その結果をクロックでラッチし、デー
タ信号の不確定領域を検出してセレクト信号として出力
選択手段６へ出力する。出力選択手段６は、遅延手段４
からのｎ個のデータ信号の中から、ｎ（整数）個のセレ
クト信号によって、クロックの変化点で不確定領域を含
まない信号を選択してクロックの乗り換えを行う。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の回路では、一の伝送路に対して多数の回路を必
要とし、実際にデジタル伝送装置に適用するのは困難で
ある。また、遅延回路や不確定領域検出手段などにアナ
ログ的な遅延を引き起こす遅延素子を用いるので、各遅
延素子の特性のばらつきにより、回路全体の信頼性に問
題がある。
た従来の回路では、一の伝送路に対して多数の回路を必
要とし、実際にデジタル伝送装置に適用するのは困難で
ある。また、遅延回路や不確定領域検出手段などにアナ
ログ的な遅延を引き起こす遅延素子を用いるので、各遅
延素子の特性のばらつきにより、回路全体の信頼性に問
題がある。
【０００５】そこで、本発明の課題は、簡易な小規模回
路で、アナログ的遅延素子を用いることなくデジタル的
に処理し、回路の動作を確実にして、回路全体の信頼性
を向上させるデータラッチ回路を提供することにある。
路で、アナログ的遅延素子を用いることなくデジタル的
に処理し、回路の動作を確実にして、回路全体の信頼性
を向上させるデータラッチ回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明のデータラッチ回
路は、データ信号をその基本クロックと位相の異なる乗
換えクロックのデータ信号に置き換えて、データ信号中
のレベルの不確定領域を修復するデータラッチ回路であ
って、前記データ信号の確定領域又は不確定領域を、乗
換えクロックのｎ倍の周波数のクロックで検出して、一
定以上の領域長さを有する場合にこれを信号出力する確
定領域検出部と、この確定領域検出部から出力された信
号を受けて乗換えクロックと位相の異なるタイミングで
補正クロックを発生するタイミング補正部と、データ信
号を取り込んで、タイミング補正部による補正クロック
でラッチして、修復データ信号を出力するクロック乗換
え部とを具備することを特徴とする。
路は、データ信号をその基本クロックと位相の異なる乗
換えクロックのデータ信号に置き換えて、データ信号中
のレベルの不確定領域を修復するデータラッチ回路であ
って、前記データ信号の確定領域又は不確定領域を、乗
換えクロックのｎ倍の周波数のクロックで検出して、一
定以上の領域長さを有する場合にこれを信号出力する確
定領域検出部と、この確定領域検出部から出力された信
号を受けて乗換えクロックと位相の異なるタイミングで
補正クロックを発生するタイミング補正部と、データ信
号を取り込んで、タイミング補正部による補正クロック
でラッチして、修復データ信号を出力するクロック乗換
え部とを具備することを特徴とする。
【０００７】また、好ましい実施の形態では、前記確定
領域検出部は、データ信号を乗換えクロックのｎ倍の周
波数のクロックでラッチするフリップフロップと、この
フリップフロップから出力された信号を受けて、データ
信号内の確定領域、不確定領域を判別する領域判定部と
を有し、前記タイミング補正部は、前記補正クロックを
生成する分周器と、前記確定領域検出部から出力された
信号を受けて、補正クロックでラッチするフリップフロ
ップと、このフリップフロップから出力された信号が所
定のレベル（例えば”Ｈレベル”）の場合にクロックを
出力するが、信号が前記レベルと反対のレベル（例え
ば”Ｌレベル”）の場合に乗換えクロックによって任意
の数のカウントをとり、この間分周器のカウントを止め
る補正部とを有し、前記クロック乗換え部は、データ信
号を補正クロックでラッチするフリップフロップと、こ
のフリップフロップから出力された信号を乗換えクロッ
クでラッチするフリップフロップとを有する
領域検出部は、データ信号を乗換えクロックのｎ倍の周
波数のクロックでラッチするフリップフロップと、この
フリップフロップから出力された信号を受けて、データ
信号内の確定領域、不確定領域を判別する領域判定部と
を有し、前記タイミング補正部は、前記補正クロックを
生成する分周器と、前記確定領域検出部から出力された
信号を受けて、補正クロックでラッチするフリップフロ
ップと、このフリップフロップから出力された信号が所
定のレベル（例えば”Ｈレベル”）の場合にクロックを
出力するが、信号が前記レベルと反対のレベル（例え
ば”Ｌレベル”）の場合に乗換えクロックによって任意
の数のカウントをとり、この間分周器のカウントを止め
る補正部とを有し、前記クロック乗換え部は、データ信
号を補正クロックでラッチするフリップフロップと、こ
のフリップフロップから出力された信号を乗換えクロッ
クでラッチするフリップフロップとを有する
【０００８】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。図１において、データラッチ回
路１は、確定領域検出部１０と、タイミング補正部２０
と、クロック乗換え部３０とを備えている。確定領域検
出部１０は、データの伝送路から取り込まれたデータ信
号の確定領域を乗換えクロックのｎ倍の周波数のクロッ
クで検出し、その情報を出力するものである。
面を参照して説明する。図１において、データラッチ回
路１は、確定領域検出部１０と、タイミング補正部２０
と、クロック乗換え部３０とを備えている。確定領域検
出部１０は、データの伝送路から取り込まれたデータ信
号の確定領域を乗換えクロックのｎ倍の周波数のクロッ
クで検出し、その情報を出力するものである。
【０００９】即ち、確定領域検出部１０は、図２に示す
ように、データ信号ａを乗換えクロックｉのｎ倍の周波
数の分周クロックｊでラッチするフリップフロップ１１
と、フリップフロップ１１から出力された信号ｂを受け
て、データ信号ａ内の確定領域Ｄ１、Ｄ２、…、不確定
領域（図中斜線部）を判別する領域判定部１２とを有す
る。領域判定部１２は、信号ｂの“Ｈ”又は“Ｌ”レベ
ルの連続した領域が分周クロックｊの周期のｍ（ｍ＜
ｎ）倍以上の長さになったときに、“Ｈ”レベルの信号
ｃ、ｄを出力するレベル判定部１３、１４と、信号ｃ、
ｄの論理和をとって信号ｅを出力するＯＲ回路１５とを
有する。
ように、データ信号ａを乗換えクロックｉのｎ倍の周波
数の分周クロックｊでラッチするフリップフロップ１１
と、フリップフロップ１１から出力された信号ｂを受け
て、データ信号ａ内の確定領域Ｄ１、Ｄ２、…、不確定
領域（図中斜線部）を判別する領域判定部１２とを有す
る。領域判定部１２は、信号ｂの“Ｈ”又は“Ｌ”レベ
ルの連続した領域が分周クロックｊの周期のｍ（ｍ＜
ｎ）倍以上の長さになったときに、“Ｈ”レベルの信号
ｃ、ｄを出力するレベル判定部１３、１４と、信号ｃ、
ｄの論理和をとって信号ｅを出力するＯＲ回路１５とを
有する。
【００１０】タイミング補正部２０は、データ信号ａを
ラッチする補正クロックｈの発生タイミングを補正する
ものである。タイミング補正部２０は、クロックｊを１
／ｎに分周して乗換りクロックｉと変化点のタイミング
が異なる補正クロックｈを生成する分周器２２、確定領
域検出部１０から出力された信号ｅを受けて、補正クロ
ックｈでラッチするフリップフロップ２１、フリップフ
ロップ２１から出力された信号ｆが“Ｈ”レベルの場合
に補正クロックｈを出力するが、信号ｆが“Ｌ”レベル
の場合に乗換えクロックｉによって任意の数のカウント
をとり、この間分周器のカウントを止めるための制御信
号ｇを出力して、補正クロックｈの出力タイミングを調
整し、信号ｆを“Ｈ”レベルにするよう補正する補正部
２３を有している。
ラッチする補正クロックｈの発生タイミングを補正する
ものである。タイミング補正部２０は、クロックｊを１
／ｎに分周して乗換りクロックｉと変化点のタイミング
が異なる補正クロックｈを生成する分周器２２、確定領
域検出部１０から出力された信号ｅを受けて、補正クロ
ックｈでラッチするフリップフロップ２１、フリップフ
ロップ２１から出力された信号ｆが“Ｈ”レベルの場合
に補正クロックｈを出力するが、信号ｆが“Ｌ”レベル
の場合に乗換えクロックｉによって任意の数のカウント
をとり、この間分周器のカウントを止めるための制御信
号ｇを出力して、補正クロックｈの出力タイミングを調
整し、信号ｆを“Ｈ”レベルにするよう補正する補正部
２３を有している。
【００１１】クロック乗換え部３０は、データ信号ａを
タイミング補正部２０からの補正クロックｈで取り込
み、乗換えクロックｉに乗り換えて修復データ信号ｌを
出力するものである。クロック乗換え部３０には、デー
タ信号ａを補正クロックｈでラッチするフリップフロッ
プ３１と、フリップフロップ３１から出力された信号ｋ
を乗換えクロックｉでラッチするフリップフロップ３２
とを有する。
タイミング補正部２０からの補正クロックｈで取り込
み、乗換えクロックｉに乗り換えて修復データ信号ｌを
出力するものである。クロック乗換え部３０には、デー
タ信号ａを補正クロックｈでラッチするフリップフロッ
プ３１と、フリップフロップ３１から出力された信号ｋ
を乗換えクロックｉでラッチするフリップフロップ３２
とを有する。
【００１２】次に、この実施の形態のデータラッチ回路
１の動作を説明する。図２に示すように、伝送路から取
り込まれたデータ信号ａは、確定領域検出部１０と、ク
ロック乗換え部３０とに入力される。確定領域検出部１
０では、フリップフロップ１１が装置内の乗換えクロッ
クｉのｎ倍の周波数である分周クロックｊでデータ信号
ａの確定領域、不確定領域を問わずラッチし、信号ｂを
領域判定部１２に出力する。
１の動作を説明する。図２に示すように、伝送路から取
り込まれたデータ信号ａは、確定領域検出部１０と、ク
ロック乗換え部３０とに入力される。確定領域検出部１
０では、フリップフロップ１１が装置内の乗換えクロッ
クｉのｎ倍の周波数である分周クロックｊでデータ信号
ａの確定領域、不確定領域を問わずラッチし、信号ｂを
領域判定部１２に出力する。
【００１３】領域判定部１２のレベル判定部１３、１４
は、信号ｂの“Ｈ”又は“Ｌ”レベルの連続した領域が
分周クロックｊのｍ（ｍ＜ｎ）倍以上の長さになったと
きに、“Ｈ”レベルの信号ｃ、ｄを出力する。信号ｃ、
ｄは、ＯＲ回路１５により論理和がとられ、信号ｅとし
てタイミング補正部２０へ出力される。タイミング補正
部２０では、分周器２２がクロックｊを１／ｎに分周し
て補正クロックｈを生成し、フリップフロップ２１が信
号ｅを補正クロックｈでラッチし、出力した信号ｆが
“Ｈ”レベルであるときは、乗換えクロックｉとは変化
点のタイミングが異なった補正クロックｈをクロック乗
換え部３０に出力する。
は、信号ｂの“Ｈ”又は“Ｌ”レベルの連続した領域が
分周クロックｊのｍ（ｍ＜ｎ）倍以上の長さになったと
きに、“Ｈ”レベルの信号ｃ、ｄを出力する。信号ｃ、
ｄは、ＯＲ回路１５により論理和がとられ、信号ｅとし
てタイミング補正部２０へ出力される。タイミング補正
部２０では、分周器２２がクロックｊを１／ｎに分周し
て補正クロックｈを生成し、フリップフロップ２１が信
号ｅを補正クロックｈでラッチし、出力した信号ｆが
“Ｈ”レベルであるときは、乗換えクロックｉとは変化
点のタイミングが異なった補正クロックｈをクロック乗
換え部３０に出力する。
【００１４】クロック乗換え部３０では、フリップフロ
ップ３１がデータ信号ａをクロックｈでラッチし、フリ
ップフロップ３２がその出力信号ｋを乗換えクロックｉ
で乗り換えて、修復データ信号ｌを装置外へ出力する。
一方、フリップフロップ２１の出力信号ｆが“Ｌ”レベ
ルであるときは、タイミング補正部２０では、補正部２
３がクロックｉによって任意の数のカウントをとり、こ
の間分周器のカウントを止め、制御信号ｇを分周器２２
に出力して、補正クロックｈの出力タイミングを変え、
信号ｆを“Ｈ”レベルにするよう補正する。
ップ３１がデータ信号ａをクロックｈでラッチし、フリ
ップフロップ３２がその出力信号ｋを乗換えクロックｉ
で乗り換えて、修復データ信号ｌを装置外へ出力する。
一方、フリップフロップ２１の出力信号ｆが“Ｌ”レベ
ルであるときは、タイミング補正部２０では、補正部２
３がクロックｉによって任意の数のカウントをとり、こ
の間分周器のカウントを止め、制御信号ｇを分周器２２
に出力して、補正クロックｈの出力タイミングを変え、
信号ｆを“Ｈ”レベルにするよう補正する。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、一の伝送路に対して比較的簡易な構成になる
ので、全体的に回路を小規模化することができる。ま
た、現実的にデジタル伝送装置へ適用することができ
る。さらに、遅延素子によるアナログ的な遅延が生じる
ことがないため処理の高速化が可能となる。回路全体の
特性が安定化して信頼性を向上させることもできる。
によれば、一の伝送路に対して比較的簡易な構成になる
ので、全体的に回路を小規模化することができる。ま
た、現実的にデジタル伝送装置へ適用することができ
る。さらに、遅延素子によるアナログ的な遅延が生じる
ことがないため処理の高速化が可能となる。回路全体の
特性が安定化して信頼性を向上させることもできる。
【図１】本発明に係るデータラッチ回路の構成を示した
ブロック図。
ブロック図。
【図２】データラッチ回路のタイムチャート。
【図３】従来のデータラッチ回路の構成を示したブロッ
ク図。
ク図。
１ データラッチ回路 １０ 確定領域検出部 １１ フリップフロップ １２ 領域判定部 ２０ タイミング補正部 ２１ フリップフロップ ２２ 分周器 ２３ 補正部 ３０ クロック乗換え部 ３１ フリップフロップ ３２ フリップフロップ Ｄ１、Ｄ２、… 確定領域
Claims (2)
- 【請求項１】 データ信号をその基本クロックと位相の
異なる乗換えクロックのデータ信号に置き換えて、デー
タ信号中のレベルの不確定領域を修復するデータラッチ
回路であって、 前記データ信号の確定領域又は不確定領域を、乗換えク
ロックのｎ（ｎは整数）倍の周波数のクロックで検出し
て、一定以上の領域長さを有する場合にこれを信号出力
する確定領域検出部と、 この確定領域検出部から出力された信号を受けて乗換え
クロックと位相の異なるタイミングで補正クロックを発
生するタイミング補正部と、 データ信号を取り込んで、タイミング補正部による補正
クロックでラッチして、修復データ信号を出力するクロ
ック乗換え部とを具備することを特徴とするデータラッ
チ回路。 - 【請求項２】 前記確定領域検出部は、データ信号を乗
換えクロックのｎ倍の周波数のクロックでラッチするフ
リップフロップと、このフリップフロップから出力され
た信号を受けて、データ信号内の確定領域、不確定領域
を判別する領域判定部とを有し、 前記タイミング補正部は、前記補正クロックを生成する
分周器と、前記確定領域検出部から出力された信号を受
けて、補正クロックでラッチするフリップフロップと、
このフリップフロップから出力された信号が所定のレベ
ルの場合にクロックを出力するが、信号が前記レベルと
反対のレベルの場合に乗換えクロックによって任意の数
のカウントをとり、この間分周器のカウントを止める補
正部とを有し、 前記クロック乗換え部は、データ信号を補正クロックで
ラッチするフリップフロップと、このフリップフロップ
から出力された信号を乗換えクロックでラッチするフリ
ップフロップとを有することを特徴とするデータラッチ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342969A JPH09186680A (ja) | 1995-12-28 | 1995-12-28 | データラッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342969A JPH09186680A (ja) | 1995-12-28 | 1995-12-28 | データラッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186680A true JPH09186680A (ja) | 1997-07-15 |
Family
ID=18357916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342969A Pending JPH09186680A (ja) | 1995-12-28 | 1995-12-28 | データラッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115529B2 (en) | 2008-08-28 | 2012-02-14 | Elpida Memory, Inc. | Device and control method of device |
-
1995
- 1995-12-28 JP JP7342969A patent/JPH09186680A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115529B2 (en) | 2008-08-28 | 2012-02-14 | Elpida Memory, Inc. | Device and control method of device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087828A (en) | Timing circuit for single line serial data | |
| US5459855A (en) | Frequency ratio detector for determining fixed frequency ratios in a computer system | |
| US5534796A (en) | Self-clocking pipeline register | |
| US5159278A (en) | State machine architecture providing increased resolution of output timing | |
| US20030041292A1 (en) | Data recovery circuit for minimizing power consumption by non-integer times oversampling | |
| US7134038B2 (en) | Communication clocking conversion techniques | |
| JPH09186680A (ja) | データラッチ回路 | |
| JPH11163864A (ja) | セルバッファ回路 | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
| JPH03252526A (ja) | センサー出力回路 | |
| JPH0993097A (ja) | ノイズ除去回路装置 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| KR100273246B1 (ko) | 스테이트머신에러수정장치 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| JP2001168729A (ja) | データ伝送システム | |
| KR100199190B1 (ko) | 데이타 포착회로 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP2864779B2 (ja) | パルス入力回路 | |
| JP4428819B2 (ja) | 多入力データソーティング回路 | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
| JPH10112705A (ja) | 制御回路 |