JPH10112477A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH10112477A
JPH10112477A JP8264591A JP26459196A JPH10112477A JP H10112477 A JPH10112477 A JP H10112477A JP 8264591 A JP8264591 A JP 8264591A JP 26459196 A JP26459196 A JP 26459196A JP H10112477 A JPH10112477 A JP H10112477A
Authority
JP
Japan
Prior art keywords
magnetic
electrodes
substrates
pair
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8264591A
Other languages
English (en)
Inventor
Koichi Oka
幸一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP8264591A priority Critical patent/JPH10112477A/ja
Publication of JPH10112477A publication Critical patent/JPH10112477A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81143Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 一対の基板の電極間を正確且つ確実に接続
し、信頼性の高い半導体装置を得る。 【解決手段】 半導体装置10は、バンプ電極18及び
端子電極部30に各々磁性体を含む磁性体片20及び磁
性体層26を有するので、位置合わせの前に磁化するこ
とによって磁力による正確な位置合わせで接続すること
ができる。また位置合わせが完了した後に消磁して、端
子電極部30及びバンプ電極18が磁力を有しない状態
にするので、磁力による誤動作や破壊を排除することが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置に関し、特に、一対の基板の電極部
の電極を電気的に接続する半導体装置の製造方法及び半
導体装置に関する。
【0002】
【従来の技術】ICチップと回路基板とのような半導体
の基板間を接続する方法としては、各々に設けられた電
極間にバンプを介在させて加熱/加圧することによって
電気的に接続するフリップチップ接続などがある。この
フリップチップ接続では、予めICチップの電極にバン
プを設けたバンプ電極を形成しておき、このバンプ電極
と回路基板の端子電極部とを対向するように位置合わせ
して、電極間を接続する。このような一対の基板間の接
続には、高信頼性が要求される。
【0003】このため、一対の基板の電極間を確実に接
続する方法として磁力を利用する技術が提案されてい
る。
【0004】例えば特開平5−206204号公報に
は、基板配線上に磁性膜を形成して磁化し、磁性を有す
る導電粒子を磁性膜に吸着させて、磁性を有する導電粒
子を基板配線上に配置し、導電粒子を用いて基板間の素
子電極を電気的に接続する技術が開示されている。ここ
で導電粒子は、基板上に均一に撒かれることによって又
は導電粒子を含む異方性導電樹脂を基板上の塗布される
こと等によって、磁化された磁性膜上の配置される。そ
の後、磁性膜上に配置された導電粒子と、対応する基板
の素子電極とを位置合わせし、加圧して電気的に接続し
ている。これにより、微細ピッチの電極上へ導電粒子を
容易に配置することができる。この結果、、導電粒子を
介した基板配線の電極間の良好な接続を安定して得るこ
とができ、高い信頼性で電極間を接続することができる
ようにしている。
【0005】また、特開平5−47840号公報では、
対応する一対の基板上の予め定められた双方の電極部に
メッキを施して磁化し、接続に用いる導電体粒子に磁性
を持たせて、双方の電極部の磁力により、接続に用いる
粒子を最適位置に移動して電気的に接続している。この
場合、一方の電極部と、他方の電極部又は接続に用いる
導電体粒子とを対向させると磁力によって引きつけあっ
て、初期の位置あわせで電極部及び導電体粒子の位置が
ずれても、導電体粒子を適切な位置に矯正することがで
きる。これにより、電極部間の適切な位置に導電体粒子
を整列させることができ、この結果、導電体粒子を用い
た電極部間を確実に接続することができ、高い信頼性で
電極間を接続することができるようにしている。
【0006】一方、特開平1−201930号公報で
は、磁力を金属バンプ同士の接続に利用したものであ
り、一対の半導体素子上に各々柱状の磁性体を形成し、
その磁性体の表面に接続用の金属膜を被着して形成され
た金属バンプを備えた半導体装置の製造方法を開示して
いる。この場合、各々の半導体素子上に形成された金属
バンプを互いに異なる磁極となるように磁化した後に、
金属バンプの接続用金属膜同士を接触させて、磁力によ
り金属バンプ同士を接合している。これにより、金属バ
ンプの接続後では磁力が継続して生じているため、IC
チップの動作時であっても接続が解消されることがな
く、加圧接続することによって生じる歪み等を排除して
接続し、高信頼度の半導体装置を得ることができるよう
にしている。
【0007】
【発明が解決しようとする課題】しかしながら、装置の
小型化及び高性能化の要求に伴い、高密度に電極が配置
されるようになると、電極間の距離が狭小となり、対応
する基板間の位置合わせが正確であることが必要とな
る。正確に位置合わせが行われないと、予め定められた
ICチップのバンプ電極と回路基板の端子電極部との接
続が不十分となって接続の信頼性が損なわれたり、ま
た、複数の電極に対して単一の電極が跨がって接続して
しまう場合がある。更に、半導体素子の接続状態でも磁
力が生じているので誤動作が起こる恐れがある。
【0008】本発明は上記事実を考慮して成されたもの
で、正確且つ確実に電極間を接続し、信頼性の高い半導
体装置を得ることができる半導体装置の製造方法及び信
頼性の高い半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、平面的に配列された複数の電極で構成
される電極部をそれぞれ備えた一対の基板を、予め定め
られた各基板上の前記電極を該電極間にバンプを介在さ
せて互いに対向させて、電気的に接続する半導体装置の
製造方法であって、互いに対向する電極のうちの一方の
電極内に磁性体によって形成された磁性体層を設けると
共に、互いに対向する電極のうちの他方の電極の近傍で
あって前記一方の電極との非接触箇所に磁性体によって
形成される磁性体部を設け、前記一対の基板の位置合わ
せに先立って、前記磁性体部及び前記磁性体層に磁界を
加えて、磁性体部及び磁性体層のそれぞれを磁化し、前
記一対の基板の電極間をバンプを介在させて電気的に接
続するために、前記磁性体部と前記磁性体層とを磁力に
よって吸着させて、前記一対の基板を前記予め定められ
た各基板上の電極が対向するように位置合わせし、前記
一対の基板を位置合わせした後に、前記磁化する工程で
加えられた磁界とは逆の磁界を前記磁性体部及び磁性体
層に加えて、前記磁性体部及び磁性体層を消磁すること
を含むことを特徴としている。
【0010】この発明によれば、一方の基板には磁性体
部が設けられ、他方の基板には磁性体層を含む端子電極
部が形成される。これらの各々構成する磁性体は、位置
合わせする前に磁化され、位置合わせした後に消磁され
る。磁性体は、磁界を加えることによって磁化されて磁
極を生じた状態となり、磁化させたときの磁界とは逆の
磁界を加えることによって磁力を失った消磁状態とな
る。磁化されると、互いに対向する電極のうちの一方の
電極内に設けられた磁性体層と、互いに対向する電極の
うちの他方の電極の近傍に設けられた磁性体部とには、
互いに異なる磁極が生じる。このように、磁化によって
対向する前記磁性体が互いに異なる磁極の磁性を備えた
状態になって、各々の磁性体が互いに引き合うようにな
る。これにより、磁極を所定位置に形成して磁性体が互
いに引き合うことにより、電極の相対位置のズレを無く
すことができる。
【0011】また、位置合わせが完了した後は、磁性体
に逆の磁界を加えて消磁することにより磁性を持たない
状態にするので、磁性体層及び端子電極部では磁極が消
滅すると共に、得られた半導体装置の電極部は磁力を有
しない。これにより、磁力による誤動作や破壊等を排除
することができる。
【0012】従って、電極間が正確に位置決めされて接
続されると共に、磁力が半導体装置の動作影響を及ぼす
ことがなく、信頼性の高い半導体装置を得ることができ
る。
【0013】ここで、磁性体部は、一方の電極の近傍で
あって他方の電極との非接触箇所に設けられるので、電
極に磁性体部が設けられても電極間を接続することがで
きる。磁性体部が設けられる箇所は、互いに異なる磁極
が生じた磁性体部と他方の基板上に設けられた端子電極
部の磁性体層とが引き合うことができれば、いずれの箇
所でもよい。例えば、磁性体部に磁力が十分に強い例え
ば永久磁石等を用いた場合には、基板の裏面であっても
よい。
【0014】また、請求項2に記載の発明のように、前
記一方の電極の近傍に形成された磁性体部が、前記電極
に設けられたバンプの周面の少なくとも一部に形成され
ていてもよい。
【0015】この発明によれば、磁性体部がバンプの周
面の少なくとも一部に形成されているので、磁性体部が
電極内の磁性体層に引き寄せられることによって、磁性
体部を形成されたバンプと共に一方の電極が磁性体層を
有する他方の電極に引き寄せられる。これにより、一層
正確に電極同士を位置合わせして接続することができ
る。また、基板の電極部の領域に磁性体部の形成領域を
新たに設ける必要がないので、電極の実装密度を低下さ
せることがない。
【0016】また、磁性体を磁化する工程は、電極間を
電気的に接続するための位置合わせの前に行えばよく、
接続のための正確な位置合わせを行う前に大まかな位置
合わせを行ってから磁化してもよい。また、個々の磁性
体に互いに引き合うように独立して磁化することができ
れば、磁化後に個々の磁性体を備えた基板を接近させる
ことによって電極間を正確に位置合わせすることができ
るので、この場合には大まかな位置合わせを省略するこ
とができる。
【0017】更に請求項3に係る発明のように、前記消
磁する工程を、前記電極間をバンプを介して電気的に接
続した後に行ってもよい。
【0018】この発明によれば、磁性体が磁力により引
き合っている状態で電極間の電気的な接続が行われるの
で、例えば加熱/加圧によりバンプを介して電極間を接
続している間であっても、磁性体を備えた磁性体部と磁
性体層とが互いに引き合って位置がずれることがない。
また、電気的に接続が完了した後に各基板上の磁性体を
消磁するので、バンプを介して電気的に接続された電極
間の近傍では、磁力が生じないようになっている。これ
により、得られた半導体装置は、正確に電極間が接続さ
れており、また、磁力による影響がない信頼性の高い半
導体装置にすることができる。
【0019】請求項4に記載の半導体装置の製造方法
は、平面的に配列された複数の電極で構成される電極部
をそれぞれ備えた一対の基板を、予め定められた各基板
上の前記電極を該電極間にバンプを介在させて互いに対
向させて、電気的に接続する半導体装置の製造方法であ
って、前記一対の基板上であって互いに対向する位置
に、磁性体によって形成される一対の柱状磁性体部を各
々形成し、前記一対の基板の位置合わせに先立って、前
記一対の基板上の前記柱状磁性体部の各々に磁界を加え
て前記柱状磁性体部のそれぞれを磁化し、前記一対の基
板の電極間をバンプを介在させて電気的に接続するため
に、一対の柱状磁性体部を互いに磁力によって吸着させ
て、前記一対の基板を前記予め定められた各基板上の電
極が対向するように位置合わせすることを含むことを特
徴としている。
【0020】この発明によれば、一対の基板上に柱状磁
性体部を各々形成し、この柱状磁性体部を磁化して、こ
れらが磁化されて磁極を生じることにより引き合うの
で、この柱状磁性体部は互いに正確に対向する。この結
果、柱状磁性体部が互いに引き合うことによって柱状磁
性体部を備えた一対の基板の電極の相対位置のずれを無
くすことができる。これにより、一対の基板上に設けら
れた予め定められた電極間を正確に位置合わせすること
ができる。
【0021】また、柱状磁性体部は電極と別個に設けら
れるので、電極に対して磁力が影響しない箇所に取り付
けることができ、電極に対して磁力が作用しないように
することができる。
【0022】この結果、一対の基板上の予め定められた
電極間を正確に位置決めして接続することができると共
に、電極に対して磁力が影響しないようにすることがで
き、磁力が半導体装置の動作影響を及ぼすことがなく、
信頼性の高い半導体装置を得ることができる。
【0023】柱状磁性体部は、一対の基板上に設けられ
れば電極部の近傍になくてもよく、また、電極部から十
分に離されて柱状磁性体部の磁力が電極部に影響しない
場合であれば、電極間の接続後に柱状磁性体部が磁極を
有していてもよい。
【0024】また、請求項5に係る発明では、前記位置
合わせした後に、前記磁化する工程で加えられた磁界と
は逆の磁界を前記一対の基板上の前記柱状磁性体部に加
えて、前記柱状磁性体部磁性体層を各々構成する磁性体
を消磁することを含むことを特徴としている。
【0025】この発明によれば、柱状磁性体部を磁化し
たときに加えられた磁界とは逆の磁界を加えて消磁する
ので、位置合わせが完了した後では磁性体部は磁極が消
滅された状態となる。このため、柱状磁性体部を基板上
のいずれの位置に配置しても半導体装置の作動時には磁
力を有しないので、電極が磁力によって誤動作や破壊等
を起こすことを確実に排除して、磁力が半導体装置の動
作影響を及ぼすことがない。
【0026】また、上記の消磁工程は、請求項6に係る
発明のように、前記電極間をバンプを介して電気的に接
続した後に行ってもよい。これにより、前述して請求項
3に係る発明と同様に、電極間の電気的接続の間で柱状
磁性体部が磁力により引き合っているので、例えば加熱
/加圧により接続を行う場合、加熱/加圧時に柱状磁性
体部の位置がずれて電極の位置がずれることを防止する
ことができる。
【0027】請求項7記載の半導体装置は、平面的に配
列された複数の電極で構成される電極部を、互いに対向
する電極間にバンプを介在させて電気的に接続した一対
の基板を含む半導体装置であって、前記一対の基板上の
それぞれの所定の位置に、所定の磁界を加えることによ
り磁化及び消磁可能であり、かつ、それぞれを磁化させ
た状態で前記一対の基板を対向させたときに、磁力によ
って前記一対の基板の相対位置を決定可能な位置合わせ
手段を有することを特徴としている。
【0028】この発明によれば、所定の磁界を加えるこ
とにより磁化及び消磁可能であり、それぞれを磁化させ
た状態で前記一対の基板を対向させたときに、磁力によ
って前記一対の基板の相対位置を決定可能な位置合わせ
手段を備えているので、位置合わせの際には、磁化する
ことによって互いに異なる磁極を生じさせて、磁力によ
って一対の基板の位置合わせを正確に行うことができ
る。
【0029】また、位置合わせ手段は、消磁可能である
ので、位置合わせした後では所定の磁界を加えて消磁し
て磁極が消滅した状態にすることができる。また、位置
合わせ手段を電極から十分に離れた箇所に設けた場合に
は、消磁しない状態であっても位置合わせ手段の磁力が
電極に影響を与えない。これにより、電極間を電気的に
接続した後では電極に対して磁力を影響させないので、
磁力が電極に作用することによる誤動作や破壊が生じる
ことを防止することができる。
【0030】これにより、電極間を正確に位置決めして
接続し、また、磁力による不都合を排除して、信頼性を
向上させることができる。
【0031】ここで位置合わせ手段には、電極の近傍に
設けられる例えば請求項1に記載された磁性体部及び磁
性体層を含む電極や、電極とは別個に設けられる例えば
請求項4に記載された柱状磁性体部を含むことができ、
また、一対の基板上に各々設けられた永久磁石とこれに
対向する磁性体部ととしてもよい。
【0032】位置合わせ手段が電極の近傍に設けられる
場合には、電極に対して磁力を影響させないために消磁
を行うことができる。これにより、電極の近傍に設けら
れていても消磁によって磁力を有しない状態となるの
で、磁力が電極に対して確実に影響しないようになり、
磁力による誤動作等を排除することができる。
【0033】また位置合わせ手段が電極とは別個に設け
られる場合には、電極に対して磁力が影響しない箇所に
位置合わせ手段を設けることによって、容易に磁力が電
極に対して影響しないようにすることができ、これによ
っても、磁力による誤動作等を排除することができる。
【0034】
【発明の実施の形態】以下に図面を参照して、本発明の
実施の形態を詳細に説明する。
【0035】[第1の実施の形態]図1には、本発明の
第1の実施の形態に係る半導体装置10が示されてい
る。半導体装置10は、ICチップ12とこれに対向し
た回路基板22とで構成されている。
【0036】この回路基板22とICチップ12とは、
各々所定の厚みを有する平板状部材であり、各々図1の
上下方向に配置された表面のうちの一方のみに、導電性
材料であるAl製の端子電極14、Cu、Al、Au等
からなる端子電極24が各々所定の間隔で配置され、端
子電極14と端子電極24とは、各々対向している。
【0037】ICチップ12の端子電極14には、金属
バンプ16が設けられ、端子電極14と金属バンプ16
とでバンプ電極18が構成されている。金属バンプ16
としては、金、Cuなどの通常の金属バンプとして用い
られるものがそのまま適用可能である。
【0038】バンプ電極18を構成する金属バンプ16
の周面の一部であって図1左右方向に一対の磁性体片2
0が設けられている。磁性体片20は、金属バンプ16
の周面から厚み方向に直交する方向(図1左右方向)に
突設されている。
【0039】磁性体片20は、金属バンプ16の厚み方
向(図1上下方向)を長手方向とする矩形の断面を有す
る形状を採り、磁性体片20の長手方向の寸法は、金属
バンプ16の高さ寸法よりも小さくなっている。また、
磁性体片20の厚み寸法(図1左右方向)は隣接するバ
ンプ電極18間の距離よりも十分に小さくなっている。
このため、磁性体片20は、ICチップ12の隣接する
バンプ電極18に接触することがなく、また、取り付け
られた金属バンプ16よりも回路基板22側へ突出しな
い。
【0040】また、磁性体片20は金属バンプ16の周
面に均等に配置されている。例えば磁性体片20を2つ
設ける場合には180°間隔で、3つ設ける場合には1
20°間隔で、4つ設ける場合には90°間隔で、各々
配置される。なお、本実施の形態では180°間隔で2
つの磁性体片20が設けられている。
【0041】回路基板22は、端子電極24のICチッ
プ12との対向面に、磁性体層26及びAu等からなる
接続金属層28を備えており、端子電極24、磁性体層
26及び接続金属層28は、この順で積層されて端子電
極部30を構成している。端子電極24、磁性体層26
及び接続金属層28は、略同一の平面形状を採り、回路
基板22からICチップ12へ向かって積層されてい
る。端子電極24、磁性体層26及び接続金属層28
は、積層されて端子電極部30を構成し、端子電極24
を介して、図示しない導電体配線部に接続されている。
【0042】ICチップ12の金属バンプ16の側面に
設けられる磁性体片20を構成する磁性体には、Ni若
しくはNi系合金、Co若しくはCo系合金、(Ni−
Co−P系合金)、Fe系合金、フェライト系等の通
常、強磁性体として用いられ、磁化及び消磁を行うこと
ができる材料を使用することができる。なお、磁性体片
20には導電性は不要である。一方、回路基板22の端
子電極部30の磁性体層26を構成する磁性体には、同
様にNi等を用いることができる。なお磁性体層26の
導電性は良であることが必要である。
【0043】ICチップ12のバンプ電極18と回路基
板22の端子電極部30とは、互いに対向して接続さ
れ、ICチップ12のバンプ電極18の金属バンプ16
と、回路基板22の端子電極部30の接続金属層28と
が、熱圧着により接合されて、電気的に接続されてい
る。
【0044】次に第1の実施の形態の作用について説明
する。図2には、本発明の半導体装置10の製造の流れ
の一例が示されている。
【0045】ステップ100では、ICチップ12及び
回路基板22に各々磁性体片20及び磁性体層26を形
成する。
【0046】ICチップ12に磁性体片20を形成する
には、まず、予め金属バンプ16を備えたバンプ電極1
8をICチップ12上に形成しておく。
【0047】ICチップ12上にバンプ電極18が形成
されると、磁性体片20をバンプ電極18に形成する。
ICチップ12に磁性体片20を形成するには、ICチ
ップ12と回路基板22との接続以前にバンプ電極18
が回路基板22の端子電極部30と接続しない金属バン
プ16の周面に、接着、蒸着等によって等間隔となるよ
うに磁性体を被覆する。これにより、ICチップ12に
一対の磁性体片20が形成される。
【0048】一方、回路基板22に磁性体層26を形成
するには、予め端子電極24を形成しておく。次いで、
端子電極24上にメッキ若しくは蒸着等により磁性体層
26を形成する。磁性体層26の形成を完了すると、次
いで、接続金属層28を磁性体層26に積層して、端子
電極部30の形成を完了する。
【0049】磁性体片20及び磁性体層26が各々IC
チップ12及び回路基板22上に配置されると、ステッ
プ102において、ICチップ12及び回路基板22の
大まかな位置合わせを行う。図示しない吸着ツールを用
いてICチップ12を吸着すると共に、平面上に載置さ
れている回路基板22の上方で大まかな位置決めを行
う。ここで回路基板22の端子電極部30に対して、予
め定められたバンプ電極18が略対向するように、IC
チップ12を回路基板22に対向させる。
【0050】大まかな位置合わせが完了すると、ステッ
プ104において、ICチップ12の磁性体片20及び
回路基板22の磁性体層26に対して磁化を行う。ここ
で、磁性体片20及び磁性体層26に磁界を加える。磁
界は、磁性体片20及び磁性体層26に対して磁束が垂
直方向となるように加える。これによって、磁性体片2
0と磁性体層26とに互いに逆の磁極が生じる。例え
ば、磁性体片20の端子電極部30側がN極となり、磁
性体層26のバンプ電極18側がS極となる。これによ
って、磁性体片20と磁性体層26とが互いに引き合う
ようになる。
【0051】磁化が終了すると、ステップ106におい
て、位置合わせが行われる。図3(A)に示されるよう
に、大まかに位置合わせされたICチップ12と回路基
板22とは、わずかにバンプ電極18と端子電極部30
との位置がずれる場合がある。ここで、磁化によりIC
チップ12の磁性体片20と回路基板22の磁性体層2
6とは、互いに異なる磁極により引き合うようになって
いる。この結果、図示しない吸着ツールを下降させるこ
とによって、吸着ツールに吸着されたICチップ12を
回路基板22に接近させると、磁性体片20を備えたI
Cチップ12は、磁性体片20と磁性体層26との位置
が一致するように、磁性体層26を備えた回路基板22
に図3(A)の矢印Aで示される斜め方向で引き寄せら
れて位置が修正される。
【0052】このように磁力によって磁性体片20と磁
性体層26とが引き合うことによって図3(B)に示さ
れるように、磁性体片20と磁性体層26との位置が一
致する。これにより、磁性体片20が取り付けられてい
るバンプ電極18が、磁性体層26を含む端子電極部3
0に対して正確に対向する。この結果、大まかな位置合
わせによってICチップ12と回路基板22との位置に
若干のずれが生じていても、磁力によって修正される。
【0053】ICチップ12と回路基板22との位置合
わせが完了すると、ステップ108において、低圧力を
加えて位置合わせされた位置を固定する。これにより、
ICチップ12と回路基板22との位置が移動しないよ
うに固定される。位置が移動しないように固定するため
に、ここで加えられる圧力は、位置決めされた位置から
ずれない程度の低い圧力で十分である。
【0054】低圧力で固定されると、ステップ110に
おいて、磁性体片20及び磁性体層26の消磁を行う。
ここで、磁性体片20及び磁性体層26に含まれた磁性
を有する磁性体が、磁化の際に加えられた磁界とは逆の
磁界を加えられることによって、磁性を有しない状態と
なる。
【0055】消磁が完了すると、ステップ112におい
て、バンプ電極18と端子電極部30とに所定の温度に
加熱すると共に所定の圧力を加えて接合を行う。これに
より、バンプ電極18の金属バンプ16が端子電極部3
0の接続金属層28に接合されて、電気的に接続され、
ICチップ12及び回路基板22の予め定められた端子
電極14及び端子電極24との電気的接続を完了する。
【0056】従って、バンプ電極18及び端子電極部3
0の各々磁性体を含む磁性体片20及び磁性体層26を
有するので、位置合わせの前に磁化することによって磁
力による正確な位置合わせを行うことができ、また位置
合わせが完了した後に消磁して磁力を有しない状態にす
ることができる。この結果、得られた半導体装置10
は、正確な位置決めによって接続されると共に、接続後
では端子電極部30及びバンプ電極18が磁力を有して
いないので、磁力による半導体装置10が誤動作や破壊
を起こすことがない。
【0057】なお、本実施の形態では、バンプ電極18
に対する磁性体片20の形成を金属バンプ16の周面に
等間隔で配置させて、端子電極部30と対向させたとき
に磁力によって引き合った場合に偏りが生じないように
したが、金属バンプ16の周面に一様に設けて金属バン
プ16を取り囲むようにしてもよい。金属バンプ16の
周面に多数設ける場合や金属バンプ16を取り囲むよう
に設ける場合には、加熱/加圧によって金属バンプ16
と端子電極部30の接続金属層28と接合する際の金属
バンプ16の状態、例えば変形等を考慮する必要があ
る。
【0058】本実施の形態では、端子電極部30を端子
電極24、磁性体層26、接続金属層28の3層で構成
したが、これに限定されない。例えば、磁性体層26と
端子電極24との間、若しくは磁性体層26と接続金属
層28との間に、中間層を設けてもよい。
【0059】[第2のの実施の形態]図4には、本発明
の第2の実施の形態に係る半導体装置40が示されてい
る。半導体装置40は、ICチップ42及び回路基板4
6から構成されている。ICチップ42及び回路基板4
6は、本発明の第1の実施の形態に係るICチップ12
及び回路基板22とは、磁性体を含む部材のみが異なる
ため、共通の作用及び効果を奏する部材には同一の符号
を付して、説明を省略する。
【0060】回路基板46及びICチップ42には、各
々端子電極14、24が設けられ、予め定められた端子
電極14、24が対向するようになっている。ICチッ
プ42の端子電極14には、第1の実施の形態と同様
に、金属バンプ16が設けられ、バンプ電極18が構成
されている。
【0061】ICチップ42は、複数のバンプ電極18
が配列された角部にダミーバンプ44を有している。ダ
ミーバンプ44は、第1の実施の形態で記載されたもの
と同様の磁性体例えばNi系合金から構成されており、
バンプ電極18と略同一の高さ寸法を有する。
【0062】また、回路基板46は、複数の端子電極2
4が配列された角部にダミー電極48を有している。ダ
ミー電極48は、回路基板46をICチップ42と対向
させたときにICチップ42のダミーバンプ44と対向
する位置に設けられている。ダミー電極48は、ダミー
バンプ44と同様に、例えばNi系合金のような磁性体
から構成されており、端子電極24の厚み寸法と略同一
の厚み寸法を有している。
【0063】従って、ICチップ42及び回路基板46
は、各々磁性体から構成されるダミーバンプ44及びダ
ミー電極48を対向させ、またバンプ電極18と端子電
極24とを正確に対向させて接続されている。
【0064】次に第2の実施の形態の作用について説明
する。ICチップ42のバンプ電極18及び回路基板4
6の端子電極24は、各々通常の方法に従ってICチッ
プ42及び回路基板46上に形成される。
【0065】次いで、バンプ電極18が形成されたIC
チップ42に対して、バンプ電極18が配置されていな
い近傍部分に磁性体から構成されるダミーバンプ44を
形成する。このとき、バンプ電極18の配列部分の角部
にダミーバンプ44を形成する。一方、端子電極24が
形成された回路基板46には、端子電極24が形成され
ていない位置であって、ICチップ42と回路基板46
とを対向させたときに、ダミーバンプ44と対向する位
置に、ダミー電極48を形成する。
【0066】ダミーバンプ44及びダミー電極48を各
々形成すると、ICチップ42と回路基板46とを大ま
かに位置合わせし、その後、この状態でダミーバンプ4
4とダミー電極とに第1の実施の形態と同様に磁界を加
えて磁化し、互いに異なる磁極の磁性を備えさせる。
【0067】磁化した後に、ICチップ42と回路基板
46とを近づけることによって位置合わせを行う。これ
により、ダミーバンプ44とダミー電極とが互いに磁力
によって引き合う(図4参照)。この結果、大まかな位
置合わせによって位置が多少ずれていても、ダミーバン
プ44がダミー電極48と対向するように位置が修正さ
れる(図4の矢印A方向へ移動)。これに伴って、バン
プ電極18と端子電極24とが正確に対向する。
【0068】位置合わせが完了すると、位置合わせされ
た位置からずれないように一定の圧力を加えることによ
ってICチップ42と回路基板46とを固定し、次い
で、ダミーバンプ44及びダミー電極48に、磁化した
ときとは逆の磁界を加えることによって消磁する。これ
によってダミーバンプ44及びダミー電極48は、磁性
を有しない状態となる。
【0069】ダミーバンプ44及びダミー電極48が消
磁されることによって磁性を有しない状態となると、所
定の加熱及び加圧を行ってバンプ電極18と端子電極2
4とを電気的に接続する。
【0070】これにより、磁力を有するダミーバンプ4
4及びダミー電極48によって正確な位置合わせによっ
てバンプ電極18と端子電極24とが接続されると共
に、磁力を有しないダミーバンプ44及びダミー電極4
8によって磁力による誤動作及び破壊等が生じることが
防止される。この結果、バンプ電極18と端子電極24
とが高い信頼性で接続される。また、磁力による誤動作
及び破壊が起こらない半導体装置40を得ることができ
る。
【0071】本実施の形態では、ダミーバンプ44及び
ダミー電極48を各々バンプ電極18及び端子電極24
と同一の高さの同一形状としたが、これに限定されな
い。例えば、磁化させた場合に互いに磁力によって引き
合うことができれば、ダミーバンプ44及びダミー電極
48を各々バンプ電極18及び端子電極24よりも低く
して、バンプ電極18が端子電極24と対向したとき
に、ダミーバンプ44とダミー電極48との間に間隙部
が設けられてもよい。これによっても同様の効果を得る
ことができる。
【0072】また、本実施の形態では、ダミーバンプ4
4及びダミー電極48をバンプ電極18及び端子電極2
4の近傍に各々配置したが、これに限定されない。例え
ばICチップ42及び回路基板46の各々電極部から離
反した位置に配置してもよい。この場合には、ダミーバ
ンプ44及びダミー電極48が磁化された備えた磁力を
バンプ電極18及び端子電極24から十分に離間させて
配置して、バンプ電極18及び端子電極24に対して磁
力が影響しないようにすることもできる。ダミーバンプ
44及びダミー電極48をバンプ電極18及び端子電極
24から十分に離間させて配置した場合には、磁力がバ
ンプ電極28及び端子電極24に影響しないので、消磁
工程を省略することができる。
【0073】本発明の実施の形態では、ICチップ1
2、42及び回路基板22、46の各々対向する面に磁
性体を含む部材を備えさせたが、これに限定されない。
【0074】図5には、第1の実施の形態に用いられた
回路基板22に対向して配置された、回路基板22の対
向面に磁性体を含む部材を備えないICチップ62を用
いた半導体装置60が示されている。
【0075】ICチップ62には、端子電極14と端子
電極14に設けられた金属バンプ16から構成されるバ
ンプ電極18が形成されている。ICチップ62は、バ
ンプ電極18が形成されていないICチップ62の表面
であって、バンプ電極18が形成された部分に対応する
箇所に、永久磁石64を備えている。
【0076】これにより、回路基板22の端子電極24
に対して磁化して所定の磁極を生じさせた後に、永久磁
石64と端子電極24とが磁力によって引き合うこと
で、ICチップ62と回路基板22とを正確に位置決め
し(図5の矢印A方向へ移動)、第1及び第2の実施の
形態と同様に、位置を固定してからバンプ電極18と端
子電極部30とを接続する。また、永久磁石64を消磁
し又は取り外すと共に、端子電極部30の磁性体層26
に対して消磁を行うことによって磁力を有しない状態に
する。これによって得られた半導体装置60は、第1及
び第2の実施の形態と同様に、確実にバンプ電極18及
び端子電極部30が接続されると共に、磁力による誤動
作及び破壊が起こることがない。
【0077】本発明の実施の形態では、磁性体の消磁工
程を端子電極14、24間の電気的接続の前に行ってい
るが、端子電極14、24間の電気的接続の後に行って
もよい。例えば、バンプ電極18と端子電極24又は端
子電極部30とを加熱圧着した後で、消磁を行うことが
できる。この場合には、加熱圧着工程においても磁性体
が磁力を有するので、位置ズレが生じることなく、確実
に接続することができる。
【0078】また、本発明の実施の形態では、磁力によ
り位置決めされた位置からずれないようにするために低
圧力を加えて位置の固定を行っているが、例えば加熱/
加圧により端子電極12、24の間を電気的に接続した
後に消磁する場合等では、位置ズレを生じない程度の磁
力で磁性体を含む部材が互いに引き合っているので、低
圧力による加圧固定を省略することができる。
【0079】本発明の実施の形態では、磁化を、例えば
ICチップ12と回路基板22とに対して磁束が垂直方
向となるような磁界を加えることによって行ったが、こ
れに限定されない。ICチップ12と回路基板22とに
対して磁束が水平方向(横方向)となるような磁界を加
えることによってもよい。この場合には、横方向に磁極
が生じるようになるので、対応する磁極が対向するよう
に磁性体片20及び磁性体層26を磁化することによっ
て、磁性体片20と磁極体層26とを磁力により互いに
引き寄せるようにすることができる。また、磁化工程
を、ICチップ12、42、62と対応する回路基板2
2、46とに対して一度に同時に行っても、各々独立し
て行ってもよい。独立して行った場合には、異なる磁界
を各々加えることができる。これによっても、前記同様
の効果を得ることができる。
【0080】また、本発明の実施の形態では、半導体装
置10、40、60は金属バンプ16を備え、端子電極
14と端子電極24との間の電気的接続を金属バンプ1
6を介して行ったが、これに限定されない。金属バンプ
16の代わりに半田バンプを使用して、加熱圧着により
半田バンプを溶融させて対応する金属と合金化させるこ
とによって接続してもよい。溶融させることによる接続
は、磁性体を含む部材がバンプ電極18と別個に設ける
ことができるダミーバンプ44を形成する場合に特に有
効である。
【0081】また、本発明の実施の形態では、金属バン
プ16を有するICチップ12、42、62と回路基板
22、46とを各々接続する場合を例に説明したが、金
属バンプ16を回路基板22の端子電極24に設けても
よい。また、ICチップ12同士、回路基板22同士を
接続する場合であっても同様に適用することができる。
【0082】
【発明の効果】以上説明したように本発明によれば、一
方の基板には磁性体部が設けられ、他方の基板には電極
内に磁性体層が設けられるので、又は一対の基板に各々
磁性体からなる柱状磁性体部が形成されるので、磁性体
が磁化によって磁性を備えた状態となった場合には、磁
性体を含む部材が互いに磁力により引き合うことによ
り、各々一対の基板上の予め定められた電極の位置合わ
せを正確に行うことができる。これによって、基板上の
電極が正確に電気的に接続することができる。また、位
置合わせが完了した後に磁性体に逆の磁界を加えて磁性
を持たない状態となるので、磁力が半導体装置の動作影
響を及ぼすことがない。従って、各電極間が正確に接続
され、また、磁力による不都合を回避することができる
ので、半導体装置の信頼性を大幅に向上させることがで
きる。
【0083】また、磁化及び消磁可能であり、磁力によ
って一対の基板の位置を決定するための位置合わせ手段
を備えることによって、正確に位置合わせされて接続さ
れ、装置に対して磁力の影響がない高い信頼性を有する
半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の
要部断面図である。
【図2】半導体装置の製造方法の一例を示すフローチャ
ートである。
【図3】(A)は、本実施の形態に係るICチップと回
路基板との位置合わせ工程を示す要部断面図、(B)
は、本実施の形態に係るICチップと回路基板とが位置
合わせされた状態を示す要部断面図である。
【図4】本発明の第2の実施の形態を示す半導体装置の
要部断面図である。
【図5】本発明の他の実施の形態を示す半導体装置の要
部断面図である。
【符号の説明】
10 半導体装置 12 ICチップ(基板) 14 端子電極(電極) 18 バンプ電極 20 磁性体片(磁性体部、位置合わせ手段) 22 回路基板(基板) 24 端子電極(電極) 26 磁性体層(磁性体部、位置合わせ手段) 30 端子電極部 44 ダミーバンプ(磁性体部、位置合わせ手段) 48 ダミー電極(磁性体部、位置合わせ手段) 64 永久磁石

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 平面的に配列された複数の電極で構成さ
    れる電極部をそれぞれ備えた一対の基板を、予め定めら
    れた各基板上の前記電極を該電極間にバンプを介在させ
    て互いに対向させて、電気的に接続する半導体装置の製
    造方法であって、 互いに対向する電極のうちの一方の電極内に磁性体によ
    って形成された磁性体層を設けると共に、互いに対向す
    る電極のうちの他方の電極の近傍であって前記一方の電
    極との非接触箇所に磁性体によって形成される磁性体部
    を設け、 前記一対の基板の位置合わせに先立って、前記磁性体部
    及び前記磁性体層に磁界を加えて、磁性体部及び磁性体
    層のそれぞれを磁化し、 前記一対の基板の電極間をバンプを介在させて電気的に
    接続するために、前記磁性体部と前記磁性体層とを磁力
    によって吸着させて、前記一対の基板を前記予め定めら
    れた各基板上の電極が対向するように位置合わせし、 前記一対の基板の位置合わせした後に、前記磁化する工
    程で加えられた磁界とは逆の磁界を前記磁性体部及び磁
    性体層に加えて、前記磁性体部及び磁性体層を消磁する
    ことを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記一方の電極の近傍に形成された磁性
    体部が、前記電極に設けられたバンプの周面の少なくと
    も一部に形成されていることを特徴とする請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】 前記消磁する工程が、前記電極間をバン
    プを介して電気的に接続した後に行われることを特徴と
    する請求項1又は請求項2記載の半導体装置の製造方
    法。
  4. 【請求項4】 平面的に配列された複数の電極で構成さ
    れる電極部をそれぞれ備えた一対の基板を、予め定めら
    れた各基板上の前記電極を該電極間にバンプを介在させ
    て互いに対向させて、電気的に接続する半導体装置の製
    造方法であって、 前記一対の基板上であって互いに対向する位置に、磁性
    体によって形成される一対の柱状磁性体部を各々形成
    し、 前記一対の基板の位置合わせに先立って、前記一対の基
    板上の前記柱状磁性体部の各々に磁界を加えて前記柱状
    磁性体部のそれぞれを磁化し、 前記一対の基板の電極間をバンプを介在させて電気的に
    接続するために、一対の柱状磁性体部を互いに磁力によ
    って吸着させて、前記一対の基板を前記予め定められた
    各基板上の電極が対向するように位置合わせすることを
    含むことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記位置合わせした後に、前記磁化する
    工程で加えられた磁界とは逆の磁界を前記柱状磁性体部
    に加えて、前記柱状磁性体部を消磁することを特徴とす
    る請求項4記載の半導体装置の製造方法。
  6. 【請求項6】 前記消磁する工程が、前記電極間を接続
    した後に行われることを特徴とする請求項5記載の半導
    体装置の製造方法。
  7. 【請求項7】 平面的に配列された複数の電極で構成さ
    れる電極部を、互いに対向する電極間にバンプを介在さ
    せて電気的に接続した一対の基板を含む半導体装置であ
    って、 前記一対の基板上のそれぞれの所定の位置に、所定の磁
    界を加えることにより磁化及び消磁可能であり、かつ、
    それぞれを磁化させた状態で前記一対の基板を対向させ
    たときに、磁力によって前記一対の基板の相対位置を決
    定可能な位置合わせ手段を有することを特徴とする半導
    体装置。
JP8264591A 1996-10-04 1996-10-04 半導体装置の製造方法及び半導体装置 Pending JPH10112477A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8264591A JPH10112477A (ja) 1996-10-04 1996-10-04 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8264591A JPH10112477A (ja) 1996-10-04 1996-10-04 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH10112477A true JPH10112477A (ja) 1998-04-28

Family

ID=17405435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8264591A Pending JPH10112477A (ja) 1996-10-04 1996-10-04 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH10112477A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
WO2007023327A1 (en) * 2005-08-24 2007-03-01 Infineon Technologies Ag Magnetically alignable semiconductor chip and rewiring substrate and a method for magnetically aligning the semiconductor chip and the rewiring substrate
JP2007273628A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置の製造方法
JP2008211241A (ja) * 2004-08-05 2008-09-11 Fujitsu Ltd 基体の加工方法
WO2009052649A1 (fr) * 2007-10-26 2009-04-30 Jack Zezhong Peng Appareil d'auto-alignement et procédé d'auto-alignement lors d'un procédé d'encapsulation de puces au moyen d'un champ magnétique
JP4472023B1 (ja) * 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
US7811835B2 (en) * 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP2011077167A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 電子部品の実装方法
JP2011091461A (ja) * 2011-02-10 2011-05-06 Toshiba Corp 装置および磁力印加装置
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
JP2015056547A (ja) * 2013-09-12 2015-03-23 コーア株式会社 部品内蔵型基板の製造方法
JP2015056445A (ja) * 2013-09-10 2015-03-23 コーア株式会社 部品内蔵型基板の製造方法
JP2015153829A (ja) * 2014-02-12 2015-08-24 スタンレー電気株式会社 半導体発光装置、実装基板、及び、半導体発光装置の製造方法
JP2015156448A (ja) * 2014-02-21 2015-08-27 スタンレー電気株式会社 半導体発光装置及び実装基板
US9773758B2 (en) 2015-12-03 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device with magnetically aligned chips and method for fabricating the same
JP2019062054A (ja) * 2017-09-26 2019-04-18 三菱マテリアル株式会社 熱電変換セル及び熱電変換モジュール
CN113555307A (zh) * 2020-04-24 2021-10-26 刘台徽 自动对位晶粒排列方法及装置以及具磁性物质层的晶圆片

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
WO2005122706A3 (en) * 2004-05-31 2006-08-17 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
JP2008211241A (ja) * 2004-08-05 2008-09-11 Fujitsu Ltd 基体の加工方法
US7811835B2 (en) * 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP4684311B2 (ja) * 2004-08-05 2011-05-18 富士通株式会社 基体の加工方法
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
WO2007023327A1 (en) * 2005-08-24 2007-03-01 Infineon Technologies Ag Magnetically alignable semiconductor chip and rewiring substrate and a method for magnetically aligning the semiconductor chip and the rewiring substrate
US7994608B2 (en) 2005-08-24 2011-08-09 Infineon Technologies Ag Magnetically alignable integrated circuit device
US7432114B2 (en) 2006-03-30 2008-10-07 Fujitsu Limited Semiconductor device manufacturing method
JP2007273628A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置の製造方法
WO2009052649A1 (fr) * 2007-10-26 2009-04-30 Jack Zezhong Peng Appareil d'auto-alignement et procédé d'auto-alignement lors d'un procédé d'encapsulation de puces au moyen d'un champ magnétique
JP2011077167A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 電子部品の実装方法
CN102036496A (zh) * 2009-09-29 2011-04-27 株式会社东芝 电子部件的安装方法及电子部件的安装装置
JP4472023B1 (ja) * 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
US8580581B2 (en) 2009-12-11 2013-11-12 Napra Co., Ltd. Substrate for electronic device, stack for electronic device, electronice device, and method for manufacturing the same
JP2011124433A (ja) * 2009-12-11 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP2011091461A (ja) * 2011-02-10 2011-05-06 Toshiba Corp 装置および磁力印加装置
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
US9548290B2 (en) 2011-06-09 2017-01-17 Sony Corporation Semiconductor device having magnetic alignment marks and underfill resin layers
KR20190054039A (ko) 2011-06-09 2019-05-21 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2015056445A (ja) * 2013-09-10 2015-03-23 コーア株式会社 部品内蔵型基板の製造方法
JP2015056547A (ja) * 2013-09-12 2015-03-23 コーア株式会社 部品内蔵型基板の製造方法
JP2015153829A (ja) * 2014-02-12 2015-08-24 スタンレー電気株式会社 半導体発光装置、実装基板、及び、半導体発光装置の製造方法
JP2015156448A (ja) * 2014-02-21 2015-08-27 スタンレー電気株式会社 半導体発光装置及び実装基板
US9773758B2 (en) 2015-12-03 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device with magnetically aligned chips and method for fabricating the same
JP2019062054A (ja) * 2017-09-26 2019-04-18 三菱マテリアル株式会社 熱電変換セル及び熱電変換モジュール
CN113555307A (zh) * 2020-04-24 2021-10-26 刘台徽 自动对位晶粒排列方法及装置以及具磁性物质层的晶圆片

Similar Documents

Publication Publication Date Title
JPH10112477A (ja) 半導体装置の製造方法及び半導体装置
US3855693A (en) Method for assembling microelectronic apparatus
JP2795788B2 (ja) 半導体チップの実装方法
EP1658508B1 (en) Current sensor
JP4852891B2 (ja) ウェハホルダ、ウェハ積層方法及び積層型半導体装置製造方法
JPH0682521A (ja) 電子デバイスの試験方法
US5986348A (en) Magnetic alignment system for bumps on an integrated circuit device
US7397111B2 (en) Semiconductor wafer, an electronic component, and a component carrier for producing the electronic component
US6603210B2 (en) Semiconductor module and producing method therefor
JP2006339191A5 (ja)
TW200805619A (en) Memory card and memory card manufacturing method
US20100187686A1 (en) Semiconductor package comprising alignment memers
JP2009019974A (ja) 異方導電性コネクターの位置決め方法、およびこの異方導電性コネクターと検査用回路基板との位置決め方法、並びに異方導電性コネクター、およびプローブカード
JP3668074B2 (ja) 半導体装置およびその製造方法
JPH1116949A (ja) Acf接合構造
US20190139702A1 (en) Irreversible circuit element, irreversible circuit device, and method for manufacturing said element and device
JPH06112270A (ja) 半導体素子の実装方法
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
JP2004288946A (ja) 電子部品の実装方法
JPH0562727A (ja) 異方導電性接続部材とその製造方法
JP2833167B2 (ja) はんだバンプの形成方法および実装方法
JPH09186162A (ja) 金属バンプの形成方法
JP2000031190A (ja) 球状半導体装置の製造方法
CN113764292B (zh) 半导体装置及其制造方法
KR20080107589A (ko) 플립 칩 패키지