JPH10108119A - イメージデータの処理方法及びその処理装置 - Google Patents
イメージデータの処理方法及びその処理装置Info
- Publication number
- JPH10108119A JPH10108119A JP9241254A JP24125497A JPH10108119A JP H10108119 A JPH10108119 A JP H10108119A JP 9241254 A JP9241254 A JP 9241254A JP 24125497 A JP24125497 A JP 24125497A JP H10108119 A JPH10108119 A JP H10108119A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- memory
- data
- processing
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 データバスのバンド幅が向上したイメージデ
ータの処理方法及びイメージデータの処理装置を提供す
ることを目的とする。 【解決手段】 本発明のイメージデータの処理装置は、
イメージデータを圧縮、伸長、前処理及び後処理、ディ
スプレー処理するための信号処理手段１０と、イメージ
データが複数列ジグザグスキャン順序に貯蔵されたフィ
ールドメモリ５０と、前記信号処理手段１０と第１デー
タバス２０を介して連結され、前記フィールドメモリ５
０と第２データバス４０を介して連結され、前記フィー
ルドメモリ５０からイメージデータを読み出し、バッフ
ァメモリ３２に貯蔵し、貯蔵されたイメージデータを前
記信号処理手段１０に伝送するメモリ制御手段３０とを
備えることを特徴とする。
ータの処理方法及びイメージデータの処理装置を提供す
ることを目的とする。 【解決手段】 本発明のイメージデータの処理装置は、
イメージデータを圧縮、伸長、前処理及び後処理、ディ
スプレー処理するための信号処理手段１０と、イメージ
データが複数列ジグザグスキャン順序に貯蔵されたフィ
ールドメモリ５０と、前記信号処理手段１０と第１デー
タバス２０を介して連結され、前記フィールドメモリ５
０と第２データバス４０を介して連結され、前記フィー
ルドメモリ５０からイメージデータを読み出し、バッフ
ァメモリ３２に貯蔵し、貯蔵されたイメージデータを前
記信号処理手段１０に伝送するメモリ制御手段３０とを
備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、イメージデータの
処理方法及び処理装置に関し、特にイメージデータの貯
蔵順序を次のイメージデータの処理時により容易に処理
することができるように貯蔵することよって、データバ
スのバンド幅を向上させることができるイメージデータ
の処理方法及び処理装置に関する。
処理方法及び処理装置に関し、特にイメージデータの貯
蔵順序を次のイメージデータの処理時により容易に処理
することができるように貯蔵することよって、データバ
スのバンド幅を向上させることができるイメージデータ
の処理方法及び処理装置に関する。
【０００２】
【従来の技術】一般に、動画像及び停止画像は、そのデ
ータ量が最も多く、信号処理時にＤＲＡＭ及びＳＤＲＡ
Ｍが使用されており、特にマルチメディア応用分野で
は、非常に大きいメモリバンド幅(Bandwidth)が要求さ
れるので、ＳＤＲＡＭ（同期式ＤＲＡＭ）及びＥＤＯ
（拡張データ出力）−ＤＲＡＭが使用されている。
ータ量が最も多く、信号処理時にＤＲＡＭ及びＳＤＲＡ
Ｍが使用されており、特にマルチメディア応用分野で
は、非常に大きいメモリバンド幅(Bandwidth)が要求さ
れるので、ＳＤＲＡＭ（同期式ＤＲＡＭ）及びＥＤＯ
（拡張データ出力）−ＤＲＡＭが使用されている。
【０００３】図６に示すように、一つのフィールドのイ
メージデータは、フィールドメモリに貯蔵するとき、通
常ラスタースキャン順序に従って貯蔵されるので、デー
タラインが３２ビットのフィールドメモリのときには、
図７のような貯蔵状態になる。
メージデータは、フィールドメモリに貯蔵するとき、通
常ラスタースキャン順序に従って貯蔵されるので、デー
タラインが３２ビットのフィールドメモリのときには、
図７のような貯蔵状態になる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな貯蔵状態では、Ｈ２６１、Ｈ２６３、ＭＰＥＧ１、
ＭＰＥＧ２の１６×１６または８×８ブロックベースコ
ーティングの場合にＳＤＲＡＭまたはＥＤＯ−ＤＲＡＭ
のバーストモード(Burst Mode)データの読み取り、書き
込みの長所を効果的に利用できないという問題点があっ
た。
うな貯蔵状態では、Ｈ２６１、Ｈ２６３、ＭＰＥＧ１、
ＭＰＥＧ２の１６×１６または８×８ブロックベースコ
ーティングの場合にＳＤＲＡＭまたはＥＤＯ−ＤＲＡＭ
のバーストモード(Burst Mode)データの読み取り、書き
込みの長所を効果的に利用できないという問題点があっ
た。
【０００５】例えば、イメージ処理の基本ブロックのマ
クロブロックは、１６×１６のピクセルデータが必要で
あり、ＳＤＲＡＭのデータバスラインが３２ビットの場
合を例にあげてみる。図７に示したように、ラスタース
キャン順序で貯蔵されたイメージデータは、水平方向に
連続した８ビットのピクセルデータのＩ（０、０）、Ｉ
（０、１）Ｉ（０、２）、Ｉ（０、３）が４個ずつ連続
し、連続したアドレスに貯蔵される。このような貯蔵順
序によって１６×１６マクロブロック（ＭＢ）に対応す
るイメージデータがメモリ領域に、図７に示すように４
列ずつ分配されるようになる。従って、このようなイメ
ージデータを読み取るために、最大バーストモードは
“４”となる。これはメモリのバーストモード８、１６
の場合に比べてメモリバンド幅が小さいので相対的に非
効率である。これはイメージデータの信号処理速度の点
において、システムの性能を制限する。
クロブロックは、１６×１６のピクセルデータが必要で
あり、ＳＤＲＡＭのデータバスラインが３２ビットの場
合を例にあげてみる。図７に示したように、ラスタース
キャン順序で貯蔵されたイメージデータは、水平方向に
連続した８ビットのピクセルデータのＩ（０、０）、Ｉ
（０、１）Ｉ（０、２）、Ｉ（０、３）が４個ずつ連続
し、連続したアドレスに貯蔵される。このような貯蔵順
序によって１６×１６マクロブロック（ＭＢ）に対応す
るイメージデータがメモリ領域に、図７に示すように４
列ずつ分配されるようになる。従って、このようなイメ
ージデータを読み取るために、最大バーストモードは
“４”となる。これはメモリのバーストモード８、１６
の場合に比べてメモリバンド幅が小さいので相対的に非
効率である。これはイメージデータの信号処理速度の点
において、システムの性能を制限する。
【０００６】そこで、本発明の目的は、このような従来
技術の問題点を解決するために案出されたもので、その
目的はイメージデータの貯蔵順序を次のイメージデータ
の処理時により容易に処理することができるように貯蔵
することによって、データバスのバンド幅を向上するこ
とができるイメージデータの処理方法及び処理装置を提
供することにある。
技術の問題点を解決するために案出されたもので、その
目的はイメージデータの貯蔵順序を次のイメージデータ
の処理時により容易に処理することができるように貯蔵
することによって、データバスのバンド幅を向上するこ
とができるイメージデータの処理方法及び処理装置を提
供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明のイメージデータの処理方法は、Ｐピクセル
×Ｐライン（Ｐ＜Ｍ、Ｎ）ブロックを基本ブロックとし
て、Ｍピクセル×Ｎラインイメージデータをフィールド
メモリに貯蔵するイメージデータの処理方法において、
連続したＱ（１＜Ｑ＜ Ｐ）ラインの同一列のＱピクセ
ルデータを前記フィールドメモリの連続したＱアドレス
に貯蔵することによって、Ｑ列ジグザグスキャン順序に
よってイメージデータをフィールドメモリに貯蔵するこ
とを特徴とする。
に、本発明のイメージデータの処理方法は、Ｐピクセル
×Ｐライン（Ｐ＜Ｍ、Ｎ）ブロックを基本ブロックとし
て、Ｍピクセル×Ｎラインイメージデータをフィールド
メモリに貯蔵するイメージデータの処理方法において、
連続したＱ（１＜Ｑ＜ Ｐ）ラインの同一列のＱピクセ
ルデータを前記フィールドメモリの連続したＱアドレス
に貯蔵することによって、Ｑ列ジグザグスキャン順序に
よってイメージデータをフィールドメモリに貯蔵するこ
とを特徴とする。
【０００８】また、本発明のイメージデータの処理装置
は、イメージデータを圧縮、伸長、前処理及び後処理、
ディスプレー処理するための信号処理手段と、イメージ
データが複数列ジグザグスキャン順序に貯蔵されたフィ
ールドメモリと、前記フィールドメモリで貯蔵されたイ
メージデータを前記信号処理手段で処理しようとする信
号処理アルゴリズムに適合した順序でバッファメモリに
貯蔵し、この貯蔵されたイメージデータを前記信号処理
手段に伝送するメモリ制御手段と、前記信号処理手段と
前記メモリ制御手段とを連結する第１データバスと、前
記フィールドメモリと前記メモリ制御手段とを連結する
第２データバスとを備えることを特徴とする。
は、イメージデータを圧縮、伸長、前処理及び後処理、
ディスプレー処理するための信号処理手段と、イメージ
データが複数列ジグザグスキャン順序に貯蔵されたフィ
ールドメモリと、前記フィールドメモリで貯蔵されたイ
メージデータを前記信号処理手段で処理しようとする信
号処理アルゴリズムに適合した順序でバッファメモリに
貯蔵し、この貯蔵されたイメージデータを前記信号処理
手段に伝送するメモリ制御手段と、前記信号処理手段と
前記メモリ制御手段とを連結する第１データバスと、前
記フィールドメモリと前記メモリ制御手段とを連結する
第２データバスとを備えることを特徴とする。
【０００９】
【発明の実施の形態】以下、添付図面を参照して本発明
をより詳細に説明する。
をより詳細に説明する。
【００１０】図１を参照すると、本発明の実施形態では
連続する２列の同一列の２ピクセルデータを３２ビット
データバスラインを有するＳＤＲＡＭまたはＥＤＯ−Ｄ
ＲＡＭから構成されたフィールドメモリの連続するアド
レスに貯蔵する。従って、ピクセルデータＩ（０，
０）、Ｉ（１，０）が、メモリの連続するアドレスに貯
蔵される。すなわち、２列ジグザグスキャン順序によっ
てイメージデータがメモリに図２のように貯蔵される。
従って、１６×１６マクロブロックに対応するイメージ
データは４個ずつ８列に連続し貯蔵される。このような
貯蔵状態はバーストモード“８”が可能になる。よっ
て、ラスタースキャン順序によるバーストモード“４”
が可能な既存の処理方法に比べて、本実施形態の処理方
法はバーストモード“８”が可能であるので、それだけ
メモリバンド幅が向上する。
連続する２列の同一列の２ピクセルデータを３２ビット
データバスラインを有するＳＤＲＡＭまたはＥＤＯ−Ｄ
ＲＡＭから構成されたフィールドメモリの連続するアド
レスに貯蔵する。従って、ピクセルデータＩ（０，
０）、Ｉ（１，０）が、メモリの連続するアドレスに貯
蔵される。すなわち、２列ジグザグスキャン順序によっ
てイメージデータがメモリに図２のように貯蔵される。
従って、１６×１６マクロブロックに対応するイメージ
データは４個ずつ８列に連続し貯蔵される。このような
貯蔵状態はバーストモード“８”が可能になる。よっ
て、ラスタースキャン順序によるバーストモード“４”
が可能な既存の処理方法に比べて、本実施形態の処理方
法はバーストモード“８”が可能であるので、それだけ
メモリバンド幅が向上する。
【００１１】同様な方法で、３２ビットデータバスライ
ンを有するメモリで４列ジグザグスキャン順序によって
貯蔵する場合は、バーストモード“１６”が可能にな
る。８列の場合はバーストモード“３２”が可能で、１
６列の場合はバーストモード“６４”が可能になる。
ンを有するメモリで４列ジグザグスキャン順序によって
貯蔵する場合は、バーストモード“１６”が可能にな
る。８列の場合はバーストモード“３２”が可能で、１
６列の場合はバーストモード“６４”が可能になる。
【００１２】すなわち、本発明ではメモリの性能を最大
に使用するためにイメージデータの貯蔵順序を既存のラ
スタースキャン順序によって貯蔵するのではなく、新し
いスキャン順序によって貯蔵することによりイメージデ
ータの読出時のメモリバンド幅を向上させることができ
る。
に使用するためにイメージデータの貯蔵順序を既存のラ
スタースキャン順序によって貯蔵するのではなく、新し
いスキャン順序によって貯蔵することによりイメージデ
ータの読出時のメモリバンド幅を向上させることができ
る。
【００１３】また、本発明では、イメージデータ処理装
置の性能を向上させるためにフィールドメモリから読み
出されたデータをメモリ制御手段のバッファメモリに貯
蔵するとき、信号処理手段の処理アルゴリズムに適合す
るように貯蔵する。
置の性能を向上させるためにフィールドメモリから読み
出されたデータをメモリ制御手段のバッファメモリに貯
蔵するとき、信号処理手段の処理アルゴリズムに適合す
るように貯蔵する。
【００１４】図３を参照すると、イメージデータ処理装
置は、イメージデータを圧縮、伸長、前処理及び後処
理、ディスプレー処理をするための信号処理手段１０
と、イメージデータを複数列ジグザグスキャン順序によ
って貯蔵するフィールドメモリ５０と、前記信号処理手
段１０と第１データバス２０を介して連結され、前記フ
ィールドメモリ５０と第２データバス４０を介して連結
されているメモリ制御手段３０とを含んでいる。このメ
モリ制御手段３０は前記フィールドメモリ５０からイメ
ージデータを読み出し、前記第２データバス４０を介し
てバッファメモリ３２に貯蔵し、バッファメモリ３２に
貯蔵されたイメージデータを前記第１データバス２０を
介して、前記信号処理手段１０に伝送する。すなわち、
第１データバス２０は信号処理手段１０の性能によって
６４ビットで構成され、第２データバス４０は、フィー
ルドメモリ５０のデータラインに対応し３２ビットで構
成されており、第１データバスと第２データバスとのバ
ンド幅が異なるので、メモリ制御手段３０ではバッファ
メモリ３２を必要とする。
置は、イメージデータを圧縮、伸長、前処理及び後処
理、ディスプレー処理をするための信号処理手段１０
と、イメージデータを複数列ジグザグスキャン順序によ
って貯蔵するフィールドメモリ５０と、前記信号処理手
段１０と第１データバス２０を介して連結され、前記フ
ィールドメモリ５０と第２データバス４０を介して連結
されているメモリ制御手段３０とを含んでいる。このメ
モリ制御手段３０は前記フィールドメモリ５０からイメ
ージデータを読み出し、前記第２データバス４０を介し
てバッファメモリ３２に貯蔵し、バッファメモリ３２に
貯蔵されたイメージデータを前記第１データバス２０を
介して、前記信号処理手段１０に伝送する。すなわち、
第１データバス２０は信号処理手段１０の性能によって
６４ビットで構成され、第２データバス４０は、フィー
ルドメモリ５０のデータラインに対応し３２ビットで構
成されており、第１データバスと第２データバスとのバ
ンド幅が異なるので、メモリ制御手段３０ではバッファ
メモリ３２を必要とする。
【００１５】従って、本発明では例えば、前記信号処理
手段１０でデータをディスプレー処理しようとするとき
に前記フィールドメモリ５０から読み出されたデータ
を、図５に図示するように、Ｉ（０，０）、Ｉ（０，
１）、…、Ｉ（０，７）、Ｉ（０，８）、Ｉ（０，
９）、…、Ｉ（０，１５）、Ｉ（０，１６）、…、Ｉ
（０，２３）、Ｉ（０，２４）、…、Ｉ（０、３１）…
のラスタースキャン順序で前記バッファメモリ３２に
貯蔵し、前記信号処理手段１０で、ブロック単位でデー
タを処理しようとする場合は、前記フィールドメモリ５
０から読み出されたデータを、図４に図示するように、
Ｉ（０，０）、Ｉ（０，１）、…、Ｉ（０，７）、Ｉ
（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、Ｉ
（１，０）、Ｉ（１，１）、…、Ｉ（１，７）、Ｉ
（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、…の
ブロック構成順序で前記バッファメモリ３２に貯蔵す
る。
手段１０でデータをディスプレー処理しようとするとき
に前記フィールドメモリ５０から読み出されたデータ
を、図５に図示するように、Ｉ（０，０）、Ｉ（０，
１）、…、Ｉ（０，７）、Ｉ（０，８）、Ｉ（０，
９）、…、Ｉ（０，１５）、Ｉ（０，１６）、…、Ｉ
（０，２３）、Ｉ（０，２４）、…、Ｉ（０、３１）…
のラスタースキャン順序で前記バッファメモリ３２に
貯蔵し、前記信号処理手段１０で、ブロック単位でデー
タを処理しようとする場合は、前記フィールドメモリ５
０から読み出されたデータを、図４に図示するように、
Ｉ（０，０）、Ｉ（０，１）、…、Ｉ（０，７）、Ｉ
（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、Ｉ
（１，０）、Ｉ（１，１）、…、Ｉ（１，７）、Ｉ
（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、…の
ブロック構成順序で前記バッファメモリ３２に貯蔵す
る。
【００１６】従って、信号処理手段１０では、処理しよ
うとするアルゴリズムに適合するようにイメージデータ
がバッファメモリから提供されるので、それだけバンド
幅が向上し、処理性能が向上する。
うとするアルゴリズムに適合するようにイメージデータ
がバッファメモリから提供されるので、それだけバンド
幅が向上し、処理性能が向上する。
【００１７】
【発明の効果】Ｈ．２６３の改良動モーション補償（Ad
vanced Motion Compensation）の場合、一つのマクロブ
ロックの処理過程を通して性能向上を比較すると、下記
のとおりである。
vanced Motion Compensation）の場合、一つのマクロブ
ロックの処理過程を通して性能向上を比較すると、下記
のとおりである。
【００１８】＊モーション補償のために必要なデータ量
は、 一つの現在のマクロブロック １６×１６、８×８ ６個の以前ブロック ６×８×８ ＊ラスタースキャン順序による貯蔵方法時の読取りデー
タ １．バーストモード４； １６×１６＋８×１６＋６×
８×１６ ２．バーストモード８； １６×３２＋８×３２＋６×
８×３２ ＊本発明による２列ジグザグスキャン順序貯蔵方法時の
読取りデータ ３．バーストモード８； ８×（２×１６）＋４×（２
×１６）＋６×４×（２×１６） 上述した１、２、３の場合において、動作周波数が１０
０ＭＨｚで、ＲＡＳ＆ＣＡＳ遅延サイクルが６サイクル
の場合のバンド幅は次の表１のとおりである。
は、 一つの現在のマクロブロック １６×１６、８×８ ６個の以前ブロック ６×８×８ ＊ラスタースキャン順序による貯蔵方法時の読取りデー
タ １．バーストモード４； １６×１６＋８×１６＋６×
８×１６ ２．バーストモード８； １６×３２＋８×３２＋６×
８×３２ ＊本発明による２列ジグザグスキャン順序貯蔵方法時の
読取りデータ ３．バーストモード８； ８×（２×１６）＋４×（２
×１６）＋６×４×（２×１６） 上述した１、２、３の場合において、動作周波数が１０
０ＭＨｚで、ＲＡＳ＆ＣＡＳ遅延サイクルが６サイクル
の場合のバンド幅は次の表１のとおりである。
【００１９】
【表１】
【図１】本発明による２列ジグザグスキャン順序を示し
た図である。
た図である。
【図２】本発明による２列ジグザグスキャン順序による
イメージデータのフィールドメモリ貯蔵状態を示した図
である。
イメージデータのフィールドメモリ貯蔵状態を示した図
である。
【図３】本発明によるイメージデータの処理装置の構成
を示したブロック図である。
を示したブロック図である。
【図４】１６×１６ブロック処理時、本発明によるバッ
ファメモリに貯蔵されたイメージデータの順序を示した
図である。
ファメモリに貯蔵されたイメージデータの順序を示した
図である。
【図５】ディスプレーする時、本発明によるバッファメ
モリに貯蔵されたイメージデータの順序を示した図であ
る。
モリに貯蔵されたイメージデータの順序を示した図であ
る。
【図６】フィールドのイメージデータの構成を示した図
である。
である。
【図７】従来のラスタースキャン順序によるイメージデ
ータのフィールドメモリの貯蔵状態を示した図である。
ータのフィールドメモリの貯蔵状態を示した図である。
１０ 信号処理手段 ２０ 第１データバス ３０ メモリ制御手段 ３２ バッファメモリ ４０ 第２データバス ５０ フィールドメモリ
Claims (6)
- 【請求項１】 Ｐピクセル×Ｐライン（Ｐ＜Ｍ、Ｎ）ブ
ロックを基本ブロックとして、Ｍピクセル×Ｎラインイ
メージデータをフィールドメモリに貯蔵するイメージデ
ータの処理方法において、 連続したＱ（１＜Ｑ＜ Ｐ）ラインの同一列のＱピクセ
ルデータを前記フィールドメモリの連続したＱアドレス
に貯蔵することによって、Ｑ列ジグザグスキャン順序に
よってイメージデータをフィールドメモリに貯蔵するこ
とを特徴とするイメージデータの処理方法。 - 【請求項２】 前記Ｐは１６であり、Ｑは２、４、８、
１６のいずれか一つであることを特徴とする請求項１記
載のイメージデータの処理方法。 - 【請求項３】 前記メモリは、２、４、８、１６、３
２、６４のいずれか１つのバーストモードを有するＳＤ
ＲＡＭまたはＥＤＯ−ＤＲＡＭのどちらかであることを
特徴とする請求項１記載のイメージデータの処理方法。 - 【請求項４】 イメージデータを圧縮、伸長、前処理及
び後処理、ディスプレー処理するための信号処理手段
と、 イメージデータが複数列ジグザグスキャン順序に貯蔵さ
れたフィールドメモリと、 前記フィールドメモリで貯蔵されたイメージデータを前
記信号処理手段で処理しようとする信号処理アルゴリズ
ムに適合した順序でバッファメモリに貯蔵し、この貯蔵
されたイメージデータを前記信号処理手段に伝送するメ
モリ制御手段と、 前記信号処理手段と前記メモリ制御手段とを連結する第
１データバスと、 前記フィールドメモリと前記メモリ制御手段とを連結す
る第２データバスとを備えることを特徴とするイメージ
データの処理装置。 - 【請求項５】 前記信号処理手段でデータをディスプレ
ー処理しようとする場合は、前記フィールドメモリから
読み出されたデータをラスタースキャン順序で前記バッ
ファメモリに貯蔵することを特徴とする請求項４記載の
イメージデータの処理装置。 - 【請求項６】 前記信号処理手段でデータをブロック処
理しようとする場合は、前記フィールドメモリから読み
出されたデータをブロック構成順序で前記バッファメモ
リに貯蔵することを特徴とする請求項４記載のイメージ
データの処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/709,567 | 1996-09-06 | ||
| US08/709,567 US5796412A (en) | 1996-09-06 | 1996-09-06 | Image data storing method and processing apparatus thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10108119A true JPH10108119A (ja) | 1998-04-24 |
| JP4306819B2 JP4306819B2 (ja) | 2009-08-05 |
Family
ID=24850392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24125497A Expired - Fee Related JP4306819B2 (ja) | 1996-09-06 | 1997-09-05 | イメージデータの処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5796412A (ja) |
| JP (1) | JP4306819B2 (ja) |
| KR (1) | KR100236532B1 (ja) |
| DE (1) | DE19737814B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158550A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 画像処理装置及び画像処理方法 |
| JP2007189687A (ja) * | 2006-01-13 | 2007-07-26 | Samsung Electronics Co Ltd | 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100203243B1 (ko) * | 1995-07-31 | 1999-06-15 | 윤종용 | 에스디알에이엠에 프레임의 영상신호를 기록하는 방법 |
| TW360823B (en) * | 1996-09-30 | 1999-06-11 | Hitachi Ltd | Data processor and graphic processor |
| US6028612A (en) * | 1997-11-18 | 2000-02-22 | Stmicroelectronics, Inc. | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences |
| KR100359311B1 (ko) * | 2000-10-20 | 2002-10-31 | 아이원더넷 주식회사 | 이미지데이터의 메모리 저장방법 |
| KR100359308B1 (ko) * | 2000-10-20 | 2002-10-31 | 아이원더넷 주식회사 | 이미지 제작툴에서의 메모리 관리방법 |
| US6833834B2 (en) * | 2001-12-12 | 2004-12-21 | Sun Microsystems, Inc. | Frame buffer organization and reordering |
| JP2005518584A (ja) * | 2002-02-21 | 2005-06-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ要素の格納方法 |
| DE102008040758B4 (de) | 2008-07-28 | 2017-05-18 | Robert Bosch Gmbh | Mikromechanische Strukturen und Verfahren zur Herstellung von mikromechanischen Strukturen |
| DE102009000116A1 (de) | 2009-01-09 | 2010-07-15 | Robert Bosch Gmbh | Mikromechanische Struktur und Verfahren zur Herstellung einer mikromechanischen Struktur |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1330129A3 (en) * | 1991-04-10 | 2006-03-15 | Mitsubishi Denki Kabushiki Kaisha | Encoder and Decoder |
| JP2991833B2 (ja) * | 1991-10-11 | 1999-12-20 | 松下電器産業株式会社 | インターレス走査ディジタルビデオ信号の符号化装置及びその方法 |
| US5614952A (en) * | 1994-10-11 | 1997-03-25 | Hitachi America, Ltd. | Digital video decoder for decoding digital high definition and/or digital standard definition television signals |
| KR0131715B1 (ko) * | 1994-07-25 | 1998-04-16 | 조백제 | 주사방식 변환회로 |
| US5585863A (en) * | 1995-04-07 | 1996-12-17 | Eastman Kodak Company | Memory organizing and addressing method for digital video images |
-
1996
- 1996-09-06 US US08/709,567 patent/US5796412A/en not_active Expired - Lifetime
-
1997
- 1997-06-02 KR KR1019970022668A patent/KR100236532B1/ko not_active IP Right Cessation
- 1997-08-29 DE DE19737814A patent/DE19737814B4/de not_active Expired - Lifetime
- 1997-09-05 JP JP24125497A patent/JP4306819B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158550A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 画像処理装置及び画像処理方法 |
| JP2007189687A (ja) * | 2006-01-13 | 2007-07-26 | Samsung Electronics Co Ltd | 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19737814B4 (de) | 2010-06-10 |
| KR19980024037A (ko) | 1998-07-06 |
| JP4306819B2 (ja) | 2009-08-05 |
| US5796412A (en) | 1998-08-18 |
| DE19737814A1 (de) | 1998-03-12 |
| KR100236532B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581310A (en) | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom | |
| KR100606812B1 (ko) | 비디오 디코딩 시스템 | |
| JPH11259646A (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| JPH10108119A (ja) | イメージデータの処理方法及びその処理装置 | |
| US5453786A (en) | Method and apparatus for image data processing | |
| JP3141772B2 (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| JPH03227179A (ja) | 画像データ処理装置 | |
| KR100204475B1 (ko) | 개선된 프레임 재배열 장치 | |
| US7747090B2 (en) | Scan line to block re-ordering buffer for image compression | |
| US20040252127A1 (en) | 2-D luma and chroma DMA optimized for 4 memory banks | |
| US5311307A (en) | Image processing method | |
| US20040218670A1 (en) | Method and apparatus for reducing the bandwidth required for transmitting video data for display | |
| US7864858B2 (en) | Techniques for minimizing memory bandwidth used for motion compensation | |
| JP4293503B2 (ja) | 画像処理装置 | |
| JPH06215120A (ja) | 動態化された映像シーケンスを実時間で取り込み再生するシステム | |
| US6751257B1 (en) | Video decompressing system with efficient memory access capability | |
| JPH10262220A (ja) | 半導体集積回路 | |
| JP4035222B2 (ja) | 画像処理装置 | |
| JP3405079B2 (ja) | メモリ割り付け方法 | |
| JP4006671B2 (ja) | 映像信号のマッピング方法 | |
| JPH08115200A (ja) | 画像処理システム | |
| JP2020195038A (ja) | 画像処理装置、画像処理方法、およびプログラム | |
| JPH09182072A (ja) | 画像圧縮装置 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JPH0818791A (ja) | 画像処理装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060815 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090312 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |