JP2007189687A - 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法 - Google Patents

画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法 Download PDF

Info

Publication number
JP2007189687A
JP2007189687A JP2007001507A JP2007001507A JP2007189687A JP 2007189687 A JP2007189687 A JP 2007189687A JP 2007001507 A JP2007001507 A JP 2007001507A JP 2007001507 A JP2007001507 A JP 2007001507A JP 2007189687 A JP2007189687 A JP 2007189687A
Authority
JP
Japan
Prior art keywords
lines
screen
video decoding
interleaved
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007001507A
Other languages
English (en)
Inventor
Nak-Hee Seong
洛 熙 成
Jae-Hong Park
朴 宰 弘
Young-Jun Kwon
寧 濬 權
Tae-Sun Kim
金 泰 善
Senei Ro
先 榮 呂
Shokun Ri
尚 勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007189687A publication Critical patent/JP2007189687A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/023Mountings, adjusting means, or light-tight connections, for optical elements for lenses permitting adjustment
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B17/00Systems with reflecting surfaces, with or without refracting elements
    • G02B17/08Catadioptric systems
    • G02B17/0804Catadioptric systems using two curved mirrors
    • G02B17/0808Catadioptric systems using two curved mirrors on-axis systems with at least one of the mirrors having a central aperture
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B17/00Systems with reflecting surfaces, with or without refracting elements
    • G02B17/08Catadioptric systems
    • G02B17/0804Catadioptric systems using two curved mirrors
    • G02B17/0812Catadioptric systems using two curved mirrors off-axis or unobscured systems in which all of the mirrors share a common axis of rotational symmetry
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073Light emitting diode [LED]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/027Mountings, adjusting means, or light-tight connections, for optical elements for lenses the lens being in the form of a sphere or ball
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

【課題】画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法を提供する。
【解決手段】画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存するメモリと、インターリーブラインを受信して画面をデコーディングするデコーダと、を備え、それぞれのインターリーブラインには、M本のラインのうち一部ラインのピクセルデータが交互に保存されるビデオデコーディング装置である。これにより、画面をデコーディングする速度を向上させうる。また、デコーディング過程でレイテンシを減らせ、バンド幅を狭める。
【選択図】図3

Description

本発明は、ビデオデコーディング装置に係り、特に、画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法に関する。
一般的なビデオ装置がビデオストリームデータをディスプレイする場合、基準画面を利用した動き補償方法を利用する。すなわち、一般的なビデオ装置は、基準画面をメモリに保存する。そして、保存された基準画面を要求されるサイズを有するブロックの形態で読み出してデコーディングし、動き補償を行う。
一般的なビデオ装置は、基準画面をメモリに保存する時、基準画面のライン単位でメモリに保存する。したがって、一般的なビデオ装置は、基準画面をデコーディングするために、基準画面をライン単位で読み出す必要がある。この場合、読み出す必要のあるライン数が増加すれば、デコーディング過程でのバンド幅が大きく増大するという問題がある。
特に、ビデオデコーディング過程でバンド幅の大部分を占めるステップは、メモリから基準画面を読み出すステップである。したがって、デコーディング過程のバンド幅を減らすためには、読み出す必要のあるライン数を減らすことである。
本発明が解決しようとする技術的課題は、画面のラインをピクセル単位で交互に保存するビデオデコーディング装置及びビデオデコーディング方法を提供することである。
本発明が解決しようとする他の技術的課題は、基準画面のラインをピクセル単位で交互に保存する基準画面の保存方法を提供することである。
前記課題を達成するための本発明によるビデオデコーディング装置は、メモリ及びデコーダを備える。メモリは、画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存する。それぞれのインターリーブラインには、M本のラインのうち一部ラインのピクセルが交互に保存される。デコーダは、インターリーブラインを受信して前記画面をデコーディングする。
前記それぞれのインターリーブラインには、前記一部ラインのピクセルがピクセル単位で交互に保存されることが望ましい。
前記メモリは、1本のインターリーブラインを一つのバンクに保存することが出来る。
前記メモリは、2本のラインを1本のインターリーブラインに保存し、前記1本のインターリーブラインには、前記2本のラインのピクセルが交互に保存される。
前記画面は、基準画面とすることが出来る。
前記メモリは、DRAM(Dynamic Random Access Memory)とすることができる。
前記課題を達成するための本発明によるビデオデコーディング方法は、メモリを含むビデオデコーディングシステムで画面をデコーディングする。本発明によるビデオデコーディング方法は、前記画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存するステップ、及び前記インターリーブラインを受信して前記画面をデコーディングするステップを含み、前記それぞれのインターリーブラインには、前記M本のラインのうち一部ラインのピクセルが交互に保存される。
前記それぞれのインターリーブラインには、前記一部ラインのピクセルがピクセル単位で交互に保存されることが望ましい。
前記インターリーブラインに保存するステップは、1本のインターリーブラインを前記メモリの一つのバンクに保存することが出来る。
前記インターリーブラインに保存するステップは、前記画面の2本のラインを1本のインターリーブラインに保存し、前記1本のインターリーブラインには、前記2本のラインのピクセルが交互に保存される。
前記他の課題を達成するための本発明による基準画面の保存方法は、基準画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)個のグループに区分するステップ及び前記N個のグループに属するラインをN本のインターリーブラインに保存するステップを含む。前記それぞれのインターリーブラインには、前記M本のラインのうち一部ラインのピクセルが交互に保存される。
前記それぞれのインターリーブラインには、前記一部ラインのピクセルがピクセル単位で交互に保存されることが望ましい。
前記インターリーブラインに保存するステップは、前記基準画面の2本のラインを1本のインターリーブラインに保存し、前記1本のインターリーブラインには、前記2本のラインのピクセルが交互に保存される。
本発明によるビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法は、画面をデコーディングする速度を向上させることが出来る。また、デコーディング過程で、レイテンシを減らすことが出来、バンド幅を狭めることが出来る。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は、同一部材を表わす。
図1は、本発明によるビデオデコーディング装置200を備えるビデオシステム100を示す図である。
図1を参照すれば、ビデオシステム100は、ビデオデコーディング装置200、マスターユニット162,164、スレーブユニット172,174及びシステムバス130を備える。ビデオデコーディング装置200、マスターユニット162,164及びスレーブユニット172,174は、システムバス130を介してデータを送受信する。
本発明によるビデオデコーディング装置200は、メモリ300及びデコーダ250を備える。メモリ300は、画面REFのM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインLINES_INTに保存する。それぞれのインターリーブラインには、M本のラインのうち一部ラインのピクセルデータが交互に保存される。デコーダ250は、インターリーブラインLINES_INTを受信して画面をデコーディングする。
それぞれのインターリーブラインには、一部ラインのピクセルデータがピクセル単位で交互に保存されることが望ましい。
本発明によるビデオデコーディング装置200が備えるメモリ300は、DRAMであってもよい。
図2は、複数のラインLINE1〜LINE7を有する基準画面REFを示す図である。
図2には、基準画面REFの7本のラインLINE1〜LINE7のみが表示され、それぞれのラインLINE1〜LINE7の16バイトのピクセルのみが表示されている。しかし、基準画面REFが含むラインの数とそれぞれのラインが含むピクセルのバイト数とは、それに限定されない。
図2には、基準画面REFが読み出される単位の読み出しブロックBLKの一つの例が示されている。すなわち、図2の読み出しブロックBLKは、4×4形態である。図2の読み出しブロックBLKは、4本のラインLINE2〜LINE5を含み、16バイトのピクセルを含む。
図3は、本発明によるビデオデコーディング装置200のメモリ300に図2の基準画面REFのラインLINE1〜LINE7がピクセル単位で交互に保存されることを示す図である。
以下、図1ないし図3を参照して、本発明によるビデオデコーディング装置が基準画面を保存する過程とデコーディングする過程とを説明する。
本発明によるビデオデコーディング装置200は、画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存する。それぞれのインターリーブラインには、M本のラインのうち一部ラインのピクセルデータがピクセル単位で交互に保存される。例えば、本発明によるビデオデコーディング装置200は、図2の基準画面のラインLINE1〜LINE7を4本のインターリーブラインに区分して保存する。
メモリ300は、1本のインターリーブラインを一つのバンクに保存する。例えば、メモリ300は、バンクBANK1にラインLINE1,LINE2のピクセルデータが交互に保存されたインターリーブラインを保存する。また、メモリ300は、バンクBANK2にラインLINE3,LINE4のピクセルデータが交互に保存されたインターリーブラインを保存する。
図2及び図3を参照すれば、本発明によるビデオデコーディング装置200で、図2の基準画面ブロックBLKは、図3のインターリーブブロックBLK_INTの形態でメモリ300に保存される。図2の基準画面ブロックBLKが有するピクセルのデータと図3のインターリーブブロックBLK_INTが有するピクセルのデータとは、相互に同一である。
一般的なビデオ装置は、図2の基準画面ブロックBLKのピクセルデータを利用しなければならない場合に、4本のラインを読み出す必要がある。一方、本発明によるビデオデコーディング装置200のデコーダ250は、図3のインターリーブブロックBLK_INTのピクセルデータを利用しなければならない場合に、3本のラインのみを読み出せばよい。したがって、本発明によるビデオデコーディング装置200は、画面をデコーディングする速度を向上させることが出来る。また、デコーディング過程でレイテンシを減らせ、バンド幅を減らせる。
特に、図2の基準画面ブロックBLKと図3のインターリーブブロックBLK_INTとがメモリ300のデータ読み出し単位で整列されていない場合に、本発明によるビデオデコーディング装置200は、一般的なビデオ装置に比べてさらに速いデコーディング速度を有する。
例えば、図2の基準画面ブロックBLKと図3のインターリーブブロックBLK_INTとは、それぞれ8バイトに整列されていないブロックである。したがって、一般的なビデオ装置は、図2の基準画面ブロックBLKのピクセルデータを利用しなければならない場合に、メモリから64バイト(16バイト×4ライン)のピクセルデータを読み出す必要がある。一方、本発明によるビデオ装置200は、図3のインターリーブブロックBLK_INTのピクセルデータを利用しなければならない場合に、メモリ300から48バイト(16バイト×3ライン)のピクセルデータを読み出す必要がある。すなわち、本発明によるビデオ装置100は、一般的なビデオ装置に比べて、さらに少ない数のピクセルデータを読み出すことになる。
本発明によるビデオデコーディング方法は、メモリを含むビデオデコーディングシステムで画面をデコーディングする。本発明によるビデオデコーディング方法は、画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存するステップ及びインターリーブラインを受信して画面をデコーディングするステップを含み、それぞれのインターリーブラインには、M本のラインのうち一部ラインのピクセルデータが交互に保存される。
それぞれのインターリーブラインには、一部ラインのピクセルデータがピクセル単位で交互に保存されることが望ましい。
インターリーブラインに保存するステップは、1本のインターリーブラインをメモリの一つのバンクに保存することが出来る。
インターリーブラインに保存するステップは、画面の2本のラインを1本のインターリーブラインに保存し、1本のインターリーブラインには、2本のラインのピクセルデータが交互に保存される。
本発明による基準画面の保存方法は、基準画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)個のグループに区分するステップ及びN個のグループに属するラインをN本のインターリーブラインに保存するステップを含む。それぞれのインターリーブラインには、M本のラインのうち一部ラインのピクセルデータが交互に保存される。
それぞれのインターリーブラインには、一部ラインのピクセルデータがピクセル単位で交互に保存されることが望ましい。
インターリーブラインに保存するステップは、基準画面の2本のラインを1本のインターリーブラインに保存し、1本のインターリーブラインには、2本のラインのピクセルデータが交互に保存される。
本発明によるビデオデコーディング方法及び基準画面の保存方法は、前述したビデオデコーディング装置と技術的思想が同じであり、ビデオデコーディング装置の動作に対応する。したがって、当業者ならば、前記説明から本発明によるビデオデコーディング方法及び基準画面の保存方法について理解できるので、それについての詳細説明は省略する。
以上のように、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点が理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
本発明は、ビデオデコーディング関連の技術分野に適用可能である。
本発明によるビデオデコーディング装置を備えるビデオシステムを示す図である。 複数のラインを有する基準画面を示す図である。 本発明によるビデオデコーディング装置のメモリに図2の基準画面のラインがピクセル単位で交互に保存されることを示す図である。
符号の説明
100 ビデオシステム
130 システムバス
162,164 マスターユニット
172,174 スレーブユニット
200 ビデオデコーディング装置
250 デコーダ
300 メモリ

Claims (18)

  1. 画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存するメモリと、
    前記インターリーブラインを受信して前記画面をデコーディングするデコーダと、を備え、
    前記それぞれのインターリーブラインには、
    前記M本のラインのうち一部ラインのピクセルデータが交互に保存されることを特徴とするビデオデコーディング装置。
  2. 前記それぞれのインターリーブラインには、
    前記一部ラインのピクセルデータがピクセル単位で交互に保存されることを特徴とする請求項1に記載のビデオデコーディング装置。
  3. 前記メモリは、
    1本のインターリーブラインを一つのバンクに保存することを特徴とする請求項2に記載のビデオデコーディング装置。
  4. 前記メモリは、2本のラインを1本のインターリーブラインに保存し、
    前記1本のインターリーブラインには、前記2本のラインのピクセルデータが交互に保存されることを特徴とする請求項1に記載のビデオデコーディング装置。
  5. 前記1本のインターリーブラインには、
    前記2本のラインのピクセルデータがピクセル単位で交互に保存されることを特徴とする請求項4に記載のビデオデコーディング装置。
  6. 前記画面は、
    基準画面であることを特徴とする請求項1ないし5のうち何れか1項に記載のビデオデコーディング装置。
  7. 前記メモリは、
    DRAMであることを特徴とする請求項1に記載のビデオデコーディング装置。
  8. メモリを含むビデオデコーディングシステムで画面をデコーディングするビデオデコーディング方法において、
    前記画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のインターリーブラインに保存するステップと、
    前記インターリーブラインを受信して前記画面をデコーディングするステップと、を含み、
    前記それぞれのインターリーブラインには、
    前記M本のラインのうち一部ラインのピクセルデータが交互に保存されることを特徴とするビデオデコーディング方法。
  9. 前記それぞれのインターリーブラインには、
    前記一部ラインのピクセルデータがピクセル単位で交互に保存されることを特徴とする請求項8に記載のビデオデコーディング方法。
  10. 前記インターリーブラインに保存するステップは、
    1本のインターリーブラインを前記メモリの一つのバンクに保存することを特徴とする請求項9に記載のビデオデコーディング方法。
  11. 前記インターリーブラインに保存するステップは、
    前記画面の2本のラインを1本のインターリーブラインに保存し、
    前記1本のインターリーブラインには、前記2本のラインのピクセルデータが交互に保存されることを特徴とする請求項8に記載のビデオデコーディング方法。
  12. 前記1本のインターリーブラインには、
    前記2本のラインのピクセルデータがピクセル単位で交互に保存されることを特徴とする請求項11に記載のビデオデコーディング方法。
  13. 前記画面は、
    基準画面であることを特徴とする請求項8ないし12のうち何れか1項に記載のビデオデコーディング方法。
  14. 基準画面のM(Mは、自然数)本のラインをN(Nは、Mより小さい自然数)本のグループに区分するステップと、
    前記N個のグループに属するラインをN本のインターリーブラインに保存するステップと、を含み、
    前記それぞれのインターリーブラインには、
    前記M本のラインのうち一部ラインのピクセルデータが交互に保存されることを特徴とする基準画面の保存方法。
  15. 前記それぞれのインターリーブラインには、
    前記一部ラインのピクセルデータがピクセル単位で交互に保存されることを特徴とする請求項14に記載の基準画面の保存方法。
  16. 前記インターリーブラインに保存するステップは、
    1本のインターリーブラインを前記メモリの一つのバンクに保存することを特徴とする請求項14に記載の基準画面の保存方法。
  17. 前記インターリーブラインに保存するステップは、
    前記基準画面の2本のラインを1本のインターリーブラインに保存し、
    前記1本のインターリーブラインには、前記2本のラインのピクセルデータが交互に保存されることを特徴とする請求項14に記載の基準画面の保存方法。
  18. 前記1本のインターリーブラインには、
    前記2本のラインのピクセルデータがピクセル単位で交互に保存されることを特徴とする請求項17に記載の基準画面の保存方法。
JP2007001507A 2006-01-13 2007-01-09 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法 Pending JP2007189687A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060003957A KR100761833B1 (ko) 2006-01-13 2006-01-13 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법

Publications (1)

Publication Number Publication Date
JP2007189687A true JP2007189687A (ja) 2007-07-26

Family

ID=38334050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007001507A Pending JP2007189687A (ja) 2006-01-13 2007-01-09 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法

Country Status (5)

Country Link
US (1) US20070183510A1 (ja)
JP (1) JP2007189687A (ja)
KR (1) KR100761833B1 (ja)
CN (1) CN101001369A (ja)
TW (1) TWI342716B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2219311B1 (en) * 2007-12-07 2017-09-27 Fujitsu Limited Relay device
KR101331093B1 (ko) * 2009-12-10 2013-11-20 한국전자통신연구원 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템
KR101664112B1 (ko) 2010-11-16 2016-10-14 삼성전자주식회사 메모리 접근 주소 변환 장치 및 방법
KR102557662B1 (ko) 2017-02-09 2023-07-19 삼성전자주식회사 이미지 처리 장치 및 이를 포함하는 전자 장치
CN112565652B (zh) * 2020-11-25 2023-03-24 紫光展锐(重庆)科技有限公司 一种图像数据存储方法、存储设备及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307875A (ja) * 1995-05-02 1996-11-22 Matsushita Electric Ind Co Ltd 画像メモリ装置および動きベクトル検出回路
JPH10108119A (ja) * 1996-09-06 1998-04-24 Samsung Electron Co Ltd イメージデータの処理方法及びその処理装置
JPH10191236A (ja) * 1996-12-25 1998-07-21 Nec Corp 画像処理装置及び画像データメモリ配置方法
JP2007158550A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 画像処理装置及び画像処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3686155B2 (ja) * 1996-03-21 2005-08-24 株式会社ルネサステクノロジ 画像復号装置
JP4178562B2 (ja) * 1997-05-22 2008-11-12 ソニー株式会社 動きベクトル検出装置および方法
US6417888B1 (en) * 1998-10-09 2002-07-09 Matsushita Electric Industrial Co., Ltd. On screen display processor
US6690727B1 (en) * 2000-05-08 2004-02-10 Intel Corporation Image processing
JP3918145B2 (ja) * 2001-05-21 2007-05-23 株式会社ルネサステクノロジ メモリコントローラ
US7190368B2 (en) * 2002-11-27 2007-03-13 Lsi Logic Corporation Method and/or apparatus for video data storage
KR100556341B1 (ko) * 2004-01-13 2006-03-03 (주)씨앤에스 테크놀로지 메모리 대역폭이 감소된 비디오 디코더 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307875A (ja) * 1995-05-02 1996-11-22 Matsushita Electric Ind Co Ltd 画像メモリ装置および動きベクトル検出回路
JPH10108119A (ja) * 1996-09-06 1998-04-24 Samsung Electron Co Ltd イメージデータの処理方法及びその処理装置
JPH10191236A (ja) * 1996-12-25 1998-07-21 Nec Corp 画像処理装置及び画像データメモリ配置方法
JP2007158550A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 画像処理装置及び画像処理方法

Also Published As

Publication number Publication date
US20070183510A1 (en) 2007-08-09
CN101001369A (zh) 2007-07-18
TW200810562A (en) 2008-02-16
TWI342716B (en) 2011-05-21
KR20070075560A (ko) 2007-07-24
KR100761833B1 (ko) 2007-09-28

Similar Documents

Publication Publication Date Title
US8890881B2 (en) Mapping method and video system for mapping pixel data included in the same pixel group to the same bank of memory
US20120219233A1 (en) Compression of Image Data
CN101340587A (zh) 编码输入图像的方法以及播放已编码图像的方法及装置
US8918589B2 (en) Memory controller, memory system, semiconductor integrated circuit, and memory control method
KR20180054797A (ko) 프리-페칭에 의한 효율적 디스플레이 프로세싱
US10026146B2 (en) Image processing device including a progress notifier which outputs a progress signal
US20160218739A1 (en) Data access methods and data access devices utilizing the same
JP2007189687A (ja) 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法
US20170372452A1 (en) Image rotation method and apparatus
US20120162524A1 (en) Method and apparatus for video frame rotation
EP2092759A1 (en) System for interleaved storage of video data
JP2009295159A (ja) メモリのアクセス方法
JP2007158550A (ja) 画像処理装置及び画像処理方法
KR100761834B1 (ko) 화면의 라인들을 복수개의 메모리에 나누어 저장하는비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장방법
EP2911052B1 (en) Apparatus for mutual-transposition of scalar and vector data sets and related method
US7817153B2 (en) Graphic rendering apparatus which parallel-processes pixels at a time
US7342590B1 (en) Screen compression
CN101847394B (zh) 用以解码及显示视讯文件的存储器映射方法及装置
KR100275427B1 (ko) Ram과의 인터페이스 방법 및 장치
JP2007053536A (ja) 画像信号の符号化処理装置におけるラスタ/ブロック変換用のバッファメモリシステム
US20040213467A1 (en) Image processing apparatus
KR20080023024A (ko) 비디오 데이터 저장 방법 및 장치
US8233061B1 (en) System, method, and computer program product for reducing a number of requests required to retrieve portions of memory
JP3405079B2 (ja) メモリ割り付け方法
JP5402210B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313