KR100761833B1 - 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법 - Google Patents

화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법 Download PDF

Info

Publication number
KR100761833B1
KR100761833B1 KR20060003957A KR20060003957A KR100761833B1 KR 100761833 B1 KR100761833 B1 KR 100761833B1 KR 20060003957 A KR20060003957 A KR 20060003957A KR 20060003957 A KR20060003957 A KR 20060003957A KR 100761833 B1 KR100761833 B1 KR 100761833B1
Authority
KR
South Korea
Prior art keywords
lines
interleaved
pixels
screen
video decoding
Prior art date
Application number
KR20060003957A
Other languages
English (en)
Other versions
KR20070075560A (ko
Inventor
성낙희
박재홍
권영준
김태선
여선영
이상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20060003957A priority Critical patent/KR100761833B1/ko
Priority to JP2007001507A priority patent/JP2007189687A/ja
Priority to CNA2007100003546A priority patent/CN101001369A/zh
Priority to TW96101244A priority patent/TWI342716B/zh
Priority to US11/622,498 priority patent/US20070183510A1/en
Publication of KR20070075560A publication Critical patent/KR20070075560A/ko
Application granted granted Critical
Publication of KR100761833B1 publication Critical patent/KR100761833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/023—Mountings, adjusting means, or light-tight connections, for optical elements for lenses permitting adjustment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B17/00—Systems with reflecting surfaces, with or without refracting elements
    • G02B17/08—Catadioptric systems
    • G02B17/0804—Catadioptric systems using two curved mirrors
    • G02B17/0808—Catadioptric systems using two curved mirrors on-axis systems with at least one of the mirrors having a central aperture
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B17/00—Systems with reflecting surfaces, with or without refracting elements
    • G02B17/08—Catadioptric systems
    • G02B17/0804—Catadioptric systems using two curved mirrors
    • G02B17/0812—Catadioptric systems using two curved mirrors off-axis or unobscured systems in which all of the mirrors share a common axis of rotational symmetry
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/027—Mountings, adjusting means, or light-tight connections, for optical elements for lenses the lens being in the form of a sphere or ball
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법이 개시된다. 본 발명에 따른 비디오 디코딩 장치는 메모리 및 디코더를 구비한다. 메모리는 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장한다. 각각의 인터리브 라인에는 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다. 디코더는 인터리브 라인들을 수신하여 상기 화면을 디코딩한다. 본 발명에 따른 비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법은 화면을 디코딩하는 속도를 높일 수 있는 장점이 있다. 또한, 디코딩 과정에서 레이턴시(latency)를 줄일 수 있고, 밴드폭(Band Width)를 줄일 수 있는 장점이 있다.

Description

화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법{Video decoding apparatus, video decoding method saving the pixels of the lines of the picture alternatively, and saving method of reference picture}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 비디오 디코딩 장치를 구비하는 비디오 시스템을 나타내는 도면이다.
도 2는 복수개의 라인들을 포함하는 기준화면을 나타내는 도면이다.
도 3은 본 발명에 따른 비디오 디코딩 장치의 메모리에 도 2의 기준화면의 라인들이 픽셀 단위로 교대로 저장되는 모습을 나타내는 도면이다.
본 발명은 비디오 디코딩 장치에 관한 것으로써, 특히 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법에 관한 것이다.
일반적인 비디오 장치가 비디오 스트림 데이터를 디스플레이하는 경우, 기준화면을 이용한 움직임 보상(motion compensation) 방법을 이용한다. 즉, 일반적인 비디오 장치는 기준화면을 메모리에 저장한다. 그리고, 저장된 기준화면을 요구되는 크기를 가지는 블록의 형태로 독출하여 디코딩하고, 움직임 보상을 수행한다.
일반적인 비디오 장치는 기준화면을 메모리에 저장할 때, 기준화면의 라인 단위로 메모리의 뱅크에 저장한다. 그러므로, 일반적인 비디오 장치는 기준화면을 디코딩할 때, 라인 단위로 독출해야 한다. 이 경우, 독출해야 하는 라인 수가 늘어나면, 디코딩 과정의 밴드폭이 크게 늘어나는 문제가 있다.
특히, 비디오 디코딩 과정에서 밴드폭의 대부분을 차지하는 단계는 메모리로부터 기준화면을 독출하는 단계이다. 따라서, 디코딩 과정의 밴드폭을 줄이기 위해서는 독출해야 하는 라인 수를 줄일 필요가 있다.
본 발명이 이루고자하는 기술적 과제는 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오 디코딩 장치 및 비디오 디코딩 방법을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 기준화면의 라인들을 픽셀 단위로 교대로 저장하는 기준화면 저장 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비디오 디코딩 장치는 메모리 및 디코더를 구비한다. 메모리는 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장한다. 각각의 인터 리브 라인에는 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다. 디코더는 인터리브 라인들을 수신하여 상기 화면을 디코딩한다.
상기 각각의 인터리브 라인에는 상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것이 바람직하다.
상기 메모리는 상기 하나의 인터리브 라인을 하나의 뱅크에 저장할 수 있다.
상기 메모리는 2개의 라인들을 하나의 인터리브 라인으로 저장하고, 상기 하나의 인터리브 라인에는 상기 2개 라인들의 픽셀들이 교대로 저장될 수 있다.
상기 화면은 기준 화면일 수 있다.
상기 메모리는 DRAM(Dynamic Random Access Memory)일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비디오 디코딩 방법은 메모리를 포함하는 비디오 디코딩 시스템에서 화면을 디코딩 한다. 본 발명에 따른 비디오 디코딩 방법은 상기 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장하는 단계 및 상기 인터리브 라인들을 수신하여 상기 화면을 디코딩하는 단계를 구비하고, 상기 각각의 인터리브 라인에는 상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다.
상기 각각의 인터리브 라인에는 상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것이 바람직하다.
상기 인터리브 라인들로 저장하는 단계는 상기 하나의 인터리브 라인을 상기 메모리의 하나의 뱅크에 저장할 수 있다.
상기 인터리브 라인들로 저장하는 단계는 상기 화면의 2개의 라인들을 하나 의 인터리브 라인으로 저장하고, 상기 하나의 인터리브 라인에는 상기 2개 라인들의 픽셀들이 교대로 저장될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 기준화면 저장 방법은 기준화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 그룹으로 구분하는 단계 및 상기 N 개의 그룹에 속하는 라인들을 N 개의 인터리브 라인들로 저장하는 단계를 구비한다. 상기 각각의 인터리브 라인에는 상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다.
상기 각각의 인터리브 라인에는 상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것이 바람직하다.
상기 인터리브 라인들로 저장하는 단계는, 상기 기준화면의 2개의 라인들을 하나의 인터리브 라인으로 저장하고, 상기 하나의 인터리브 라인에는 상기 2개 라인들의 픽셀들이 교대로 저장될 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 비디오 디코딩 장치(200)를 구비하는 비디오 시스템(100)을 나타내는 도면이다.
도 1을 참조하면, 비디오 시스템(100)은 비디오 디코딩 장치(200), 마스터 유닛들(162, 164), 슬레이브 유닛들(172, 174) 및 시스템 버스(130)를 구비한다. 비디오 디코딩 장치(200), 마스터 유닛들(162, 164) 및 슬레이브 유닛들(172, 174)은 시스템 버스(130)를 통하여 데이터를 송수신한다.
본 발명에 따른 비디오 디코딩 장치(200)는 메모리(300) 및 디코더(250)를 구비한다. 메모리(300)는 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들(LINES_INT)로 저장한다. 각각의 인터리브 라인에는 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다. 디코더(250)는 인터리브 라인들(LINES_INT)을 수신하여 화면을 디코딩한다.
각각의 인터리브 라인에는 상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것이 바람직하다.
본 발명에 따른 비디오 디코딩 장치(100)가 구비하는 메모리(300)는 DRAM(Dynamic Random Access Memory)일 수 있다.
도 2는 복수개의 라인들(LINE1~LINE7)을 포함하는 기준화면(REF)을 나타내는 도면이다.
도 2에는 기준화면(REF)의 7개의 라인들(LINE1~LINE7)만이 표시되고, 각각의 라인(LINE1~LINE7)의 16바이트의 픽셀들만이 표시되었다. 그러나, 기준화면(REF)이 포함하는 라인의 개수와 각각의 라인이 포함하는 픽셀들의 바이트 수는 그에 한정되지 않는다.
도 2에는 기준화면(REF)이 독출되는 단위인 독출 블록(BLK)의 하나의 예가 도시되어 있다. 즉, 도 2의 독출 블록(BLK)은 4 * 4 형태이다. 그리고, 도 2의 독출 블록(BLK)은 4개의 라인들(LINE2~LINE5)을 포함하고, 16 바이트의 픽셀들을 포함한다.
도 3은 본 발명에 따른 비디오 디코딩 장치(200)의 메모리(300)에 도 2의 기준화면(REF)의 라인들(LINE1~LINE7)이 픽셀 단위로 교대로 저장되는 모습을 나타내는 도면이다.
이하에서 도 1 내지 도 3을 참조하여, 본 발명에 따른 비디오 디코딩 장치가 기준화면을 저장하는 과정과 디코딩하는 과정이 설명된다.
본 발명에 따른 비디오 디코딩 장치(200)는 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장한다. 각각의 인터리브 라인에는 M 개의 라인들 중 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장된다. 예를 들어, 본 발명에 따른 비디오 디코딩 장치(200)는 도 2의 기준화면의 라인들(LINE1~LINE7)을 4개의 인터리브 라인들로 구분하여 저장한다.
메모리(300)는 하나의 인터리브 라인을 하나의 뱅크에 저장한다. 예를 들어, 메모리(300)는 뱅크(BANK1)에 라인들(LINE1, LINE2)의 픽셀들이 교대로 저장된 인터리브 라인을 저장한다. 또한, 메모리(300)는 뱅크(BANK2)에 라인들(LINE3, LINE4)의 픽셀들이 교대로 저장된 인터리브 라인을 저장한다.
도 2 및 도 3을 참조하면, 본 발명에 따른 비디오 디코딩 장치(200)에서 도 2의 기준화면 블록(BLK)은 도 3의 인터리브 블록(BLK_INT)의 형태로 메모리(300)에 저장된다. 도 2의 기준화면 블록(BLK)이 포함하는 픽셀들의 데이터와 도 3의 인터리브 블록(BLK_INT)이 포함하는 픽셀들의 데이터는 서로 동일하다.
한편, 일반적인 비디오 장치는 도 2의 기준화면 블록(BLK)의 픽셀 데이터를 이용해야 하는 경우에, 4개의 라인들을 독출해야 한다. 반면에, 본 발명에 따른 비디오 디코딩 장치(200)의 디코더(250)는 도 3의 인터리브 블록(BLK_INT)의 픽셀 데이터를 이용해야 하는 경우에, 3개의 라인만을 독출하면 된다. 그러므로, 본 발명에 따른 비디오 디코딩 장치(200)는 화면을 디코딩하는 속도를 높일 수 있는 장점이 있다. 또한, 디코딩 과정에서 레이턴시(latency)를 줄일 수 있고, 밴드폭(Band Width)를 줄일 수 있는 장점이 있다.
특히, 도 2의 기준화면 블록(BLK)과 도 3의 인터리브 블록(BLK_INT)이 메모리(300)의 데이터 독출 단위에 따라 정렬되어 있지 않은 경우에, 본 발명에 따른 비디오 디코딩 장치(200)는 일반적인 비디오 장치에 비하여 더욱 빠른 디코딩 속도를 가진다.
예를 들면, 도 2의 기준화면 블록(BLK)과 도 3의 인터리브 블록(BLK_INT)은 각각 8바이트에 정렬되어 있지 않은 블록들이다. 그러므로, 일반적인 비디오 장치는 도 2의 기준화면 블록(BLK)의 픽셀 데이터를 이용해야 하는 경우에, 메모리로부터 64바이트(16바이트 * 4라인)의 픽셀 데이터를 독출한다. 반면에, 본 발명에 따른 비디오 장치(200)는 도 3의 인터리브 블록(BLK_INT)의 픽셀 데이터를 이용해야 하는 경우에, 메모리(300)로부터 48바이트(16바이트 * 3라인)의 픽셀 데이터를 독출한다. 즉, 본 발명에 따른 비디오 장치(200)는 일반적인 비디오 장치에 비하여, 더 적은 숫자의 픽셀 데이터를 독출한다.
본 발명에 따른 비디오 디코딩 방법은 메모리를 포함하는 비디오 디코딩 시스템에서 화면을 디코딩 한다. 본 발명에 따른 비디오 디코딩 방법은 상기 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장하는 단계 및 상기 인터리브 라인들을 수신하여 상기 화면을 디코딩하는 단계를 구비하고, 상기 각각의 인터리브 라인에는 상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다.
상기 각각의 인터리브 라인에는 상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것이 바람직하다.
상기 인터리브 라인들로 저장하는 단계는 상기 하나의 인터리브 라인을 상기 메모리의 하나의 뱅크에 저장할 수 있다.
상기 인터리브 라인들로 저장하는 단계는 상기 화면의 2개의 라인들을 하나의 인터리브 라인으로 저장하고, 상기 하나의 인터리브 라인에는 상기 2개 라인들의 픽셀들이 교대로 저장될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 기준화면 저장 방법은 기준화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 그룹으로 구분하는 단계 및 상기 N 개의 그룹에 속하는 라인들을 N 개의 인터리브 라인들로 저장하는 단계를 구비한다. 상기 각각의 인터리브 라인에는 상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장된다.
상기 각각의 인터리브 라인에는 상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것이 바람직하다.
상기 인터리브 라인들로 저장하는 단계는, 상기 기준화면의 2개의 라인들을 하나의 인터리브 라인으로 저장하고, 상기 하나의 인터리브 라인에는 상기 2개 라인들의 픽셀들이 교대로 저장될 수 있다.
본 발명에 따른 비디오 디코딩 방법 및 기준화면 저장 방법은 앞서 설명된 비디오 디코딩 장치와 기술적 사상이 동일하며, 비디오 디코딩 장치의 동작에 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 비디오 디코딩 방법 및 기준화면 저장 방법에 대해서 이해할 수 있을 것이므로, 그에 대한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법은 화면을 디코딩하는 속도를 높일 수 있는 장점이 있다. 또한, 디코딩 과정에서 레이턴시(latency)를 줄일 수 있고, 밴드폭(Band Width)를 줄일 수 있는 장점이 있다.

Claims (18)

  1. 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장하는 메모리; 및
    상기 인터리브 라인들을 수신하여 상기 화면을 디코딩하는 디코더를 구비하고,
    상기 각각의 인터리브 라인에는,
    상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 장치.
  2. 제1항에 있어서, 상기 각각의 인터리브 라인에는,
    상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 장치.
  3. 제2항에 있어서, 상기 메모리는,
    상기 하나의 인터리브 라인을 하나의 뱅크에 저장하는 것을 특징으로 하는 비디오 디코딩 장치.
  4. 제1항에 있어서,
    상기 메모리는, 2개의 라인들을 하나의 인터리브 라인으로 저장하고,
    상기 하나의 인터리브 라인에는, 상기 2개 라인들의 픽셀들이 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 장치.
  5. 제4항에 있어서, 상기 하나의 인터리브 라인에는,
    상기 2개 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 장치.
  6. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 상기 화면은,
    움직임 보상 방법에서 이용되는 기준 화면인 것을 특징으로 하는 비디오 디코딩 장치.
  7. 제1항에 있어서, 상기 메모리는,
    DRAM(Dynamic Random Access Memory)인 것을 특징으로 하는 비디오 디코딩 장치.
  8. 메모리를 포함하는 비디오 디코딩 시스템에서 화면을 디코딩 하는 비디오 디코딩 방법에 있어서,
    상기 화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 인터리브(interleave) 라인들로 저장하는 단계; 및
    상기 인터리브 라인들을 수신하여 상기 화면을 디코딩하는 단계를 구비하고,
    상기 각각의 인터리브 라인에는,
    상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 방법.
  9. 제8항에 있어서, 상기 각각의 인터리브 라인에는,
    상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 방법.
  10. 제9항에 있어서, 상기 인터리브 라인들로 저장하는 단계는,
    상기 하나의 인터리브 라인을 상기 메모리의 하나의 뱅크에 저장하는 것을 특징으로 하는 비디오 디코딩 방법.
  11. 제8항에 있어서, 상기 인터리브 라인들로 저장하는 단계는,
    상기 화면의 2개의 라인들을 하나의 인터리브 라인으로 저장하고,
    상기 하나의 인터리브 라인에는, 상기 2개 라인들의 픽셀들이 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 방법.
  12. 제11항에 있어서, 상기 하나의 인터리브 라인에는,
    상기 2개 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것을 특징으로 하는 비디오 디코딩 방법.
  13. 제8항 내지 제12항 중 어느 하나의 항에 있어서, 상기 화면은,
    움직임 보상 방법에서 이용되는 기준 화면인 것을 특징으로 하는 비디오 디코딩 방법.
  14. 움직임 보상 방법에서 이용되는 기준화면의 M(M은 자연수) 개의 라인들을 N(N은 M 보다 작은 자연수) 개의 그룹으로 구분하는 단계; 및
    상기 N 개의 그룹에 속하는 라인들을 N 개의 인터리브 라인들로 저장하는 단계를 구비하고,
    상기 각각의 인터리브 라인에는,
    상기 M 개의 라인들 중 일부 라인들의 픽셀들이 교대로 저장되는 것을 특징으로 하는 기준화면 저장 방법.
  15. 제14항에 있어서, 상기 각각의 인터리브 라인에는,
    상기 일부 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것을 특징으로 하는 기준화면 저장 방법.
  16. 제14항에 있어서, 상기 인터리브 라인들로 저장하는 단계는,
    상기 하나의 인터리브 라인을 상기 메모리의 하나의 뱅크에 저장하는 것을 특징으로 하는 기준화면 저장 방법.
  17. 제14항에 있어서, 상기 인터리브 라인들로 저장하는 단계는,
    상기 기준화면의 2개의 라인들을 하나의 인터리브 라인으로 저장하고,
    상기 하나의 인터리브 라인에는, 상기 2개 라인들의 픽셀들이 교대로 저장되는 것을 특징으로 하는 기준화면 저장 방법.
  18. 제17항에 있어서, 상기 하나의 인터리브 라인에는,
    상기 2개 라인들의 픽셀들이 픽셀 단위로 교대로 저장되는 것을 특징으로 하는 기준화면 저장 방법.
KR20060003957A 2006-01-13 2006-01-13 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법 KR100761833B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20060003957A KR100761833B1 (ko) 2006-01-13 2006-01-13 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법
JP2007001507A JP2007189687A (ja) 2006-01-13 2007-01-09 画面のラインをピクセル単位で交互に保存するビデオデコーディング装置、ビデオデコーディング方法及び基準画面の保存方法
CNA2007100003546A CN101001369A (zh) 2006-01-13 2007-01-12 用于对视频解码的方法和设备及存储参考画面的方法
TW96101244A TWI342716B (en) 2006-01-13 2007-01-12 Method and apparatus for decoding video that alternately store lines of picture in pixel units and method of storing reference picture
US11/622,498 US20070183510A1 (en) 2006-01-13 2007-01-12 Method and apparatus for decoding video that alternately store lines of picture in pixel units and method of storing reference picture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060003957A KR100761833B1 (ko) 2006-01-13 2006-01-13 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법

Publications (2)

Publication Number Publication Date
KR20070075560A KR20070075560A (ko) 2007-07-24
KR100761833B1 true KR100761833B1 (ko) 2007-09-28

Family

ID=38334050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060003957A KR100761833B1 (ko) 2006-01-13 2006-01-13 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법

Country Status (5)

Country Link
US (1) US20070183510A1 (ko)
JP (1) JP2007189687A (ko)
KR (1) KR100761833B1 (ko)
CN (1) CN101001369A (ko)
TW (1) TWI342716B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2219311B1 (en) * 2007-12-07 2017-09-27 Fujitsu Limited Relay device
KR101331093B1 (ko) * 2009-12-10 2013-11-20 한국전자통신연구원 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템
KR101664112B1 (ko) 2010-11-16 2016-10-14 삼성전자주식회사 메모리 접근 주소 변환 장치 및 방법
KR102557662B1 (ko) 2017-02-09 2023-07-19 삼성전자주식회사 이미지 처리 장치 및 이를 포함하는 전자 장치
CN112565652B (zh) * 2020-11-25 2023-03-24 紫光展锐(重庆)科技有限公司 一种图像数据存储方法、存储设备及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261688A (ja) * 1996-03-21 1997-10-03 Mitsubishi Electric Corp 画像復号装置
KR20000028963A (ko) * 1998-10-09 2000-05-25 모리시타 요이찌 온-스크린 디스플레이 스크롤 장치
KR20050074011A (ko) * 2004-01-13 2005-07-18 (주)씨앤에스 테크놀로지 메모리 대역폭이 감소된 비디오 디코더 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3803122B2 (ja) * 1995-05-02 2006-08-02 松下電器産業株式会社 画像メモリ装置および動きベクトル検出回路
US5796412A (en) * 1996-09-06 1998-08-18 Samsung Electronics Co., Ltd. Image data storing method and processing apparatus thereof
JPH10191236A (ja) * 1996-12-25 1998-07-21 Nec Corp 画像処理装置及び画像データメモリ配置方法
JP4178562B2 (ja) * 1997-05-22 2008-11-12 ソニー株式会社 動きベクトル検出装置および方法
US6690727B1 (en) * 2000-05-08 2004-02-10 Intel Corporation Image processing
JP3918145B2 (ja) * 2001-05-21 2007-05-23 株式会社ルネサステクノロジ メモリコントローラ
US7190368B2 (en) * 2002-11-27 2007-03-13 Lsi Logic Corporation Method and/or apparatus for video data storage
JP2007158550A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 画像処理装置及び画像処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261688A (ja) * 1996-03-21 1997-10-03 Mitsubishi Electric Corp 画像復号装置
KR20000028963A (ko) * 1998-10-09 2000-05-25 모리시타 요이찌 온-스크린 디스플레이 스크롤 장치
KR20050074011A (ko) * 2004-01-13 2005-07-18 (주)씨앤에스 테크놀로지 메모리 대역폭이 감소된 비디오 디코더 시스템

Also Published As

Publication number Publication date
TWI342716B (en) 2011-05-21
KR20070075560A (ko) 2007-07-24
CN101001369A (zh) 2007-07-18
US20070183510A1 (en) 2007-08-09
TW200810562A (en) 2008-02-16
JP2007189687A (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
US8890881B2 (en) Mapping method and video system for mapping pixel data included in the same pixel group to the same bank of memory
US8625910B2 (en) Compression of image data
KR100761833B1 (ko) 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법
US20070230817A1 (en) Image processing apparatus, image processing method and image processing program
KR20180054797A (ko) 프리-페칭에 의한 효율적 디스플레이 프로세싱
US10026146B2 (en) Image processing device including a progress notifier which outputs a progress signal
US20170372452A1 (en) Image rotation method and apparatus
KR960033131A (ko) 메모리제어장치 및 그것을 사용한 화상디코더
CN107533752A (zh) 用于图形处理的基于表面格式的自适应存储器地址扫描
KR100806435B1 (ko) 데이타를 버퍼로/버퍼로부터 추출하고 로딩하는 장치 및방법
US8718406B2 (en) Method and apparatus for video frame rotation
US20180232148A1 (en) Data processing systems
EP0895166A2 (en) Method and apparatus for interfacing with ram
KR100761834B1 (ko) 화면의 라인들을 복수개의 메모리에 나누어 저장하는비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장방법
US7400683B2 (en) Device with virtual tilized image memory
JP4870563B2 (ja) 携帯装置における画像処理方法及び装置
US7342590B1 (en) Screen compression
CN116700943A (zh) 一种视频播放系统、方法以及电子设备
US20040213467A1 (en) Image processing apparatus
US20060170708A1 (en) Circuits for processing encoded image data using reduced external memory access and methods of operating the same
US20200342566A1 (en) Managing data for transportation
US8036476B2 (en) Image encoding/decoding device and method thereof with data blocks in a determined order
CN101931804A (zh) 无需使用存储器的旋转图像的设备及方法
KR100275427B1 (ko) Ram과의 인터페이스 방법 및 장치
KR100846791B1 (ko) 비디오 데이터 저장 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee