KR100785964B1

KR100785964B1 - 영상 ａｓｉｃ 설계시 효율적인 ｓｄｒａｍ 메모리 관리방법

Info

Publication number: KR100785964B1
Application number: KR1020060058415A
Authority: KR
Inventors: 김영구
Original assignee: 주식회사 대우일렉트로닉스
Priority date: 2006-06-28
Filing date: 2006-06-28
Publication date: 2007-12-14

Abstract

본 발명은 영상 ASIC 설계시 영상 관련 프레임 데이터를 저장하는 SDRAM의 메모리 맵을 효율적으로 구성하여 메모리에 대한 효율을 최대화하고, 메모리 접근 시간을 줄일 수 있도록 하는 SDRAM 메모리 관리방법에 관한 것이다. 즉, 본 발명에서는, 영상 ASIC 설계시 효율적인 SDRAM 메모리 관리 방법에 있어서, SDRAM의 메모리 맵을 휘도신호(Y)와 색차신호(Cb,Cr)의 화소들을 톱/바텀필드로 재배열한 필드단위로 구성하여, 톱/바텀 필드의 어드레스 구조를 통한 용이한 뱅크 액세스를 구현한다. 또한, 각각의 매크로 블록에 대해 SDRAM을 빠르게 열 수 있도록 SDRAM 상 각각의 뱅크를 동시에 열어서 데이터를 읽을 수 있도록 구현함으로써, SDRAM에 대한 접근시간을 줄여 보다 효율적인 관리가 이루어질 수 있도록 하며, RAS를 한번에 꺼내서 읽을 수 있게 되어 RAS의 프리챠지를 위한 시간 손실을 줄일 수 있다.

SDRAM, 영상, ASIC, MAP, RAS, CAS

Description

영상 ＡＳＩＣ 설계시 효율적인 ＳＤＲＡＭ 메모리 관리 방법{METHOD FOR EFFICIENTLY MANAGING SDRAM ON DRAWING IMAGE ASIC}

도 1은 본 발명의 실시 예가 적용되는 AV 멀티미디어 칩의 개략적인 블록 구성도,

도 2는 본 발명의 실시 예에 따른 SDRAM 메모리 맵 구조도,

도 3은 본 발명의 실시 예에 따른 매크로 블록의 SDRAM 상 톱/바텀 필드의 저장 예시도.

<도면의 주요 부호에 대한 간략한 설명>

102 : TS 인터페이스부 104 : TS 스트림 관리부

106 : 주제어부 108 : 비디오 엔진부

110 : SDRAM 제어부 112 : SDRAM

114 : 오디오 제어부 116 : DSP

118 : LCD 제어부

본 발명은 MPEG-2 비디오 인코더 등에 이용되는 SDRAM(Synchronous Dynamic Random Access Memory)에 관한 것으로, 특히 영상 ASIC 설계시 영상 관련 프레임 데이터를 저장하는 SDRAM의 메모리 맵을 효율적으로 구성하여 메모리에 대한 효율을 최대화하고, 메모리 접근 시간을 줄일 수 있도록 하는 SDRAM 메모리 관리방법에 관한 것이다.

최근 들어 반도체 기술의 급격한 발달에 힘입어 신호처리 분야의 각 핵심 프로세서들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC 칩으로 구현되는 추세에 있다.

한편, 이와 같이 단일 ASIC 칩으로 구현되는 영상 ASIC 설계시에는 비디오 인코더에서 처리하는 프레임 데이터량이 방대하여 보통 프레임 데이터를 저장하기 위해서 외부 메모리로서 SDRAM 이나 DDRRAM을 두어 여기에 프레임 데이터를 저장한 후, 필요할 때마다 읽어서 사용하고 있다.

이때, 위와 같이 SDRAM을 외부 메모리로 사용하기 위해서는 예를 들어, 움직임 보상이나, 움직임 예측 등과 같은 영상에 관한 여러 가지 연산이 필요하게 되며, 또한, 비월 주사 방식에 따른 톱(Top)/바텀(Botton)에 따른 효율적인 메모리 접근 방식이 필요하게 되는 등, 메모리의 효율을 최대화하기 위한 보다 효율적인 메모리 맵 구성 및 관리가 지속적으로 요구되어 왔다.

따라서, 본 발명의 목적은 영상 ASIC 설계 시 영상 관련 프레임 데이터를 저 장하는 SDRAM의 메모리 맵을 효율적으로 구성하여 메모리에 대한 효율을 최대화하고, 메모리 접근 시간을 줄일 수 있도록 하는 SDRAM 메모리 관리방법을 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 영상 ASIC 설계 시 효율적인 SDRAM 메모리 관리 방법으로서, (a)상기 SDRAM 상 RAS의 데이터 비트를 할당하여 하나의 비디오 신호 프레임내 휘도신호(Y)와 색차신호(Cb,Cr)의 매크로 블록을 톱/바텀필드로 재배열시키는 단계와, (b)상기 SDRAM을 4개의 뱅크로 구현한 후, 매크로 블록 단위로 비디오 데이터를 리드할 수 있도록 CAS와 뱅크 어드레스로 데이터를 저장시키는 단계와, (c)움직임 보상을 위한 여러 개 매크로 블록의 데이터 리드를 위해 CAS 어드레스만 변경시키면서 각각의 뱅크를 한번에 열어 2개의 매크로 블록씩 데이터 리드를 수행하는 단계와, (d)상기 SDRAM 상 각 뱅크의 지정된 RAS의 매크로 블록 리드 후, 뱅크별 프리챠지를 수행하여 프리챠지 시간을 감소시키는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

도 1은 본 발명의 실시 예가 적용되는 지상파 DMB 수신기의 AV 멀티미디어 칩의 개략적인 블록 구성을 도시한 것이다.

이하 위 도 1을 참조하면, TS 인터페이스부(102)는 지상파 DMB TS 스트림을 수신한다. TS 스트림 관리부(stream manager)(104)는 TS 인터페이스부(102)로부터 수신된 DMB TS 스트림을 비디오/오디오 부가정보 스트림으로 분리하여 주제어부로 인가시킨다. 이때 위 TS 스트림은 188바이트의 패킷 시퀀스로 각 TS 패킷은 PID로 구분되며, 8비트의 병렬 데이터로 입력된다. 수신된 TS 스트림에는 PSI, 비디오, 오디오 데이터 스트림이 멀티플렉싱(multiplexing)되어 있는데, 위 TS 스트림 관리부(104)에서 각각의 데이터 스트림으로 분리되는 것이다.

H.264 비디오 디코더 엔진부(108)는 각각의 DMB용 비디오 규격에 준하여 설계되어 비디오 ES를 디코딩한다. 각 블록은 MB(Macro Block) 단위를 기본으로 하며, 비디오 프레임의 최대 크기인 CIF를 처리할 수 있도록 구현된다. 이때 시스템 디코더에서 파싱(parsing)된 멀티미디어 스트림은 SDRAM 제어부(110)를 통해 SDRAM(112)으로 저장된다.

주제어부(main processor)(106)는 DMB 수신기 전체 시스템 제어를 위한 프로세서 코어를 내장하고 있으며, 오디오 신호처리를 위해 전용 디지털 신호 처리 코어와 하드웨어로 구현된 비디오 디코더를 탑재하여 TS 스트림 관리부(104)로 분리되는 각 스트림을 비디오, 오디오, 데이터 신호로 디코딩한다.

BSAC 오디오 디코더를 내장한 DSP(116)는 오디오 제어부(audio controller)(114)에서 SDRAM(112)에 저장되어 있는 오디오 ES 스트림을 요청하여 오디오 디코딩 처리한 후, 디코딩된 오디오 데이터를 DAC(122)를 통해 스피커로 출력시킨다. 이때, 시스템 디멀티플렉싱에서 분리된 오디오 ES 스트림은 SDRAM(112)에 저장되는데, 오디오 제어부(114)는 DSP(116)의 요청에 따라 매 오디오 프레임마다 SDRAM(112)에서 액세스 단위(access unit)로 오디오 스트림을 불러와 DSP(116) 로 전달한다. LCD 제어부(118)는 비디오 디코더 엔진부(108)로부터 디코딩된 비디오 신호를 표시장치인 LCD 모니터(120)에 표시시킨다.

한편, 위 AV 멀티미디어 칩의 외부에는 항상 버퍼 기능을 하는 메모리인 SDRAM(112)이 구비되는데, 이 SDRAM(112)의 역할은 각각의 영상 신호 및 음성신호를 버퍼링 해주는 기능을 비롯하여, TS 패킷을 일시적으로 버퍼링 해주는 기능을 수행한다.

위와 같은 SDRAM(112)은 만일 설계자가 너무 큰 SDRAM을 사용하는 경우 그 만큼의 원가 상승에 대한 부담이 작용할 것이며, 너무 작은 SDRAM을 사용하는 경우 그 만큼 버퍼링(buffering) 할 수 있는 영역이 작아져 데이터의 손실을 가져올 수 있다.

따라서, AV 멀티미디어 설계자는 위와 같은 SDRAM에 대한 용량을 결정하고, 그에 따른 맵(MAP)을 정해서 효율적인 메모리 관리가 되도록 해야하는데, 본 발명에서는 위 SDRAM(112)에 대한 메모리 접근 시간을 줄일 수 있는 메모리 맵(MAP) 제안을 통해 효율을 최대화하고자 하는 것이다.

도 2는 본 발명의 실시 예에 따라 위와 같은 AV 멀티미디어 칩 상에서 SDRAM(112)에 대한 메모리 접근 시간을 줄여 효율을 최대화 할 수 있도록 구현된 SDRAM 메모리 맵(MAP)을 도시한 것이다.

이하, 위 도 2를 참조하여 본 발명에 따른 SDRAM의 메모리 MAP 방법을 상세히 설명하기로 한다.

SDRAM(112)은 통상 4개의 뱅크(bank)를 가지고 있으며, 그에 따른 RAS(Raw Address Strobe)와 CAS(Column Address Strobe)의 어드레스(address)로 구분된다. 보통 RAS의 어드레스(address)를 모두 읽은 다음에는 전하량을 충전시키기 위한 프리차지(precharge)가 되도록 되어 있는데, 본 발명에서는 효율적인 SDRAM 메모리 맵 구조를 통해 프리챠지(precharge)에 대한 시간을 최소화되도록 한다.

또한, 움직임 보상/예측(motion compensation/prediction)은 매크로 블록(macro block) 단위로 계산되기 때문에 매크로 블록의 계산이 빠르게 메모리에 액세스되도록 하고, 이에 따른 시간도 작도록 한다. 또한, 톱/바텀에 대한 구분을 통해 최소한의 비트수의 변경으로 빠른 액세스가 가능하도록 하여 전력 소모에 이득이 있도록 한다.

이를 위해 본 발명에서는 위 도 2에서 보여지는 바와 같이, SDRAM의 메모리 맵을 휘도신호(Y)와 색차신호(Cb,Cr)의 화소들을 톱필드/바텀필드로 재배열하여 필드단위로 구성한다. 위에서 SDRAM의 어드레스 구조는 SDRAM=[BANK][RAS][CAS]로 나타내며, 본 발명의 예에서는 32Mbyte SDRAM을 가정하였으며, SDRAM이 32Mbyte이므로 모두의 주소를 나타내기 위해서는 22비트(bit)가 필요하게 된다. 즉, Bank=2bit, RAS=12bit, CAS=12bit로 구성된다.

또한, 위 SDRAM 메모리 맵에서 휘도신호(Y)와 색차신호(Cb, Cr) 4 : 1 : 1 포맷에서 휘도 신호(Y)가 4개인 경우 색차신호(Cb/Cr)은 각각 1나 이므로 휘도 신호(Y)의 크기의 반으로 설정한다.

이때, 매크로 블록의 SDRAM 상 톱/바텀 필드(top/bottom field)의 저장 예시도인 도 3에서와 같이, 가로의 열은 RAS[3:0]으로 하여 4비트로 어드레싱 해주며, 세로 열은 RAS[11:4]로 어드레싱 해준다.

예를 들어, CA[3:0]은 4비트의 크기가 되어 0∼F까지의 번지로 할당되며, 통상 16×16 화소(pixel)의 매크로 블록으로 움직임 보상 및 예측을 하므로, CA[7:4]만 변경하면서 뱅크(bank)를 한번에 열어 2개의 블록씩 읽어가게 되는 것이다.

위와 같은 도 3에서와 같은 구조에서 보면, 동시에 신호를 저장한 것에 대해 빠르게 로딩(loading)할 수 있는 특성을 지닐 수 있도록 SDRAM 맵을 형성하였으며, 각각의 매크로 블록에 대해 SDRAM(112)을 빠르게 열 수 있도록 각각의 뱅크를 동시에 열어서 전송할 수 있도록 맵을 구현하였다.

상기한 바와 같이, 본 발명에서는, 영상 ASIC 설계시 효율적인 SDRAM 메모리 관리 방법에 있어서, SDRAM의 메모리 맵을 휘도신호(Y)와 색차신호(Cb,Cr)의 화소들을 톱/바텀필드로 재배열한 필드단위로 구성하여, 톱/바텀 필드의 어드레스 구조를 통한 용이한 뱅크 액세스를 구현한다. 또한, 각각의 매크로 블록에 대해 SDRAM을 빠르게 열 수 있도록 SDRAM 상 각각의 뱅크를 동시에 열어서 데이터를 읽을 수 있도록 구현함으로써, SDRAM에 대한 접근시간을 줄여 보다 효율적인 관리가 이루어질 수 있도록 하며, RAS를 한번에 꺼내서 읽을 수 있게 되어 RAS의 프리챠지를 위한 시간 손실을 줄일 수 있다.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

이상에서 설명한 바와 같이, 본 발명에서는, 영상 ASIC 설계시 효율적인 SDRAM 메모리 관리 방법에 있어서, SDRAM의 메모리 맵을 휘도신호(Y)와 색차신호(Cb,Cr)의 화소들을 톱/바텀 필드로 재배열한 필드단위로 구성하여, 톱/바텀 필드의 어드레스 구조를 통한 용이한 뱅크 액세스를 구현하는 이점이 있다. 또한, 각각의 매크로 블록에 대해 SDRAM을 빠르게 열 수 있도록 SDRAM 상 각각의 뱅크를 동시에 열어서 데이터를 읽을 수 있도록 구현함으로써, SDRAM에 대한 접근시간을 줄여 보다 효율적인 관리가 이루어질 수 있도록 하며, RAS를 한번에 꺼내서 읽을 수 있게 되어 RAS의 프리챠지를 위한 시간 손실을 줄일 수 있는 이점이 있다.

Claims

영상 ASIC 설계시 효율적인 SDRAM 메모리 관리 방법으로서,

(a)상기 SDRAM 상 RAS의 데이터 비트를 할당하여 하나의 비디오 신호 프레임내 휘도신호(Y)와 색차신호(CbCr)의 매크로 블록을 톱/바텀필드로 재배열시키는 단계와,

(b)상기 SDRAM을 4개의 뱅크로 구현한 후, 매크로 블록 단위로 비디오 데이터를 리드할 수 있도록 CAS와 뱅크 어드레스로 데이터를 저장시키는 단계와,

(c)움직임 보상을 위한 여러 개 매크로 블록의 데이터 리드를 위해 CAS 어드레스만 변경시키면서 각각의 뱅크를 한번에 열어 2개의 매크로 블록씩 데이터 리드를 수행하는 단계와,

(d)상기 SDRAM 상 각 뱅크의 지정된 RAS의 매크로 블록 리드 후, 뱅크별프리챠지를 수행하여 프리챠지 시간을 감소시키는 단계

를 포함하는 영상 ASIC 설계시 SDRAM 메모리 관리 방법.
제1항에 있어서,

상기 (a)단계에서, 상기 각 톱/바텀 필드상 가로 열은 RAS[3:0]으로 어드레싱하며, 세로 열은 RAS[11:4]로 어드레싱하는 것을 특징으로 하는 영상 ASIC 설계시 효율적인 SDRAM 메모리 관리 방법.
제1항에 있어서,

상기 SDRAM이 32 비트인 경우, 상기 뱅크 어드레스는 2비트, RAS는 12비트, CAS는 10비트로 설정되는 것을 특징으로 하는 영상 ASIC 설계시 효율적인 SDRAM 메모리 관리 방법.