KR960033131A - 메모리제어장치 및 그것을 사용한 화상디코더 - Google Patents

메모리제어장치 및 그것을 사용한 화상디코더 Download PDF

Info

Publication number
KR960033131A
KR960033131A KR1019960004071A KR19960004071A KR960033131A KR 960033131 A KR960033131 A KR 960033131A KR 1019960004071 A KR1019960004071 A KR 1019960004071A KR 19960004071 A KR19960004071 A KR 19960004071A KR 960033131 A KR960033131 A KR 960033131A
Authority
KR
South Korea
Prior art keywords
data
image
memory
area
encoded
Prior art date
Application number
KR1019960004071A
Other languages
English (en)
Other versions
KR100201981B1 (ko
Inventor
마스오 오꾸
유끼또시 쯔보이
히로시 군지
요시노부 이가라시
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960033131A publication Critical patent/KR960033131A/ko
Application granted granted Critical
Publication of KR100201981B1 publication Critical patent/KR100201981B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Color Television Systems (AREA)

Abstract

고능률 부호화수단에 의해 비월 화상의 화상데이터를 압축하고 부호화해서 얻어진 부호화 화상데이터를 복호하는 화상디코더에 관한 것으로써, OSD데이터용 메모리영역과 1,835,008비트 이상의 보호화데이터 버퍼영역이 마련되어 다른 사이즈를 갖는 화상의 부호화데이터의 접속부에서도 부호화데이터의 복호동작이 연속해서 실행되는 16Mbit의 메모리를 갖도록 하기 위해 부호화화상의 사이즈에 따른 개수에 대응하는 여러개의 화상데이터 메모리레이어를 포함하고, 화상데이터 메모리레이어는 각각이 적어도 1프레임의 용량을 갖는 2개의 참조 화상 데이터메모리영역, 프레임구조 데이터를 필드구조 데이터를 변형하는 적어도 표시데이터 메모리영역, 부호화데이터를 일시적으로 저장하는 부화화데이터 버퍼영역 및 복호된 화상에 오버레이되는 OSD (on-scrren-data)를 저장하는 OSD데이터영역을 각각이 표함하는 다른 메모리영역 패턴을 갖는 메모리수단 및 부호화화상의 사이즈에 따라 메모리수단의 상기 화상데이터 메모리레이어 중의 하나를 자동적으로 선택해서, 부호화화상의 사이즈가 작은 경우에는 표시데이타영역의 용량이 적어도 1프레임이고, 부호화화상의 사이즈가 큰 경우에는 표시데이터영역의 용량이 1프레임 보다 작은 값이 되게 하는 제어수단을 마련한다.
이것에 의해. PAL방식의 큰 화상을 저장하기에 충분한 부호화데이터용 큰 버퍼영역과 OSD용 데이터영역을 16비트의 용량 내로 마련할 수 있다.

Description

메모리제어장치 및 그것을 사용한 화상디코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 화상디코더의 1실시예를 나타낸 도면.

Claims (9)

  1. 인터레이스된 화상을 프레임간 부호화하는 것에 의해 얻어진 부호화데이타를 복호하는 화상복호장치에 사용되는 메모리제어장치에 있어서, 부호화화상의 사이즈에 따른 개수에 대응하는 여러개의 화상데이터 메모리레이어를 포함하고, 상기 화상데이터 메모리레이어는 각각이 적어도 1프레임의 용량을 갖는 2개의 참조화상데이터메모리영역, 프레임구조 데이터를 필드구조 데이터로 변형하는 적어도 표시데이터 메모리영역, 부호화데이터를 일시적으로 저장하는 부호화데이터 버퍼영역 및 복호된 화상에 오버레이되는 OSD(on-screen-data)를 저장하는 OSD데이타영역을 각각이 포함하는 다른 메모리영역 패턴을 갖는 메모리수단 및 부호화화상의 사이즈에 따라 상기 메모리수단의 상기 화상데이터 메모리레이어 중의 하나를 자동적으로 선택해서, 부호화화상의 사이즈가 작은 경우에는 상기 표시데이터영역의 용량이 적어도 1프레임이고, 부호화화상의 사이즈가 큰 경우에는 상기 표시데이터영역의 용량이 1프레임 보다 작은 값이 되게 하는 제어수단을 포함하는 메모리제어장치.
  2. 제1항에 있어서, 상기 여러개의 화상데이터 메모리레이어의 상기 부호화데이터 버퍼영역은 상기 각각의 화상데이터 메모리레이어와 동일한 어드레스 공간에 배치되는 메모리제어장치.
  3. 제1항에 있어서, 최대의 화상사이즈에 대응하는 상기 화상데이터 메모리레이어의 상기 OSD데이터영역의 어드레스 공간은 작은 화상사이즈에 대응하는 상기 화상데이터 메모리레이어의 상기 OSD데이터 영역의 어드레스공간을 완전히 포함하고, 부호화화상 사이즈에 거의 비례하는 메모리제어장치.
  4. 제1항에 있어서, 큰 화상사이즈에 대응하는 상기 화상데이터 메모리레이어의 상기 표시데이타영역은 1프레임의 2(N＋1)/4N의 용량을 갖고, 2(N＋1) 메모리 세그먼트 (여기에서, N은 정수)로 분할되며, 화상데이터는 1/4N 프레임에 대응하는 화상데이터 단위로 상기 메모리 세그먼트에 있어서 라이트 및 리드되는 메모리제어장치.
  5. 인터레이스된 화상을 프레임간 부호화하는 것에 의해 얻어진 부호화 화상데이터를 복호하는 화상디코더에 있어서, 부호화화상의 사이즈에 따른 개수에 대응하는 여러개의 화상데이터 메모리레이어를 포함하고, 상기 화상데이터 메모리레이어는 각각이 적어도 1프레임의 용량을 갖는 2개의 참조화상 데이터메모리영역, 프레임 구조 데이터를 필드구조 데이터를 변형하는 적어도 표시데이터 메모리영역, 부호화데이터를 일시적으로 저장하는 부호화데이터 버퍼영역 및 복호된 화상에 오버레이되는 OSD (on-screen-data)를 저장하는 OSD데이타영역을 각각이 포함하는 다른 메모리영역 패턴을 갖는 메모리수단, 부호화화상 데이터의 사이즈에 따라 상기 메모리수단의 상기 화상데이터 메모리레이어 중의 하나를 선택해서, 부호화화상의 사이즈가 작은 경우에는 상기 표시데이터영역의 용량이 적어도 1프레임이고, 부호화화상의 사이즈가 큰 경우에는 상기 표시데이터영역의 용략이 1프레임 보다 작게 하는 수단, 상기 메모리수단의 상기 부호화데이터 버퍼영역에 부호화 화상을 라이트하는 수단, 프레임기간당 1화상의 레이트로 선입선출의 방식에 따라 상기 부호화데이터 버퍼영역에 부호화데이터를 리드하는 수단, 상기 부호화 버퍼영역에서 리드된 부호화데이터를 복호화는 수단, 상기 화상데이터 메모리레이어의 상기 표시데이터 메모리영역에 복호돤 데이터를 라이트하는 수단 및 상기 화상데이터 메모리레이어의 상기 표시데이터 메모리영역에서 복호된 데이터를 리드하는 수단을 포함하는 화상디코더.
  6. 제5항에 있어서, 상기 여러개의 화상데이터 메모리레이어의 상기 부호화데이터 버퍼영역은 상기 각각의 화상데이터 메모리레이어의 동일한 어드레스공간에 배치되는 화상디코더.
  7. 제5항에 있어서, 최대의 화상 사이즈에 대응하는 상기 화상데이터 메모리레이어의 상기 OSD데이터영역의 어드레스 공간은 작은 화상 사이즈에 대응하은 상기 화상데이터 메모리레이어의 상기 OSD데이터영역의 어드레스공간을 완전히 포함하고, 부호화화상 사이즈에 거의 비례하는 메모리제어장치.
  8. 제5항에 있어서, 큰 화상 사이즈에 대응하는 상기 화상데이터 메모리레이어의 상기 표시데이터영역은 1프레임의 2(N＋1)/4N의 용량을 갖고, 2(N＋1) 메모리 세그먼트 (여기에서, N은 정수)로 분할되며, 화상데이타는 1/4N 프레임에 대응하는 화상데이터 단위로 상기 메모리 세그먼트에 있어서 라이트 및 리드되는 화상디코더.
  9. 제5항에 있어서, 상기 복호된 데이터 라이트수단은 상기 표시데이터 리드수단에서 공급된 리드메모리 세그먼트정보에 따라 라이트 세그먼트를 결정하고, 상기 표시데이터 리드수단은 상기 복호된 데이터 라이트수단에서 공급된 세그먼트 라이트정보에 따라 리드 세그먼트를 결정하는 세그먼트 시퀀스 제어수단을 포함하는 화상디코더.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004071A 1995-02-23 1996-02-21 메모리제어장치 및 그것을 사용한 화상디코더 KR100201981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-034910 1995-02-23
JP3491095A JP3694912B2 (ja) 1995-02-23 1995-02-23 メモリ制御方法及び画像復号装置

Publications (2)

Publication Number Publication Date
KR960033131A true KR960033131A (ko) 1996-09-17
KR100201981B1 KR100201981B1 (ko) 1999-06-15

Family

ID=12427367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004071A KR100201981B1 (ko) 1995-02-23 1996-02-21 메모리제어장치 및 그것을 사용한 화상디코더

Country Status (6)

Country Link
US (1) US5729303A (ko)
EP (1) EP0729276B1 (ko)
JP (1) JP3694912B2 (ko)
KR (1) KR100201981B1 (ko)
DE (1) DE69627920T2 (ko)
TW (1) TW289894B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08289302A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 画像復号化装置
US5907372A (en) * 1996-06-28 1999-05-25 Hitachi, Ltd. Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format
US6256348B1 (en) * 1996-08-30 2001-07-03 Texas Instruments Incorporated Reduced memory MPEG video decoder circuits and methods
JPH10143131A (ja) * 1996-11-06 1998-05-29 Toshiba Corp 復号画像表示装置とその表示メモリ制御方法
CN101005624B (zh) * 1997-02-13 2011-11-16 三菱电机株式会社 动态图象译码装置和方法
US6128340A (en) * 1997-03-14 2000-10-03 Sony Corporation Decoder system with 2.53 frame display buffer
FR2764156B1 (fr) * 1997-05-27 1999-11-05 Thomson Broadcast Systems Dispositif de pretraitement pour codage mpeg ii
US6215822B1 (en) * 1997-12-30 2001-04-10 Sony Corporation Motion compensated digital video decoding and buffer memory addressing therefor
EP1558027B1 (en) 1997-09-26 2011-07-20 Panasonic Corporation Television signal processor
DE59901762D1 (de) * 1998-09-23 2002-07-18 Micronas Munich Gmbh Verfahren und schaltungsanordnung zur bild-in-bild-einblendung
KR20000060997A (ko) * 1999-03-22 2000-10-16 구자홍 프레임 메모리 구조와 이를 이용한 프레임 메모리 할당 방법
US6658056B1 (en) 1999-03-30 2003-12-02 Sony Corporation Digital video decoding, buffering and frame-rate converting method and apparatus
KR20020029290A (ko) * 2000-10-20 2002-04-18 황영복 자연 연소식 왕겨 보일러
US6658546B2 (en) 2001-02-23 2003-12-02 International Business Machines Corporation Storing frame modification information in a bank in memory
KR100959969B1 (ko) * 2002-07-11 2010-05-27 파나소닉 주식회사 화상 부호화 방법 및 화상 복호화 방법
US7864865B2 (en) * 2003-08-14 2011-01-04 Broadcom Corporation Line address computer for calculating the line addresses of decoded video data
WO2005088982A1 (en) * 2004-03-03 2005-09-22 Koninklijke Philips Electronics N.V. Video processing circuit and method of video processing
US7505073B2 (en) * 2004-11-17 2009-03-17 Seiko Epson Corporation Apparatus and method for displaying a video on a portion of a display without requiring a display buffer
US10283091B2 (en) * 2014-10-13 2019-05-07 Microsoft Technology Licensing, Llc Buffer optimization
US10599656B1 (en) * 2016-03-04 2020-03-24 Twitter, Inc. Indexing and data storage for realtime and contemporaneous content suggestions
CN114051142B (zh) * 2022-01-13 2022-04-29 深圳市麦谷科技有限公司 硬件多路编码防抖方法、装置、智能终端及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968040A (ja) * 1982-10-11 1984-04-17 Fujitsu Ltd カード様式変更処理方法
JP2796329B2 (ja) * 1989-02-08 1998-09-10 株式会社日立製作所 表示メモリとそれを備えた画像処理装置
KR940008811B1 (ko) * 1991-10-17 1994-09-26 삼성전자 주식회사 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법
FR2703535A1 (fr) * 1993-03-31 1994-10-07 Philips Electronique Lab Procédé et dispositif pour décoder des images comprimées.
US5386233A (en) * 1993-05-13 1995-01-31 Intel Corporation Method for efficient memory use
DE69420116T2 (de) * 1993-06-28 2000-02-10 Sony Corp Einrichtung zum dekodieren eines sich zeitlich ändernden bildes
FR2707118B1 (fr) * 1993-06-30 1995-10-06 Sgs Thomson Microelectronics Système à processeur, notamment de traitement d'image, comprenant un bus mémoire de taille variable.
US5623314A (en) * 1994-05-18 1997-04-22 Zoran Microelectronics Ltd. MPEG decoder memory data storage and transfer
US5646693A (en) * 1994-11-04 1997-07-08 Cismas; Sorin Memory utilization for video decoding and display with 3:2 pull-down

Also Published As

Publication number Publication date
DE69627920D1 (de) 2003-06-12
TW289894B (ko) 1996-11-01
EP0729276B1 (en) 2003-05-07
JP3694912B2 (ja) 2005-09-14
KR100201981B1 (ko) 1999-06-15
EP0729276A2 (en) 1996-08-28
JPH08237664A (ja) 1996-09-13
DE69627920T2 (de) 2004-05-13
US5729303A (en) 1998-03-17
EP0729276A3 (en) 1999-04-14

Similar Documents

Publication Publication Date Title
KR960033131A (ko) 메모리제어장치 및 그것을 사용한 화상디코더
US5812119A (en) Image processing system and method for formatting compressed image data
NO20004081D0 (no) Behandling av digitale billeddata i en dekoder
EP0765082A3 (en) Subtitle signal encoding/decoding
MY118839A (en) Signal reproducing apparatus and signal reproducing method
KR910005189A (ko) 화상의 움직임검출회로
KR960009754A (ko) 운동 벡터 검출 회로
US5532752A (en) Character image encoding/decoding system
JPH0746628A (ja) 画像信号符号化装置及び画像信号復号化装置
KR960040016A (ko) 화상 복호화 장치
JP3961654B2 (ja) 画像データ復号化装置及び画像データ復号化方法
JPH01303988A (ja) 連続画像符号化方法および復号方法ならびに符号化装置および復号装置
KR970068640A (ko) 디지탈화상복호장치(digital image decoding apparatus)
US5940017A (en) Apparatus for decoding variable length coded data
US20040213467A1 (en) Image processing apparatus
JP3981651B2 (ja) 画像処理装置
KR970705299A (ko) 텔레텍스트 처리기를 갖는 비디오 신호 처리 장치(video signal processing apparatus with a teletext processor)
JP3405079B2 (ja) メモリ割り付け方法
JPH05191801A (ja) 動画像復号化装置のフレームメモリ制御方式
JP4374286B2 (ja) 画像合成装置
JP2746724B2 (ja) 表示画像の信号処理装置
JP2001119693A5 (ko)
JPH06225263A (ja) 静止画再生装置
KR20010084367A (ko) 엠펙 비트 스트림의 디스플레이방법
JPH0214166A (ja) 像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030310

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee