JPH06215120A - 動態化された映像シーケンスを実時間で取り込み再生するシステム - Google Patents
動態化された映像シーケンスを実時間で取り込み再生するシステムInfo
- Publication number
- JPH06215120A JPH06215120A JP5267243A JP26724393A JPH06215120A JP H06215120 A JPH06215120 A JP H06215120A JP 5267243 A JP5267243 A JP 5267243A JP 26724393 A JP26724393 A JP 26724393A JP H06215120 A JPH06215120 A JP H06215120A
- Authority
- JP
- Japan
- Prior art keywords
- memory block
- memory
- data
- stage
- image sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Signal Processing For Recording (AREA)
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
- Closed-Circuit Television Systems (AREA)
- Image Input (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 動画シーケンスを実時間で取り込み再生する
システムであって、イメージシーケンスに対応するデー
タを取り込むデータ取り込みステージ（２）と、画面
（Ｅ）上にグラフィックで前記シーケンスデータを再生
する再生ステージ（３）とを具備し、かつ、少なくとも
二つの画面制御装置ＣＲＴＣ１，２又は画像制御装置に
夫々連動する少なくとも二つの内蔵メモリブロックＭ
１，Ｍ２を具備し、交互にデータ取り込みステージと再
生ステージに割り当てる。 【効果】 該システムは、実質的に画面全体に亙って高
品質の動画を再生することができる。さらに標準的な画
像メモリを用い、特別なハードウエアもいらないので、
小容量の画像メモリ、特に高価格のメモリを使わなくて
済む。
システムであって、イメージシーケンスに対応するデー
タを取り込むデータ取り込みステージ（２）と、画面
（Ｅ）上にグラフィックで前記シーケンスデータを再生
する再生ステージ（３）とを具備し、かつ、少なくとも
二つの画面制御装置ＣＲＴＣ１，２又は画像制御装置に
夫々連動する少なくとも二つの内蔵メモリブロックＭ
１，Ｍ２を具備し、交互にデータ取り込みステージと再
生ステージに割り当てる。 【効果】 該システムは、実質的に画面全体に亙って高
品質の動画を再生することができる。さらに標準的な画
像メモリを用い、特別なハードウエアもいらないので、
小容量の画像メモリ、特に高価格のメモリを使わなくて
済む。
Description
【０００１】
【産業上の利用分野】本発明は、動態化された画像シー
ケンスを実時間で取り込み再生するシステムに関する。
該システムは、メモリブロックによって構成される少な
くとも一つのデータ取り込みステージ（ｓｔａｇｅ）
と、少なくとも一つの画像シーケンスに対応するメモリ
ブロック内でデジタルデータの読み出し及び書き込みを
行う中央処理装置によって駆動する画面制御装置又は画
像制御装置によって形成される読み出し／書き込みステ
ージと、データ再生ステージとを具備するタイプのシス
テムである。
ケンスを実時間で取り込み再生するシステムに関する。
該システムは、メモリブロックによって構成される少な
くとも一つのデータ取り込みステージ（ｓｔａｇｅ）
と、少なくとも一つの画像シーケンスに対応するメモリ
ブロック内でデジタルデータの読み出し及び書き込みを
行う中央処理装置によって駆動する画面制御装置又は画
像制御装置によって形成される読み出し／書き込みステ
ージと、データ再生ステージとを具備するタイプのシス
テムである。
【０００２】
【従来の技術及びその問題点】一般的に上記のようなシ
ステムは、特に、多量の高品質画像を実時間で取り込
み、局所にこれを記憶し、再生することができる。そし
て、以下の内容が理解されている。
ステムは、特に、多量の高品質画像を実時間で取り込
み、局所にこれを記憶し、再生することができる。そし
て、以下の内容が理解されている。
【０００３】即ち、画像は一群の画像点、又は“画素”
によって構成され、各画素は１６から３２ビットでコー
ド化されている。
によって構成され、各画素は１６から３２ビットでコー
ド化されている。
【０００４】“実時間”という用語は、電子画像の波長
領域において、１秒間に２５回又は３０回、完全に画像
を交換することができることを表す場合に用いられる用
語である。
領域において、１秒間に２５回又は３０回、完全に画像
を交換することができることを表す場合に用いられる用
語である。
【０００５】これを可能にするには、前記システムに多
量のメモリを設け、この種のデータを保存するのに必要
な容量を備える必要がある。
量のメモリを設け、この種のデータを保存するのに必要
な容量を備える必要がある。
【０００６】上述したタイプの取り込み及び再生システ
ムにおいて、データ取り込みステージの画面制御装置に
よって形成される読み出し／書き込み装置は、中央処理
装置が発信するマクロコマンドを感知し、特に、読み出
し、書き込み、更新動作を行うことによって、メモリブ
ロック内のデータを処理する。同時に再生ステージもま
た、該メモリブロックにアクセスして、少なくとも一つ
の画像シーケンスに対応するデジタルデータをそこから
読み出し、その後該シーケンスをアナログで画面上で再
生しなければない。
ムにおいて、データ取り込みステージの画面制御装置に
よって形成される読み出し／書き込み装置は、中央処理
装置が発信するマクロコマンドを感知し、特に、読み出
し、書き込み、更新動作を行うことによって、メモリブ
ロック内のデータを処理する。同時に再生ステージもま
た、該メモリブロックにアクセスして、少なくとも一つ
の画像シーケンスに対応するデジタルデータをそこから
読み出し、その後該シーケンスをアナログで画面上で再
生しなければない。
【０００７】したがって、取り込み及び再生ステージの
双方ともが実際上同時には不可能であっても、メモリブ
ロックにアクセスできなければならない。メモリブロッ
クにアクセスすることによって生ずるこの問題に対処し
ようと、様々な解決法が提案されてきたが、現在の記憶
装置技術では、同時アクセスを実現することは不可能で
ある。
双方ともが実際上同時には不可能であっても、メモリブ
ロックにアクセスできなければならない。メモリブロッ
クにアクセスすることによって生ずるこの問題に対処し
ようと、様々な解決法が提案されてきたが、現在の記憶
装置技術では、同時アクセスを実現することは不可能で
ある。
【０００８】第１の解決方法として提案されたもので
は、システムにシーケンサータイプの仲裁装置（ａｒｂ
ｉｔｒａｔｉｏｎ ｄｅｖｉｃｅ）を設ける。この仲裁
装置は、メモリブロックのパスバンド（ｐａｓｓｂａｎ
ｄ）の一部（即ち、一単位時間あたりに読み出し又は書
き込みができるビットの総数）を、取り込みステージの
画面制御装置が行う読み出し、書き込み、及び更新動作
の為に割り当て、パスバンドの残りの部分を再生ステー
ジ用に割り当てて、画像シーケンスを読み出しし、これ
を画面に表示することができるというものである。
は、システムにシーケンサータイプの仲裁装置（ａｒｂ
ｉｔｒａｔｉｏｎ ｄｅｖｉｃｅ）を設ける。この仲裁
装置は、メモリブロックのパスバンド（ｐａｓｓｂａｎ
ｄ）の一部（即ち、一単位時間あたりに読み出し又は書
き込みができるビットの総数）を、取り込みステージの
画面制御装置が行う読み出し、書き込み、及び更新動作
の為に割り当て、パスバンドの残りの部分を再生ステー
ジ用に割り当てて、画像シーケンスを読み出しし、これ
を画面に表示することができるというものである。
【０００９】最近提案された第２の方法では、メモリブ
ロックと再生ステージ間のインターフェースとして機能
するシフトレジスタを具備することを特徴とするダイナ
ミック映像ＲＡＭをメモリブロックとして使用する。言
い換えれば、メモリブロックと再生ステージとの間で交
換される全ての情報が前記レジスタを通過する。このよ
うなシステムでは、シフトレジスタの負荷及び／又は無
負荷状態が、画面のライン走査のフライバック時に発生
する。したがってメモリブロックのパスバンドのより多
くの部分が、画面制御装置によって前記メモリブロック
内のデータの管理に割り当てられることになる。
ロックと再生ステージ間のインターフェースとして機能
するシフトレジスタを具備することを特徴とするダイナ
ミック映像ＲＡＭをメモリブロックとして使用する。言
い換えれば、メモリブロックと再生ステージとの間で交
換される全ての情報が前記レジスタを通過する。このよ
うなシステムでは、シフトレジスタの負荷及び／又は無
負荷状態が、画面のライン走査のフライバック時に発生
する。したがってメモリブロックのパスバンドのより多
くの部分が、画面制御装置によって前記メモリブロック
内のデータの管理に割り当てられることになる。
【００１０】よって上記解決方法のいずれもが、メモリ
ブロック内のデータを管理する為のアクセスと、該メモ
リブロック内に記憶されているデータをグラフィカルに
再生する為のアクセスとを相互に交換させることによ
り、メモリブロックへの二重アクセスの問題を解決す
る。
ブロック内のデータを管理する為のアクセスと、該メモ
リブロック内に記憶されているデータをグラフィカルに
再生する為のアクセスとを相互に交換させることによ
り、メモリブロックへの二重アクセスの問題を解決す
る。
【００１１】しかしこのような解決方法では、画面上の
表示機能が制限されたシステムしか実現できない。言い
換えれば、画像を画面上で動態化する機能が制限される
ことになる。このようなシステムでは、メモリブロック
に既に記憶され、又は、記憶されるべきデータを、読み
出しモード又は書き込みモードでアクセスするには比較
的時間を要し、その結果、新規画像のシーケンスに関す
るデータをメモリブロックに記憶する為の動作頻度が低
減し、画面上で画像点が表示される頻度（”画素”頻
度）よりも少なくなってしまう。実際、このようなシス
テムは、１秒あたり約３，０００，０００から４，００
０，０００個の画素で動作するので、実時間再生の可能
性が大きく減退してしまう。
表示機能が制限されたシステムしか実現できない。言い
換えれば、画像を画面上で動態化する機能が制限される
ことになる。このようなシステムでは、メモリブロック
に既に記憶され、又は、記憶されるべきデータを、読み
出しモード又は書き込みモードでアクセスするには比較
的時間を要し、その結果、新規画像のシーケンスに関す
るデータをメモリブロックに記憶する為の動作頻度が低
減し、画面上で画像点が表示される頻度（”画素”頻
度）よりも少なくなってしまう。実際、このようなシス
テムは、１秒あたり約３，０００，０００から４，００
０，０００個の画素で動作するので、実時間再生の可能
性が大きく減退してしまう。
【００１２】また映像ＲＡＭ技術は、大量生産できる標
準的なダイナミックメモリと比べて今なお高価な技術で
ある。
準的なダイナミックメモリと比べて今なお高価な技術で
ある。
【００１３】
【発明が解決しようとする課題】本発明の目的は、メモ
リブロックへの二重アクセスという問題に対し、新規、
且つ、独創的な解決方法を提供し、もって既存のシステ
ムよりもはるかに低いコストで、表示能力の高いシステ
ムを提供することにある。
リブロックへの二重アクセスという問題に対し、新規、
且つ、独創的な解決方法を提供し、もって既存のシステ
ムよりもはるかに低いコストで、表示能力の高いシステ
ムを提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
本発明は、動態化された画像シーケンスを実時間で取り
込み再生するシステムであって、メモリブロックによっ
て構成されるすくなとも一つのデータ取り込みステージ
と、少なくとも一つの画像シーケンスに対応するメモリ
ブロックからデジタルデータを読み出し、これに書き込
む中央処理装置によって駆動される画面制御装置又は画
像制御装置によって形成される読み出し／書き込みステ
ージと、データ再生ステージとを具備し、前記データ取
り込みステージが、少なくとも二つの画面制御装置又は
画像制御装置に夫々連動する少なくとも二つの内蔵メモ
リブロックを具備し、該メモリブロックの一つ及びこれ
と連動する制御装置をデータ取り込みステージに割り当
てて、該メモリブロックに既に記憶され又は記憶される
べきデータに対して操作を行い、これと交互して、少な
くとも一つの他方のメモリブロック及びこれと連動する
制御装置を、該他方のメモリブロックに記憶された画像
シーケンスを再生する再生ステージに割り当てることを
特徴とするシステムを提供する。
本発明は、動態化された画像シーケンスを実時間で取り
込み再生するシステムであって、メモリブロックによっ
て構成されるすくなとも一つのデータ取り込みステージ
と、少なくとも一つの画像シーケンスに対応するメモリ
ブロックからデジタルデータを読み出し、これに書き込
む中央処理装置によって駆動される画面制御装置又は画
像制御装置によって形成される読み出し／書き込みステ
ージと、データ再生ステージとを具備し、前記データ取
り込みステージが、少なくとも二つの画面制御装置又は
画像制御装置に夫々連動する少なくとも二つの内蔵メモ
リブロックを具備し、該メモリブロックの一つ及びこれ
と連動する制御装置をデータ取り込みステージに割り当
てて、該メモリブロックに既に記憶され又は記憶される
べきデータに対して操作を行い、これと交互して、少な
くとも一つの他方のメモリブロック及びこれと連動する
制御装置を、該他方のメモリブロックに記憶された画像
シーケンスを再生する再生ステージに割り当てることを
特徴とするシステムを提供する。
【００１５】このようにして前記再生システムは、制御
装置の一つと連動するメモリブロックの画像シーケンス
の表示を行うことができる。同時に新規の画像シーケン
スが他方の制御装置と連動するメモリブロックに記憶さ
れる。これらのメモリブロックを逆にした動作も可能で
ある。このように前記再生システムは、交互にそして高
速で両制御装置ととともに動作することができる。言い
換えれば、一つの制御装置だけで制御されるメモリブロ
ックに対しアクセスを変換しなければならないという不
都合は解消される。
装置の一つと連動するメモリブロックの画像シーケンス
の表示を行うことができる。同時に新規の画像シーケン
スが他方の制御装置と連動するメモリブロックに記憶さ
れる。これらのメモリブロックを逆にした動作も可能で
ある。このように前記再生システムは、交互にそして高
速で両制御装置ととともに動作することができる。言い
換えれば、一つの制御装置だけで制御されるメモリブロ
ックに対しアクセスを変換しなければならないという不
都合は解消される。
【００１６】本発明の他の特徴に従えば、各メモリブロ
ックには同期型又は非同期型の標準ＤＲＡＭ型メモリを
使用する。
ックには同期型又は非同期型の標準ＤＲＡＭ型メモリを
使用する。
【００１７】好ましくは、各制御装置はこれと連動する
メモリブロックと中央処理装置との間に介在して設けら
れる。
メモリブロックと中央処理装置との間に介在して設けら
れる。
【００１８】好ましくは、各制御装置は再生されるべき
画像シーケンスを圧縮することによって得られるデータ
を直接受信することができる伝送バスに接続される。該
再生されるべきデータは、ＦＩＦＯ又はＳＲＡＭ型の補
助メモリ、又はハードディスクユニット等に記憶され
る。
画像シーケンスを圧縮することによって得られるデータ
を直接受信することができる伝送バスに接続される。該
再生されるべきデータは、ＦＩＦＯ又はＳＲＡＭ型の補
助メモリ、又はハードディスクユニット等に記憶され
る。
【００１９】このような構成に於いて、制御装置の周囲
に設けられる四つの特徴的な操作ブロック、即ち、ＤＲ
ＡＭ型メモリブロック；中央処理装置；ＦＩＦＯ又はＳ
ＲＡＭ型の補助メモリユニット、又はハードディスクユ
ニット及び；再生ステージのＡＤＣ／ＤＡＣ変換回路に
対する読み出し及び書き込みに関する交差点又はスイッ
チング装置を各制御装置が構成する。
に設けられる四つの特徴的な操作ブロック、即ち、ＤＲ
ＡＭ型メモリブロック；中央処理装置；ＦＩＦＯ又はＳ
ＲＡＭ型の補助メモリユニット、又はハードディスクユ
ニット及び；再生ステージのＡＤＣ／ＤＡＣ変換回路に
対する読み出し及び書き込みに関する交差点又はスイッ
チング装置を各制御装置が構成する。
【００２０】
【実施例】以下、本発明の実施例につき図面を参照しつ
つ説明する。
つ説明する。
【００２１】図１で簡単に示す動態化された画像シーケ
ンスの取り込み及び再生をする従来のシステムは、デジ
タルデータを取り込むステージ２と、該データをグラフ
ィカルに再生するステージ３とを具備する。
ンスの取り込み及び再生をする従来のシステムは、デジ
タルデータを取り込むステージ２と、該データをグラフ
ィカルに再生するステージ３とを具備する。
【００２２】データ取り込みステージ２は、メモリブロ
ックＭと、中央処理装置ＣＰＵによって駆動される画面
制御装置ＣＲＴＣによって形成される読み出し／書き込
み装置とを具備する。メモリブロックＭは、シフトレジ
スタＲＧに接続された映像ランダムアクセスメモリＶＲ
ＡＭを備えている。画面制御装置ＣＲＴＣは、ＶＲＡＭ
メモリ内で読み出し／書き込み動作を行うバスｂ１を介
して、メモリブロックＭと接続され、バスｂ２を介して
中央制御装置に接続され、バスｂ２に接続され周辺機器
（図示せず）に接続されるＩ／Ｏインターフェースに接
続されている。再生ステージ３は、デジタル−アナログ
変換器ＤＡＣと、アナログ−デジタル変換器ＡＤＣとを
具備する変換装置４を備えている。該変換装置４は、バ
スｂ３によってメモリブロックＭのシフトレジスタＲＧ
に、又バスｂ４によってテレビタイプの走査画面Ｅにそ
れぞれ接続されている。
ックＭと、中央処理装置ＣＰＵによって駆動される画面
制御装置ＣＲＴＣによって形成される読み出し／書き込
み装置とを具備する。メモリブロックＭは、シフトレジ
スタＲＧに接続された映像ランダムアクセスメモリＶＲ
ＡＭを備えている。画面制御装置ＣＲＴＣは、ＶＲＡＭ
メモリ内で読み出し／書き込み動作を行うバスｂ１を介
して、メモリブロックＭと接続され、バスｂ２を介して
中央制御装置に接続され、バスｂ２に接続され周辺機器
（図示せず）に接続されるＩ／Ｏインターフェースに接
続されている。再生ステージ３は、デジタル−アナログ
変換器ＤＡＣと、アナログ−デジタル変換器ＡＤＣとを
具備する変換装置４を備えている。該変換装置４は、バ
スｂ３によってメモリブロックＭのシフトレジスタＲＧ
に、又バスｂ４によってテレビタイプの走査画面Ｅにそ
れぞれ接続されている。
【００２３】最初に述べたように、このようなシステム
では、メモリブロックＭをデータ取り込みステージ２
と、データを再生するステージ３とに交互に割り当てる
ので、交互割り当による欠陥が発生していた。
では、メモリブロックＭをデータ取り込みステージ２
と、データを再生するステージ３とに交互に割り当てる
ので、交互割り当による欠陥が発生していた。
【００２４】図２で概略的に示される、動態化された画
像シーケンスを実時間で取り込み再生する本発明のシス
テムもまた、データをデジタルで取り込むステージ２
と、取り込んだデータをグラフィカルに再生するステー
ジ３とを具備する。
像シーケンスを実時間で取り込み再生する本発明のシス
テムもまた、データをデジタルで取り込むステージ２
と、取り込んだデータをグラフィカルに再生するステー
ジ３とを具備する。
【００２５】データ取り込みステージ２は、少なくとも
二つの内蔵メモリブロックＭ１及びＭ２に分かれている
メモリＭを具備し、各内蔵メモリブロックは、同期型又
は非同期型の標準ダイナミックランダムアクセスメモリ
ＤＲＡＭによって構成される。各メモリブロックＭ１及
びＭ２は、画面制御装置ＣＲＴＣ１又は画像制御装置Ｃ
ＲＴＣ２によって構成される読み出し／書き込み装置と
接続されている。該二つの制御装置は、中央処理装置Ｃ
ＰＵによって駆動される。各メモリＭ１及びＭ２は、各
バスｂ１０によって、制御装置ＣＲＴＣ１又はＣＲＴＣ
２に各々接続される。中央処理装置ＣＰＵは、バスｂ１
１によって制御装置ＣＲＴＣ１及びＣＲＴＣ２の双方に
接続されている。
二つの内蔵メモリブロックＭ１及びＭ２に分かれている
メモリＭを具備し、各内蔵メモリブロックは、同期型又
は非同期型の標準ダイナミックランダムアクセスメモリ
ＤＲＡＭによって構成される。各メモリブロックＭ１及
びＭ２は、画面制御装置ＣＲＴＣ１又は画像制御装置Ｃ
ＲＴＣ２によって構成される読み出し／書き込み装置と
接続されている。該二つの制御装置は、中央処理装置Ｃ
ＰＵによって駆動される。各メモリＭ１及びＭ２は、各
バスｂ１０によって、制御装置ＣＲＴＣ１又はＣＲＴＣ
２に各々接続される。中央処理装置ＣＰＵは、バスｂ１
１によって制御装置ＣＲＴＣ１及びＣＲＴＣ２の双方に
接続されている。
【００２６】再生ステージ３は、図１を参照して説明し
たのと同じ一般的なタイプのものである。即ち、該再生
ステージは、デジタル−アナログ型ＤＡＣ及び／又はア
ナログ−デジタル型ＡＤＣからなる交換装置４を具備
し、画面Ｅも併せて具備する。交換装置４は、バスｂ１
２によって制御装置ＣＲＴＣ１及びＣＲＴＣ２の双方に
接続されている。交換装置４は、例えばメモリブロック
から得られたデータであって、画像シーケンスに対応す
るデジタルデータを、アナログ又はデジタルのテレビ基
準に変換するために少なくとも用いられる。
たのと同じ一般的なタイプのものである。即ち、該再生
ステージは、デジタル−アナログ型ＤＡＣ及び／又はア
ナログ−デジタル型ＡＤＣからなる交換装置４を具備
し、画面Ｅも併せて具備する。交換装置４は、バスｂ１
２によって制御装置ＣＲＴＣ１及びＣＲＴＣ２の双方に
接続されている。交換装置４は、例えばメモリブロック
から得られたデータであって、画像シーケンスに対応す
るデジタルデータを、アナログ又はデジタルのテレビ基
準に変換するために少なくとも用いられる。
【００２７】さらに、前記二つの制御装置ＣＲＴＣ１及
びＣＲＴＣ２は、バスｂ１５を介して、補助メモリＭＯ
等の周辺装置に接続され、再生されるべき画像シーケン
スを圧縮して得られるデータを直接受信する。
びＣＲＴＣ２は、バスｂ１５を介して、補助メモリＭＯ
等の周辺装置に接続され、再生されるべき画像シーケン
スを圧縮して得られるデータを直接受信する。
【００２８】このように作動時には、メモリブロックの
一方、例えばメモリブロックＭ１及びこれと連動する制
御装置ＣＲＴＣ１をデータ取り込みステージ２に割り当
てて、メモリブロックＭ１に既に記憶され又は記憶され
るべきデータに対して操作を行い、これと交互して他方
のメモリブロックＭ２及びこれと連動する制御装置ＣＲ
ＴＣ２を、メモリブロックＭ２に記憶された画像シーケ
ンスを画面Ｅ上でグラフィカルに再生する再生ステージ
３に割り当てる。
一方、例えばメモリブロックＭ１及びこれと連動する制
御装置ＣＲＴＣ１をデータ取り込みステージ２に割り当
てて、メモリブロックＭ１に既に記憶され又は記憶され
るべきデータに対して操作を行い、これと交互して他方
のメモリブロックＭ２及びこれと連動する制御装置ＣＲ
ＴＣ２を、メモリブロックＭ２に記憶された画像シーケ
ンスを画面Ｅ上でグラフィカルに再生する再生ステージ
３に割り当てる。
【００２９】このようにして動作すれば、取り込みステ
ージ２に、再生ステージ３にと刻々変換する単一メモリ
にアクセスすることなしに、再生ステージ３はメモリブ
ロックＭ１又はＭ２の一方又は他方に継続的にアクセス
することができる。このようにして、メモリブロックの
一つから得られるデジタルデータに基づいて画像シ−ケ
ンスが画面Ｅ上で表示され動態化され、他方新規の画像
シーケンスは、表示され動態化される前に、他方のメモ
リブロックに記憶させることができる。よって画面上で
動画を確実に連続的に表示することが可能となる。
ージ２に、再生ステージ３にと刻々変換する単一メモリ
にアクセスすることなしに、再生ステージ３はメモリブ
ロックＭ１又はＭ２の一方又は他方に継続的にアクセス
することができる。このようにして、メモリブロックの
一つから得られるデジタルデータに基づいて画像シ−ケ
ンスが画面Ｅ上で表示され動態化され、他方新規の画像
シーケンスは、表示され動態化される前に、他方のメモ
リブロックに記憶させることができる。よって画面上で
動画を確実に連続的に表示することが可能となる。
【００３０】本発明に係るシステムについて考え得る変
更態様の内、実用面に即したものを図３に示す。
更態様の内、実用面に即したものを図３に示す。
【００３１】本変更態様では、各制御装置ＣＲＴＣ１及
びＣＲＴＣ２は：例えば処理速度を速める目的で、往復
制御ビットを二つ有する１６又は３２ビット幅の補助又
はバッファメモリＭ１０によって、中央処理装置ＣＰＵ
に接続され；補助又はバッファメモリＭＯに接続され
る。該二つのメモリＭＯは、バスｂ１３によってコーダ
ー／デコーダーＣＯＤＥＣに接続され、コーダ／デコー
ダは例えば介在して設けられる補助又はバッファメモリ
Ｍ１１を有するハードディスクＤに接続される。
びＣＲＴＣ２は：例えば処理速度を速める目的で、往復
制御ビットを二つ有する１６又は３２ビット幅の補助又
はバッファメモリＭ１０によって、中央処理装置ＣＰＵ
に接続され；補助又はバッファメモリＭＯに接続され
る。該二つのメモリＭＯは、バスｂ１３によってコーダ
ー／デコーダーＣＯＤＥＣに接続され、コーダ／デコー
ダは例えば介在して設けられる補助又はバッファメモリ
Ｍ１１を有するハードディスクＤに接続される。
【００３２】このように、基準（例えば、ＭＰＥＧ
Ｉ、ＭＰＥＧ ＩＩ、又はＣＣＩＴＴＨ．２６１）に従
うインターフィールド方法を用いて、画像シーケンスを
コンプレス及び／又はデコンプレスする操作について
は、コーダー／デコーダーＣＯＤＥＣを用いて少なくと
も３つのデータの流れを同時に処理させ、前回処理した
画像ｉに基づいて画像ｉ＋１を処理する。
Ｉ、ＭＰＥＧ ＩＩ、又はＣＣＩＴＴＨ．２６１）に従
うインターフィールド方法を用いて、画像シーケンスを
コンプレス及び／又はデコンプレスする操作について
は、コーダー／デコーダーＣＯＤＥＣを用いて少なくと
も３つのデータの流れを同時に処理させ、前回処理した
画像ｉに基づいて画像ｉ＋１を処理する。
【００３３】画像シーケンスコンプレッションモードに
於いては、該コーダー／デコーダーＣＯＤＥＣは、以下
のものを処理する。
於いては、該コーダー／デコーダーＣＯＤＥＣは、以下
のものを処理する。
【００３４】即ち、制御装置ＣＲＴＣ１によってメモリ
ブロックＭ１のメモリプレーン内にデジタル化され記憶
される信号の入力流であって、カメラ等の外部ソースか
ら受信される入力の第１信号流；制御装置ＣＲＴＣ２に
よってメモリブロックＭ２内でデジタル化され記憶され
る信号であって、前回の画像ｉに対応する基準信号から
なる入力の第２信号流；コーダー／デコーダーによって
コンプレスされ、処理された信号であって、画像ｉ＋１
を画像ｉに基づいて再構成でき、ハードディスクＤに伝
送されるデジタル化信号からなる出力の第３信号流。
ブロックＭ１のメモリプレーン内にデジタル化され記憶
される信号の入力流であって、カメラ等の外部ソースか
ら受信される入力の第１信号流；制御装置ＣＲＴＣ２に
よってメモリブロックＭ２内でデジタル化され記憶され
る信号であって、前回の画像ｉに対応する基準信号から
なる入力の第２信号流；コーダー／デコーダーによって
コンプレスされ、処理された信号であって、画像ｉ＋１
を画像ｉに基づいて再構成でき、ハードディスクＤに伝
送されるデジタル化信号からなる出力の第３信号流。
【００３５】画像デコンプレッションモードに於いて、
コーダー／デコーダーＣＯＤＥＣが処理するのは：ハー
ドディスクＤから得られ、コンプレスされデジタル化さ
れた信号流に対応する入力の第１信号流；前段階でデコ
ンプレスされ、メモリブロックＭ１又はＭ２の内の一つ
から得られる信号であって、メモリブロックＭ１又はＭ
２と連動する画像制御装置を介してコーダー／デコーダ
ーに伝送されるデジタル化された信号に対応する入力の
第２信号流；画像ｉ＋１に対応する処理されデコンプレ
スされたデジタル化信号であって、画面に表示するため
に他方のストリーム制御装置に伝送されるデジタル化信
号からなる出力の第３信号流これらの信号コンプレス及
びデコンプレス操作は、二つの制御装置ＣＲＴＣ１及び
ＣＲＴＣ２を設けることで著しく容易になる。
コーダー／デコーダーＣＯＤＥＣが処理するのは：ハー
ドディスクＤから得られ、コンプレスされデジタル化さ
れた信号流に対応する入力の第１信号流；前段階でデコ
ンプレスされ、メモリブロックＭ１又はＭ２の内の一つ
から得られる信号であって、メモリブロックＭ１又はＭ
２と連動する画像制御装置を介してコーダー／デコーダ
ーに伝送されるデジタル化された信号に対応する入力の
第２信号流；画像ｉ＋１に対応する処理されデコンプレ
スされたデジタル化信号であって、画面に表示するため
に他方のストリーム制御装置に伝送されるデジタル化信
号からなる出力の第３信号流これらの信号コンプレス及
びデコンプレス操作は、二つの制御装置ＣＲＴＣ１及び
ＣＲＴＣ２を設けることで著しく容易になる。
【００３６】一般的に、装置の動作はこれを反転させる
ことができる。即ち、グラフィック画像を再生させる代
わりに、画面Ｅから画像を捕捉し、これをメモリブロッ
クＭ１及びＭ２に記憶させ、その後補助メモリ等に保存
させることも可能である。
ことができる。即ち、グラフィック画像を再生させる代
わりに、画面Ｅから画像を捕捉し、これをメモリブロッ
クＭ１及びＭ２に記憶させ、その後補助メモリ等に保存
させることも可能である。
【００３７】このように、再生ステージ３は、画像シー
ケンスに対応するデータを取り込むことができ、該デー
タを連動する制御装置ＣＲＴＣ１又はＣＲＴＣ２を介し
てメモリブロックＭ１又はＭ２に交互に保存することが
できる。また取り込みステージ３は該データを連動する
制御装置ＣＲＴＣ２又はＣＲＴＣ１を介して他方のメモ
リブロックＭ２又はＭ１から交互に読み出すことがで
き、該データを補助メモリ又はハードディスクユニット
に保存することができる。
ケンスに対応するデータを取り込むことができ、該デー
タを連動する制御装置ＣＲＴＣ１又はＣＲＴＣ２を介し
てメモリブロックＭ１又はＭ２に交互に保存することが
できる。また取り込みステージ３は該データを連動する
制御装置ＣＲＴＣ２又はＣＲＴＣ１を介して他方のメモ
リブロックＭ２又はＭ１から交互に読み出すことがで
き、該データを補助メモリ又はハードディスクユニット
に保存することができる。
【００３８】テレビ画面において実時間で動画を映し出
す装置は、特に一般消費者用の対話式ゲーム等に使用す
ることができる。
す装置は、特に一般消費者用の対話式ゲーム等に使用す
ることができる。
【００３９】
【発明の効果】本発明の取り込み及び再生システムは、
グラフィック動画に関して、またコストの面でも多くの
利点を有する。
グラフィック動画に関して、またコストの面でも多くの
利点を有する。
【００４０】このシステムは、１秒あたり約１２，００
０，０００個の画素で、実質的に画面全体に亙って高品
質の動画を実現ことができる。そのようなグラフィック
動画によって、静止し又は動いている背景の画像面の軸
に沿って、画像一部又は複数のグラフィック対象物の動
きを表示することができる。
０，０００個の画素で、実質的に画面全体に亙って高品
質の動画を実現ことができる。そのようなグラフィック
動画によって、静止し又は動いている背景の画像面の軸
に沿って、画像一部又は複数のグラフィック対象物の動
きを表示することができる。
【００４１】さらに本発明の装置は、標準的な画像メモ
リを用い、特別なハードウエア用いないので、小容量の
画像メモリ、特に高価格のメモリを使わなくて済む。
リを用い、特別なハードウエア用いないので、小容量の
画像メモリ、特に高価格のメモリを使わなくて済む。
【００４２】本発明の他の利点に従えば、システムに２
５６メガバイト（ＭＢ）の最小容量を持つメモリを設け
ることができる。特にこのようなメモリを、例えばＩＳ
Ａ、ＭＣＡ、ＥＩＳＡ、又はＮＵＢＵＳ基準に従うマイ
クロコンピュータ用の差し込み式カード上の最大利用領
域である電子カードの上に設けてもよい。
５６メガバイト（ＭＢ）の最小容量を持つメモリを設け
ることができる。特にこのようなメモリを、例えばＩＳ
Ａ、ＭＣＡ、ＥＩＳＡ、又はＮＵＢＵＳ基準に従うマイ
クロコンピュータ用の差し込み式カード上の最大利用領
域である電子カードの上に設けてもよい。
【図１】画像のシーケンスを取り込み及びこれを再生す
る従来のシステムの簡単なブロック図である。
る従来のシステムの簡単なブロック図である。
【図２】画像のシーケンスを取り込み及びこれを再生す
る本発明の実施例を構成するシステムの簡単なブロック
図である。
る本発明の実施例を構成するシステムの簡単なブロック
図である。
【図３】本発明の変更態様を簡単に示すブロック図であ
る。
る。
２ データ取り込みステージ ３ 再生ステージ Ｍ メモリ ＣＰＵ 中央処理装置 ＣＲＴＣ 画面制御装置 ＶＲＡＭ ビデオランダムアクセスメモリ ＲＧ シフトレジスタ ｂ１ バス ｂ２ バス ｂ３ バス ｂ４ バス ｂ５ バス ｂ１０ バス ｂ１１ バス ｂ１２ バス ＤＡＣ デジタル−アナログ変換器 ＡＤＣ アナログ−デジタル変換器 ４ 変換装置 Ｅ 走査画面 ＤＲＡＭ ダイナミックランダムアクセスメモリ ＣＯＤＥＣ コーダー／デコーダー Ｍ１ メモリブロック Ｍ２ メモリブロック Ｍ１０ バッファメモリ Ｍ１１ バッファメモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリック ビゴノー フランス 75020 パリ リュ セン−ブ レーズ 23 (72)発明者 ジャン−エティアンヌ ブデク フランス 94220 シャラントン リュ ド パリ111
Claims (6)
- 【請求項１】 動態化された画像シーケンスを実時間で
取り込み再生するシステムであって、メモリブロックに
よって構成されるすくなとも一つのデータ取り込みステ
ージと、少なくとも一つの画像シーケンスに対応するメ
モリブロックからデジタルデータを読み出し、これに書
き込む中央処理装置によって駆動される画面制御装置又
は画像制御装置によって形成される読み出し／書き込み
ステージと、データ再生ステージとを具備し、前記デー
タ取り込みステージが、少なくとも二つの画面制御装置
又は画像制御装置に夫々連動する少なくとも二つの内蔵
メモリブロックを具備し、該メモリブロックの一つ及び
これと連動する制御装置をデータ取り込みステージに割
り当てて、該メモリブロックに既に記憶され又は記憶さ
れるべきデータに対して操作を行い、これと交互して、
少なくとも一つの他方のメモリブロック及びこれと連動
する制御装置を、該他方のメモリブロックに記憶された
画像シーケンスを再生する再生ステージに割り当てるこ
とを特徴とするシステム。 - 【請求項２】 前記再生ステージが、メモリブロックか
ら得られた画像シーケンスに対応するデジタルデータ
を、アナログ又はデジタルのテレビ基準に少なくとも変
換する、少なくとも一つの変換装置を具備することを特
徴とする請求項１に記載のシステム。 - 【請求項３】 各メモリブロックが、同期型又は非同期
型の標準ダイナミックランダムアクセスメモリによって
構成されていることを特徴とする請求項１又は２に記載
のシステム。 - 【請求項４】 各制御装置が、これと連動するメモリブ
ロックと中央処理ユニットとの間に設けられ、前記変換
装置に接続されることを特徴とする請求項１から３のい
ずれかに記載のシステム。 - 【請求項５】 前記制御装置が、補助メモリ又はハード
ディスクユニット等の周辺装置に直接接続され、グラフ
ィック画面上で再生されるべき画像に対して圧縮又はそ
の他の処理を加えることによって得られるデータを直接
受信することを特徴とする請求項１から４のいずれかに
記載のシステム。 - 【請求項６】 前記再生ステージが画像シーケンスに対
応するデータを取り込み、該データをメモリブロックと
連動する制御装置を介してメモリブロックに交互に保存
し、前記取り込みステージがメモリブロックと連動する
制御装置を介して他方のメモリブロックから交互に該デ
ータを読み出し、該データを補助メモリ又はハードディ
スクユニットに保存することを特徴とする請求項１から
５のいずれかに記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9212698A FR2697360B1 (fr) | 1992-10-26 | 1992-10-26 | Système d'acquisition et de restitution d'une séquence d'images vidéo animée en temps réel. |
| FR9212698 | 1992-10-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06215120A true JPH06215120A (ja) | 1994-08-05 |
Family
ID=9434823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5267243A Pending JPH06215120A (ja) | 1992-10-26 | 1993-10-26 | 動態化された映像シーケンスを実時間で取り込み再生するシステム |
Country Status (16)
| Country | Link |
|---|---|
| EP (1) | EP0595700B1 (ja) |
| JP (1) | JPH06215120A (ja) |
| KR (1) | KR940010042A (ja) |
| CN (1) | CN1050208C (ja) |
| AT (1) | ATE147879T1 (ja) |
| AU (2) | AU4884893A (ja) |
| BR (1) | BR9304344A (ja) |
| CA (1) | CA2108921A1 (ja) |
| DE (1) | DE69307459T2 (ja) |
| DK (1) | DK0595700T3 (ja) |
| ES (1) | ES2100494T3 (ja) |
| FR (1) | FR2697360B1 (ja) |
| GR (1) | GR3023137T3 (ja) |
| MX (1) | MX9306621A (ja) |
| RU (1) | RU2140668C1 (ja) |
| ZA (1) | ZA937663B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677991B1 (en) | 1998-04-03 | 2004-01-13 | Fuji Photo Film Co., Ltd. | Portable display apparatus with a real-time data display capability and display control method |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1049315C (zh) * | 1994-09-23 | 2000-02-09 | 联华电子股份有限公司 | 动态画像的显示装置与方法 |
| US6424320B1 (en) * | 1999-06-15 | 2002-07-23 | Ati International Srl | Method and apparatus for rendering video |
| JP3971346B2 (ja) * | 2002-06-24 | 2007-09-05 | 株式会社東芝 | 動画像再生装置、スケジュール・データ、動画像再生方法、及びプログラム |
| CA2613998C (en) | 2005-06-08 | 2016-01-05 | Thomson Licensing | Method, apparatus and system for alternate image/video insertion |
| CN100447739C (zh) * | 2006-03-28 | 2008-12-31 | 联想(北京)有限公司 | 一种实时获取多媒体图像的方法以及设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928253A (en) * | 1986-01-25 | 1990-05-22 | Fujitsu Limited | Consecutive image processing system |
| US5008816A (en) * | 1987-11-06 | 1991-04-16 | International Business Machines Corporation | Data processing system with multi-access memory |
-
1992
- 1992-10-26 FR FR9212698A patent/FR2697360B1/fr not_active Expired - Fee Related
-
1993
- 1993-10-07 AU AU48848/93A patent/AU4884893A/en not_active Abandoned
- 1993-10-15 ZA ZA937663A patent/ZA937663B/xx unknown
- 1993-10-21 CA CA002108921A patent/CA2108921A1/fr not_active Abandoned
- 1993-10-25 DE DE69307459T patent/DE69307459T2/de not_active Expired - Fee Related
- 1993-10-25 DK DK93402608.9T patent/DK0595700T3/da active
- 1993-10-25 CN CN93119326A patent/CN1050208C/zh not_active Expired - Fee Related
- 1993-10-25 BR BR9304344A patent/BR9304344A/pt not_active Application Discontinuation
- 1993-10-25 RU RU93048462A patent/RU2140668C1/ru active
- 1993-10-25 ES ES93402608T patent/ES2100494T3/es not_active Expired - Lifetime
- 1993-10-25 AT AT93402608T patent/ATE147879T1/de not_active IP Right Cessation
- 1993-10-25 EP EP93402608A patent/EP0595700B1/fr not_active Expired - Lifetime
- 1993-10-25 MX MX9306621A patent/MX9306621A/es not_active IP Right Cessation
- 1993-10-26 JP JP5267243A patent/JPH06215120A/ja active Pending
- 1993-10-26 KR KR1019930022295A patent/KR940010042A/ko active IP Right Grant
-
1997
- 1997-04-02 AU AU16665/97A patent/AU703989B2/en not_active Ceased
- 1997-04-15 GR GR970400799T patent/GR3023137T3/el unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677991B1 (en) | 1998-04-03 | 2004-01-13 | Fuji Photo Film Co., Ltd. | Portable display apparatus with a real-time data display capability and display control method |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2100494T3 (es) | 1997-06-16 |
| AU1666597A (en) | 1997-06-05 |
| CN1050208C (zh) | 2000-03-08 |
| DK0595700T3 (da) | 1997-07-21 |
| ZA937663B (en) | 1994-06-21 |
| MX9306621A (es) | 1994-04-29 |
| DE69307459D1 (de) | 1997-02-27 |
| CN1086913A (zh) | 1994-05-18 |
| GR3023137T3 (en) | 1997-07-30 |
| EP0595700B1 (fr) | 1997-01-15 |
| EP0595700A1 (fr) | 1994-05-04 |
| BR9304344A (pt) | 1994-05-03 |
| AU4884893A (en) | 1994-05-12 |
| RU2140668C1 (ru) | 1999-10-27 |
| DE69307459T2 (de) | 1997-07-17 |
| AU703989B2 (en) | 1999-04-01 |
| ATE147879T1 (de) | 1997-02-15 |
| KR940010042A (ko) | 1994-05-24 |
| FR2697360A1 (fr) | 1994-04-29 |
| FR2697360B1 (fr) | 1994-12-30 |
| CA2108921A1 (fr) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335321A (en) | Scalable multimedia platform architecture | |
| JP3381077B2 (ja) | 動画像復号装置 | |
| US5309528A (en) | Image digitizer including pixel engine | |
| JP2528446B2 (ja) | 音声画像処理装置 | |
| KR100315964B1 (ko) | 디지털 카메라 | |
| US7336302B2 (en) | Frame memory device and method with subsampling and read-out of stored signals at lower resolution than that of received image signals | |
| JPH06215120A (ja) | 動態化された映像シーケンスを実時間で取り込み再生するシステム | |
| US6519286B1 (en) | Method and apparatus for decoding a stream of data | |
| CN1059771C (zh) | 数字图像解码装置及方法 | |
| JP3276858B2 (ja) | デジタルスチルカメラ | |
| US6327305B1 (en) | Method and apparatus for encoding a stream of data blocks | |
| WO1993015453A1 (en) | Personal computer apparatus for digital video and audio manipulation | |
| KR100367581B1 (ko) | 멀티미디어서브장치 | |
| JP4122753B2 (ja) | 画像処理装置 | |
| JPH04266293A (ja) | カラー画像信号復号化装置 | |
| Razavi et al. | High-performance JPEG image compression chip set for multimedia applications | |
| JPH1023403A (ja) | 符号化画像データの復号および表示装置 | |
| JP3119366B2 (ja) | 画像処理装置及び方法 | |
| JP3884830B2 (ja) | 画像信号処理装置 | |
| JP3745605B2 (ja) | 電子スチルカメラ | |
| JPH09223226A (ja) | 画像処理装置 | |
| JPH08289207A (ja) | ディジタルカメラ | |
| EP1066724A1 (en) | Apparatus and method for efficient memory utilization in a video decoder | |
| JPH04301986A (ja) | 画像記録／再生装置およびその方法 | |
| JPH04273677A (ja) | 画像表示装置 |