JPH08289207A

JPH08289207A - ディジタルカメラ

Info

Publication number: JPH08289207A
Application number: JP9337495A
Authority: JP
Inventors: Naoki Yamamoto; 直樹山本; Iwao Ayusawa; 鮎澤　　巖; Yoshimichi Kudo; 善道工藤; Ichiro Osaka; 一朗大坂; Noriyuki Iura; 則行井浦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-04-19
Filing date: 1995-04-19
Publication date: 1996-11-01
Also published as: DE19615571C2; DE19615571A1

Abstract

(57)【要約】【目的】信号処理のハードウェアとソフトウェアの共存
したディジタルカメラを提供する。【構成】ハードウェアで処理を行うディジタル信号処理
手段５と、ソフトウェアで処理を行うマイクロコントロ
ーラ１４と、画像データの一時記憶を行う第１のメモリ
と１６、第１のメモリ１６の制御をディジタル信号処理
手段５の制御する第１のアクセスとマイクロコントロー
ラ１４の制御する第２のアクセスとに切り替える手段１
５とを備え、第１のメモリ１６のメモリ空間を、ディジ
タル信号処理手段５とマイクロコントローラ１４で共有
することが可能な構成とした。【効果】高速の処理はハードウェアで、ある程度の処理
時間が許される処理はマイクロコントローラを用いたソ
フトウェアで行う事が可能となり、ハードウェアとソフ
トウェアの信号処理の共存した、小規模な回路構成のデ
ィジタルカメラ装置を提供することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルカメラに係
り、特に、ディジタル信号処理を用いたＤＳＰ等のハー
ドウェアと、マイクロコントローラを用いたソフトウェ
アとを併用してその信号処理を行うディジタルカメラに
関する。

【０００２】

【従来の技術】画像信号処理のディジタル化により、カ
メラ一体型ビデオ等のカメラ装置は、小形化、高機能化
が急速に進んでいる。これに関する技術としては「テレ
ビジョン学会誌」Vol.49, No.2, pp.127〜130(1995)に
記載のカメラ用ディジタル信号処理ＬＳＩの開発が挙げ
られる（以下、公知例１という）。また、上記公知例に
おけるカメラ用ディジタル信号処理ＬＳＩ等の制御はマ
イクロコントローラを用いて行っているが、このマイク
ロコントローラもその構成がＣＩＳＣ(Complex Instruc
tion Set Computer)からＲＩＳＣ(Reduced Instruction
Set Computer)に変わってきたことを契機に、処理能力
が急速に高まってきている。これにより、マイクロコン
トローラは、上記したようなＬＳＩ等の制御ばかりでな
く、３次元グラフィックス表示のための座標変換等の演
算処理もソフトウェアで行えるにまで至っている。これ
に関する技術としては「日経エレクトロニクス」1994.
2.14(No.601) pp.79〜91に「シンクロナスＤＲＡＭと直
結可能なＲＩＳＣチップＳＨ７６０４」として記載され
た(株)日立製作所製３２ビットマイクロコントローラ
「ＳＨ７６０４」の開発に関する記事が挙げられる。

【０００３】

【発明が解決しようとする課題】しかし、現状のマイク
ロコントローラの処理速度では、カメラ信号処理をリア
ルタイムに処理するまでには至らず、ハードウェアに依
存しているのが実状である。また、マイクロコントロー
ラの処理速度が向上したとしても、撮像素子、例えばＣ
ＣＤ(Carge Coupled device)を駆動するタイミング発生
回路等の厳密なタイミングを要求される箇所は、マイク
ロコントローラでの実現は困難である。

【０００４】本発明の目的は、上記問題点を解決し、且
つ小規模な回路構成で、信号処理のハードウェアとソフ
トウェアの共存したディジタルカメラを提供することに
ある。

【０００５】

【課題を解決するための手段】上記問題点を解決するた
め本発明では、ハードウェアで処理を行うディジタル信
号処理手段と、ソフトウェアで処理を行うマイクロコン
トローラと、画像データの一時記憶を行う第１のメモリ
と、該第１のメモリの制御を該ディジタル信号処理手段
の制御する第１のアクセスと該マイクロコントローラの
制御する第２のアクセスとに切り替える手段とを備え、
該第１のメモリのメモリ空間を、該ディジタル信号処理
手段と該マイクロコントローラで共有することが可能な
構成をとる。

【０００６】更に、前記マイクロコントローラが制御す
る第２のメモリを備え、前記ディジタル信号処理手段と
該マイクロコントローラとで処理し生成したディジタル
画像信号を格納することが可能な構成をとる。

【０００７】更に、前記第２のメモリは、ＥＥＰＲＯＭ
若しくはフラッシュメモリを用いることで、電源の供給
が絶たれても、生成したディジタル画像信号を保持可能
な構成をとる。

【０００８】更に、前記マイクロコントローラのソフト
ウェア処理で生成されるディジタル画像信号を前記第１
のメモリに格納する際、ハードウェアの前記ディジタル
信号処理手段で生成されたディジタル信号の格納された
メモリ空間と異なったメモリ空間に格納可能な構成をと
る。

【０００９】更に、外部装置に接続可能とするコネクタ
を設け、外部装置とディジタルカメラ装置間のデータ入
出力を、前記マイクロコントローラでソフトウェア処理
により行い、そのデータの形式に応じて前記第１のメモ
リの異なったエリアにアクセスして処理を行う構成をと
る。

【００１０】更に、前記第１のメモリに書き込むデータ
のアドレス制御は、該マイクロコントローラが少しでも
高速なアクセスが可能となるような制御とし、該ディジ
タル信号処理のアドレス制御は、前記マイクロコントロ
ーラのアドレス制御に準じたアクセスが可能な構成とす
る。

【００１１】

【作用】本発明によれば、高速の処理はハードウェア
で、ある程度の処理時間が許される処理はマイクロコン
トローラを用いたソフトウェアで行う事が可能となり、
ハードウェアとソフトウェアの共存した信号処理を行
い、且つ小規模な回路構成のディジタルカメラ置を実現
できる。

【００１２】更に、本発明によれば、前記第２のメモリ
に上述の信号処理により生成されたディジタル画像信号
を格納することが可能となり、複数枚の処理が可能なデ
ィジタルカメラを実現できる。

【００１３】更に、本発明によれば、前記第２のメモリ
に格納されたディジタル画像信号は、電源の供給が無く
ても保持可能となる。

【００１４】更に、本発明によれば、同一のメモリ内に
処理の異なったディジタル画像信号を記憶することでき
る。

【００１５】更に、本発明によれば、異なった形式のデ
ータであっても相互通信の可能なディジタルカメラ装置
を提供することができる。

【００１６】更に、本発明によれば、外部装置とディジ
タルカメラ間のデータ入出力を外部装置の要求で行なう
ことができる。

【００１７】更に、本発明によれば、前記第１のメモリ
のアドレス制御を、第２のアクセスを行うマイクロコン
トローラの側に合わせた制御にすることが可能となり、
ソフトウェアによる処理時間の短縮が可能となる。

【００１８】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明によるディジタルカメラ装置の構成を示す
ブロック図であり、１はレンズ、２は撮像素子、３はア
ンプ回路（以下ＡＭＰと称す）、４はアナログ／ディジ
タル変換器（以下Ａ／Ｄと称す）、５はカメラ信号処理
回路、６はエンコーダ、７はディジタル／アナログ変換
器（以下Ｄ／Ａと称す）、８は発振器、９はタイミング
発生回路、１０はメモリコントローラ、１１はコントロ
ールパネル、１２はモード選択回路、１３は発信器、１
４はマイクロコントローラ、１５はスイッチ、１６はバ
ッファメモリ、１７はＯＲゲート、１８及び１９は出力
端子である。

【００１９】同図において、ユーザが、コントロールパ
ネル１１にある図示しない電源ＳＷを操作すると、モー
ド選択回路１２はこれを検知し、図示しない電源回路を
動作させて、各部に電源の供給を開始するとともに、タ
イミング発生回路９、マイクロコントローラ１４それぞ
れの動作モードを示すコントロールパルスＣＮＴ１、Ｃ
ＮＴ２を発生する。

【００２０】タイミング発生回路９は、モード選択回路
１２の出力するコントロールパルスＣＮＴ１と電源供給
により、発振器８より供給される基準クロックを分周、
カウント等の処理をして、撮像素子２、Ａ／Ｄ４、メモ
リコントローラ１０、カメラ信号処理回路５、エンコー
ダ６、Ｄ／Ａ７、マイクロコントローラ１４、モード選
択回路１２それぞれの動作用クロックパルスＣＫ１、Ｃ
Ｋ２、ＣＫ３、ＣＫ４、ＣＫ５、ＣＫ６や、タイミング
を合わせるタイミングパルスＴＰ１、ＴＰ２を発生す
る。

【００２１】マイクロコントローラ１４は、モード選択
回路１２の出力するコントロールパルスＣＮ２と上記電
源供給により、発信器１３より供給される第２の基準ク
ロックにより動作開始し、スイッチ制御信号ＳＷ１によ
りスイッチ１５を図示ａの方向に閉じる。このスイッチ
１５は、論理回路技術によるマルチプレクサ回路等の公
知の技術で実現できる。また、マイクロコントローラ１
４は、タイミング発生回路９より供給されるタイミング
パルスＴＰ１により、タイミング発生回路９と同期をと
る。

【００２２】レンズ１より入射した光信号を撮像素子２
に結像させる。撮像素子２は、結像した光信号を電気信
号に変換し、アナログ画像信号として出力する。撮像素
子２はＣＣＤ、ＭＯＳ、ＣＩＤ等の公知のデバイス若し
くはそれに類するデバイスを用いて構成する。

【００２３】ＡＭＰ３は上記アナログ画像信号を後段の
回路に適した振幅に利得を切り替えて出力する。撮像素
子２にＣＣＤを用いた場合は、この位置に図示しない相
関ダブルサンプリング回路というビデオカメラ公知の回
路が追加される。Ａ／Ｄ４は、ＡＭＰ３出力するアナロ
グ画像信号をディジタル信号に変換する。カメラ信号処
理回路５はディジタル化された画像信号にガンマ補正や
ホワイトバランス補正等の公知の処理を施して、輝度信
号および色差信号からなるベースバンドのディジタル画
像信号を出力する。

【００２４】このディジタル画像信号はエンコーダ６に
入力され、ベースバンドのディジタル画像信号の色差信
号から、副搬送波に変調された色差信号が生成され、ベ
ースバンドのディジタル画像信号の輝度信号と、タイミ
ング発生回路９から供給されるクロックパルスＣＫ５に
含まれる同期信号にタイミングを合わされ、合成された
ディジタルコンポジット信号、あるいは独立したままの
ディジタルコンポーネント信号として出力される。この
ディジタルコンポジット信号あるいはディジタルコンポ
ーネント信号は、Ｄ／Ａ７に入力され、ディジタル／ア
ナログ変換されるこ。これにより出力端子１８にアナロ
グのコンポジット信号あるいはコンポーネント信号が出
力される。上記動作は、主に動画を出力する公知のビデ
オカメラ装置のカメラ動作を説明したものである。

【００２５】次に本実施例の特徴であるディジタル信号
処理の動作について説明する。図２は以下に説明するデ
ィジタル信号処理の大まかなタイミングを示すタイミン
グ図である。

【００２６】カメラ動作中に、ユーザが第２のディジタ
ル信号処理を開始するために、コントロールパネル１１
にあるＳＷを操作することにより、モード選択回路１２
は、タイミング発生回路９から入力されるタイミングパ
ルスＴＰ２に同期して、記憶モードに切り替えることを
伝えるコントロールパルスＣＮＴ１、ＣＮＴ２を図２に
示すａのタイミングでタイミング発生回路９、マイクロ
コントローラ１４にそれぞれ出力する。タイミング発生
回路９は、メモリコントローラ１０、カメラ信号処理回
路５に発生している動作クロックパルスＣＫ３、ＣＫ４
を切り替えることにより、メモリコントローラ１０はバ
ッファメモリ１６のコントロールパルスＣＰ１及びアド
レスＡｄ１を出力する。

【００２７】このコントロールパルスＣＰ１とアドレス
Ａｄ１は、スイッチ１５を介してバッファメモリ１６の
ＣＰ端子とＡｄ端子に入力される。ここでいうコントロ
ールパルスＣＰ１は、チップイネーブル（ＣＥ）、ライ
トイネーブル（ＷＥ）、アウトプットイネーブル（Ｏ
Ｅ）、さらにＤＲＡＭならばロウアドレスコントロール
（ＲＡＳ）、カラムアドレスコントロール（ＣＡＳ）等
の公知のメモリコントロールパルスのことである。コン
トロールパルスＣＰ１により、バッファメモリ１６は書
き込みモードに設定されており、カメラ信号処理回路５
は、このコントロールパルスＣＰ１、アドレスＡｄ１に
同期して、上記ディジタル信号処理により生成したディ
ジタル画像信号Ｄａを出力する。この動作により、バッ
ファメモリ１６は、１画面若しくは複数画面分のフィー
ルドまたはフレームのディジタル画像信号Ｄａを記憶す
る。メモリコントローラ１０、カメラ信号処理回路５
は、上記動作中及び動作終了して次の動作の指示待ち状
態をそれぞれＨレベル及びＬレベルで示すレディー／ビ
ジー信号であるＲ／Ｂ１、Ｒ／Ｂ２を各々出力する。

【００２８】このレディー／ビジー信号Ｒ／Ｂ１とＲ／
Ｂ２は、ＯＲゲート１７に入力され、公知の論理によ
り、メモリコントローラ１０、カメラ信号処理回路５共
に次の動作の指示待ち状態のときＬレベルとなるレディ
ー／ビジー信号Ｒ／Ｂ３を出力する。

【００２９】ＯＲゲート１７は、例えばバッファメモリ
１６がＤＲＡＭであった場合は、記憶された内容を保持
するために、リフレッシュといった公知のメモリコント
ロールが記憶動作とは別途必要であり、メモリコントロ
ーラ１０とカメラ信号処理回路５の動作時間が必ずしも
同時ではないため、両者の動作状況を確認するために付
加したものである。

【００３０】このレディー／ビジー信号Ｒ／Ｂ３は、モ
ード選択回路１２に入力されており、レディー／ビジー
信号Ｒ／Ｂ３がＬレベルであることを確認した後、ソフ
トウェア信号処理モードに切り替えることを伝えるコン
トロールパルスＣＮＴ１、ＣＮＴ２を図２に示すｂのタ
イミングでタイミング発生回路９、マイクロコントロー
ラ１４にそれぞれ出力する。

【００３１】タイミング発生回路９は、コントロールパ
ルスＣＮ１により、メモリコントローラ１０、カメラ信
号処理回路５に発生している動作クロックパルスＣＫ
３、ＣＫ４を切り替え、メモリコントローラ１０はバッ
ファメモリ１６のコントロールパルスＣＰ１及びアドレ
スＡｄ１の生成を停止し、同出力をＨまたはＬレベルに
固定する。また、カメラ信号処理回路５は、上記ディジ
タル画像信号Ｄａの出力を停止し、同出力をＨまたはＬ
レベルに固定する。

【００３２】マイクロコントローラ１４は、コントロー
ルパルスＣＮ２により、スイッチ制御信号ＳＷ１により
図示ｂの方向に閉じる。更に、マイクロコントローラ１
４は、バッファメモリ１６のコントロールパルスＣＰ２
及びアドレスＡｄ２を出力する。このコントロールパル
スＣＰ２及びアドレスＡｄ２は、スイッチ１５を介して
バッファメモリ１６のＣＰ端子とＡｄ端子に入力され
る。以上の動作により、マイクロコントローラ１４はバ
ッファメモリ１６のアクセスが可能となる。マイクロコ
ントローラ１４は、ユーザの作成したプログラムに従
い、バッファメモリ１６に格納されたディジタル画像信
号Ｄａを読み出し、ソフトウェアによるディジタル信号
処理を施して再びバッファメモリ１６に書き込む。

【００３３】上記ディジタル信号処理は、回転、拡大、
縮小等の変形処理、ＪＰＥＧ、ＭＰＥＧ等の画像圧縮処
理、内挿やサブサンプリング等による水平画素数変換や
垂直ライン数変換等のフォーマット変換処理等をソフト
ウェアで行うものであって、そのいずれであっても、ま
たいずれか複数の組み合わせであってもかまわない。

【００３４】マイクロコントローラ１４は、上記動作中
はＨレベル、動作終了し次の動作の指示待ち状態ではＬ
レベルのレディー／ビジー信号Ｒ／Ｂ４を出力する。こ
のレディー／ビジー信号Ｒ／Ｂ４は、モード選択回路１
２に入力されており、上記マイクロコントローラ１４に
よるディジタル信号処理が終了したことをレディー／ビ
ジー信号Ｒ／Ｂ３がＬレベルであることで確認した後、
今度は再生モードに切り替えることを伝えるコントロー
ルパルスＣＮＴ１、ＣＮＴ２を図２に示すｃのタイミン
グでタイミング発生回路９、マイクロコントローラ１４
にそれぞれ出力する。マイクロコントローラ１４は、コ
ントロールパルスＣＮ２により、バッファメモリ１６の
コントロールパルスＣＰ２及びアドレスＡｄ２、ディジ
タル画像信号Ｄａの出力を停止し、同出力をＨまたはＬ
レベルに固定するとともに、スイッチ制御信号ＳＷ１に
より図示ａの方向に閉じる。

【００３５】また、タイミング発生回路９は、メモリコ
ントローラ１０、カメラ信号処理回路５に発生している
動作クロックパルスＣＫ３、ＣＫ４を切り替える。これ
により、メモリコントローラ１０はバッファメモリ１６
のコントロールパルスＣＰ１及びアドレスＡｄ１を出力
開始する。このコントロールパルスＣＰ１及びアドレス
Ａｄ１は、スイッチ１５を介してバッファメモリ１６に
入力される。ここで、コントロールパルスＣＰ１によ
り、バッファメモリ１６は読み出しモードに設定されて
おり、コントロールパルスＣＰ１、アドレスＡｄ１に同
期して、ディジタル画像信号Ｄａを出力する。このディ
ジタル画像信号Ｄａは、カメラ信号処理回路に入力され
る。ここで、マイクロコントローラ１４によりディジタ
ル信号処理されたディジタル画像信号Ｄａが、ベースバ
ンドのディジタル画像信号である場合は、エンコーダ
６、Ｄ／Ａ７を経て、出力端子１８からアナログのコン
ポジット信号あるいはコンポーネント信号が出力され
る。また、上記ディジタル画像信号Ｄａが、ＪＰＥＧ等
の画像圧縮信号や、フォーマット変換された信号で、ベ
ースバンドのディジタル画像信号とは異なった形式の信
号の場合は、図示しない記憶あるいは新たな処理を施す
外部装置に接続するため、出力端子１９より、ディジタ
ル画像信号のまま出力される。

【００３６】本実施例により、カメラ信号処理により生
成されたディジタル画像信号に、新たにソフトウェアに
よるディジタル信号処理を施すことが可能となる。

【００３７】本発明の第２の実施例を図３、図４及び図
５を用いて説明する。図３は、本発明におけるディジタ
ルカメラ装置の構成を示すブロック図であり、図４は、
同ブロック図におけるメモリコントローラ１０、図４は
カメラ信号処理回路５の内部構成をそれぞれ模式したブ
ロック図である。

【００３８】図４において、２１は入力バッファ、２２
は論理回路、２３は出力バッファである。また、図５に
おいて、３１は入力バッファ、３２は論路回路、３３は
入出力バッファ、３４はインバータ、３５はスイッチで
ある。図３に示すディジタルカメラ装置は、上記第１の
実施例の構成要素の１つであるスイッチ１５を削除する
代わりに、図４及び図５で示すような回路をメモリコン
トローラ１０、カメラ信号処理回路５、マイクロコント
ローラ１４に付加したものであり、以下説明する動作を
除けば、第１の実施例と同じ動作をする。

【００３９】ユーザのＳＷ操作により、上記記憶モード
に切り替わると、タイミング発生回路９は、メモリコン
トローラ１０、カメラ信号処理回路５に発生している動
作クロックパルスＣＫ３、ＣＫ４を切り替える。これに
より、メモリコントローラ１０の内部では、バッファメ
モリ１６のコントロールパルスＣＰ１及びアドレスＡｄ
１を論理回路２２で生成する。生成されたコントロール
パルスＣＰ１とアドレスＡｄ１は、出力バッファ２３に
入力される。ここで、上記コントロールパルスＣＰ１と
アドレスＡｄ１用の出力バッファは、図示した通り、公
知の技術であるトライステート回路で構成している。

【００４０】出力のコントロールを行う同回路のａ端子
には、論理回路２２より記憶モード、再生モード等メモ
リコントローラ１０の処理モードであることを検知する
とＨレベルになる制御信号Ｃｏｎｔ１が論理回路２２よ
り入力されており、上記処理モードになると、同回路ｃ
端子からコントロールパルスＣＰ１、アドレスＡｄ１を
出力し、バッファメモリ１６をアクセスする。カメラ信
号処理回路５の内部では、記録モードにおいては論理回
路３２で生成したディジタル画像信号Ｄａを入出力バッ
ファに出力し、再生モードにおいては、入出力バッファ
より入力されるディジタル画像信号Ｄａを論理回路３２
を経て外部へ出力する。ここで、ディジタル画像信号Ｄ
ａ用の入出力バッファは、図示した通り、トライステー
ト回路を２個、入出力端子を逆向きに接続し、出力のコ
ントロールを行う同回路のａ及びｄ端子には、論理回路
３２より、記憶モードであることを検知するとＨレベ
ル、再生モードであることを検知するとＬレベルになる
制御信号Ｃｏｎｔ２と、インバータ３４により同制御信
号Ｃｏｎｔ２の逆相となる制御信号が入力されており、
双方向のデータの入出力が可能な構成としている。

【００４１】さらに、論理回路３２は、記憶モード、再
生モード等カメラ信号処理回路５の処理モードであるこ
とを検知すると、スイッチ３５を閉じ、上記したマイク
ロコントローラ１４の処理モードを検知すると、同スイ
ッチを開く制御パルスＣｏｎｔ３を出力する。これによ
り、記憶モードにおいては、メモリコントローラの出力
するコントロールパルスＣＰ１及びアドレスＡｄ１に同
期してディジタル映像信号Ｄａをバッファメモリ１６に
出力する。再生モードにおいては、メモリコントローラ
の出力するコントロールパルスＣＰ１及びアドレスＡｄ
１に同期してバッファメモリ１６が出力するディジタル
映像信号Ｄａを論理回路３２に入力する。更に、マイク
ロコントローラ１４の処理モードにおいては、論理回路
３２とバッファメモリ１６は切断される。このとき、制
御信号Ｃｏｎｔ１はＨ、Ｌレベルどちらであっても構わ
ない。

【００４２】マイクロコントローラ１４においては、コ
ントロールパルスＣＰ２及びアドレスＡｄ２の出力バッ
ファを、上記メモリコントローラ１０と、ディジタル画
像信号Ｄａの入出力バッファを、上記カメラ信号処理回
路５と同様な回路構成とする。これにより、マイクロコ
ントローラ１４の処理モードにおいては、マイクロコン
トローラ１４がバッファメモリ１６をアクセスし、記憶
／再生モードにおいては、メモリコントローラ１０及び
カメラ信号処理回路５がバッファメモリ１６をアクセス
することが可能となり、第１の実施例で説明したのと同
様の動作が可能となる。

【００４３】本発明の第３の実施例を図６を用いて説明
する。図６は、本発明におけるディジタルカメラ装置の
構成を示すブロック図である。同図において、４０はメ
モリであり、同メモリを制御するコントロールパルスＣ
ＰとアドレスＡｄ及び入出力のデータラインが、バッフ
ァメモリ１６のそれと共用となっていることと、同メモ
リをアクセスすることを示すチップイネーブル（ＣＥ）
がマイクロコントローラ１４から供給されていることを
除けば、その構成は本発明第２の実施例と同じである。
以下、本実施例における動作を説明する。

【００４４】マイクロコントローラ１４によりソフトウ
ェアのディジタル画像処理が施されたディジタル画像信
号Ｄａは、上記第１及び第２の実施例で説明した動作に
より、バッファメモリ１６に記憶される。ユーザは、上
記した再生モードにすることで、記憶されたディジタル
画像信号Ｄａを、外部に出力し、モニタ等の表示手段を
用いてその処理の結果を確認する。その後、記憶するこ
とに決定すると、コントロールパネル１１にあるＳＷを
操作することにより、バッファメモリ１６のアクセス
を、再びマイクロコントローラ１４に戻す。但し、この
確認動作はユーザの手を煩わすことなく自動で行っても
よいし、この確認動作自体を省略しても構わない。マイ
クロコントローラ１４は、バッファメモリ１６に記憶さ
れているディジタル画像データＤａを読み込む。さら
に、ＣＥを制御してメモリ４０のアクセスを開始し、順
次ディジタル画像データＤａをメモリ４０に書き込む。
以上の動作により、カメラ信号処理回路５とマイクロコ
ントローラ１４のディジタル信号処理により生成された
ディジタル画像信号はメモリ４０に記憶される。

【００４５】これにより、バッファメモリ１６は新たな
ディジタル画像データＤａを記憶し、マイクロコントロ
ーラ１４はそのディジタル画像データＤａにソフトウェ
アによるディジタル信号処理が可能となる。また、メモ
リ４０に記憶されたディジタル画像データＤａは、上記
と逆の動作により、マイクロコンピュータ１４を介して
バッファメモリ１６に転送し、上記再生モードにするこ
とにより、出力端子１８若しくは１９より外部出力が可
能となる。これを繰り返すことにより、本発明のディジ
タルカメラ装置は、複数枚あるいは数シーンのディジタ
ル画像データの処理と記憶、再生が可能となる。ここ
で、メモリ４０に電気的に書き込み／消去が可能で、記
憶保持のための電源が不要であるフラッシュ型メモリを
用いれば、外部に特別な記憶装置を用いることなくディ
ジタル画像信号を電源の供給無しで保持することが可能
となる。

【００４６】本発明の第４の実施例を図７を用いて説明
する。図７は、本発明におけるディジタルカメラ装置の
構成の１部を示すブロック図であり、特にディジタル信
号処理されるディジタル画像信号Ｄａの流れを示してい
る。同図において、１６はバッファメモリであり、内部
のメモリ空間を示している。また、１４はマイクロコン
トローラであり、ソフトウェア処理の一部を模式的に示
している。本実施例は、本発明のディジタルカメラ装置
において、特に静止画を取り扱ったものあり、その静止
画処理の１部である画像圧縮／伸長をマイクロコントロ
ーラ１４を用いてソフトウェア処理で行うものである。

【００４７】上記画像圧縮／伸長は、特に限定はしない
が、ここでは公知の技術でも代表的なＪＰＥＧ(Joint P
hotographic Experts Group)方式を用いたときの動作を
以下に説明する。ユーザが、あるシャッタチャンスにコ
ントロールパネル１１にあるＳＷを操作することによ
り、フィールド若しくフレームのディジタル画像データ
Ｄａはバッファメモリ１６に、第１の実施例で説明した
動作により記憶される。このとき、バッファメモリ１６
はそのメモリ空間が図示したようにＡとＢの２つのエリ
アに分けられており、上記ディジタル画像信号ＤａはＡ
のエリアに記憶されるよう、メモリコントローラ１０に
よりアドレス制御されている。その後、マイクロコンピ
ュータ１４によるソフトウェア処理モードになると、以
下に示すＪＰＥＧ処理を行う。

【００４８】先ず、ＪＰＥＧ圧縮の動作を説明する。Ａ
のエリアに記憶されたディジタル画像信号Ｄａは、マイ
クロコントローラ１４の８×８ブロックＲ／Ｗ(Read/Wr
ite)処理部５１に、縦８画素×横８画素の計６４画素単
位で読み込まれる。この８×８のディジタル画像信号Ｄ
ａはＤＣＴ(Discrete Cosine Transform)／逆ＤＣＴ処
理部５２に入力されることにより、ＤＣＴ変換され直流
成分と交流成分に分けられる。ＤＣＴ変換後のディジタ
ル画像信号Ｄａは量子化／逆量子化処理部５３で、量子
化テーブル５４に格納されている量子化テーブルデータ
により量子化され、更にハフマン符号化／復号化処理部
５５で、ハフマンテーブル５６に格納されているハフマ
ンテーブルデータによりハフマン符号化される。ハフマ
ン符号化されたディジタル画像信号Ｄａは可変長に圧縮
された画像信号であり、ビットストリームＲ／Ｗ処理部
５７により、バッファメモリ１６のＢのエリアに書き込
まれる。以上の動作により、バッファメモリのＡのエリ
アに記憶された原画像であるディジタル画像信号Ｄａ
は、８×８ブロックごとにＪＰＥＧ圧縮され、バッファ
メモリ１６のＢのエリアに記憶される。尚、画像信号の
前後に含まれる各種付帯情報は、ビットストリームＲ／
Ｗ制御部で適時付加される。

【００４９】以上の動作により、バッファメモリ１６に
は原画像と圧縮信号といったディジタル画像信号Ｄａを
ＡとＢ別々２つのエリアに記憶することができる。これ
により、ＪＰＥＧ圧縮処理を施した後でも前述した再生
モードを用いれば、ＪＰＥＧ圧縮後のディジタル画像信
号Ｄａを出力端子１９から出力するばかりでなく、原画
像であるディジタル画像信号Ｄａもディジタルならば出
力端子１９から、アナログならば出力端子１８から出力
することが可能となる。

【００５０】次に、ＪＰＥＧ伸長の動作を説明する。Ｂ
のエリアに記憶されたＪＰＥＧ圧縮データであるディジ
タル画像信号Ｄａは、マイクロコントローラ１４のビッ
トストリームＲ／Ｗ制御部により読み込まれ、画像信号
と付帯情報に分離される。画像信号は付帯情報を基にハ
フマン符号化／復号化処理部５５でハフマン復号化さ
れ、量子化／逆量子化処理部５３で逆量子化される。更
に、ＤＣＴ／逆ＤＣＴ処理部５２で逆ＤＣＴ変換され、
８×８ブロックＲ／Ｗ処理部５１により、バッファメモ
リ１６のＡのエリアに伸長されたディジタル画像信号Ｄ
ａとして記憶される。

【００５１】以上の動作により、上記したＪＰＥＧ圧縮
処理と同様にＪＰＥＧ伸長処理後は、バッファメモリ１
６に圧縮信号と伸長画像のディジタル画像信号ＤａをＢ
とＡの２つのエリアに記憶することができ、上記再生モ
ードによりＪＰＥＧ圧縮後のディジタル画像信号Ｄａ及
びＪＰＥＧ伸長後のディジタル画像信号Ｄａを出力端子
１８と出力端子１９より出力することができる。

【００５２】したがって、本発明を用いれば、バッファ
メモリ１６をアクセスするだけで外部に接続したモニタ
などに直接出画可能な画像信号の記憶と再生、ＪＰＥＧ
圧縮／伸長された画像信号の生成及び外部出力が可能と
なる。

【００５３】本発明の第５の実施例を図８を用いて説明
する。図８は、本発明におけるディジタルカメラ装置の
構成の１部を示すブロック図であり、特にディジタル信
号処理されるディジタル画像信号Ｄａの流れを示してい
る。同図において、１６はバッファメモリ、４０はメモ
リであり、共に内部のメモリ空間を、１４はマイクロコ
ントローラであり、ソフトウェア処理の１部を模式的に
示している。本実施例は、前述した第４の実施例に、新
たにメモリ４０を付加したもので、静止画処理の１部で
あるＪＰＥＧ画像圧縮／伸長と、圧縮データ記憶用のメ
モリ４０の制御をマイクロコントローラ１４を用いてソ
フトウェア処理で行うものである。

【００５４】先ず、ＪＰＥＧ圧縮から記憶に至るまでの
動作を説明する。

【００５５】バッファメモリ１６のＡのエリアに記憶さ
れたディジタル画像信号Ｄａは、マイクロコントローラ
１４に読み込まれ、ＪＰＥＧ圧縮／伸長処理部６１に入
力される。このＪＰＥＧ圧縮／伸長処理部６１は、上記
第４の実施例における８×８ブロックＲ／Ｗ処理部５１
とＤＣＴ／逆ＤＣＴ処理部５２と量子化／逆量子化処理
部５３と量子化テーブル５４とハフマン符号化／復号化
処理部５５とハフマンテーブル５６及びビットストリー
ムＲ／Ｗ処理部５７を１つのソフトウェア処理としてま
とめたものであり、上記と同様の動作により、ＪＰＥＧ
圧縮したディジタル画像信号Ｄａをバッファメモリ１６
のＢのエリアに書き込む。１画面分のＪＰＥＧ圧縮処理
が終了した後、ユーザのコントロールパネル１１のＳＷ
操作あるいはＪＰＥＧ圧縮処理の終了に連動して、マイ
クロコントローラ１４はバッファメモリ１６のＢのエリ
アに記憶されたＪＰＥＧ圧縮後のディジタル画像信号Ｄ
ａをメモリＲ／Ｗ処理部６２に読み込む。メモリＲ／Ｗ
処理部６２は、メモリ４０を例えば図示したようなＣ，
Ｄ，Ｅ，Ｆの４つのエリアにメモリ空間を分割して管理
しており、ＪＰＥＧ圧縮されたディジタル画像信号Ｄａ
は、その１つのエリア（ここではＣのエリア）に記憶す
るよう制御される。

【００５６】次に、ＪＰＥＧ伸長とその再生までの動作
を説明する。

【００５７】上記ＪＰＥＧ圧縮、記憶処理によってメモ
リ４０に記憶されている複数枚のディジタル画像信号Ｄ
ａのうち、ユーザのコントロールパネル１１のＳＷ操作
等により１枚分のディジタル画像信号Ｄａを記憶したエ
リア（ここではＣエリア）がアクセスされ、マイクロコ
ントローラ１４のメモリＲ／Ｗ処理部６２に読み込ま
れ、順次バッファメモリ１６のＢのエリアに書き込まれ
る。このＪＰＥＧ圧縮されたディジタル画像信号Ｄａ
は、再びマイクロコントローラ１４に読み込まれ、ＪＰ
ＥＧ圧縮／伸長処理部６１によりＪＰＥＧ伸長が行わ
れ、バッファメモリ１６のＡのエリアに書き込まれる。
以上の動作により、ＪＰＥＧ圧縮、記憶時であれば、圧
縮されたディジタル画像信号Ｄａが、ＪＰＥＧ伸長、再
生時であれば、メモリ４０から読み出されたすでに圧縮
されたディジタル画像信号Ｄａが、一時バッファメモリ
１６のＢのエリアに記憶される。

【００５８】したがって、本発明を用いれば、一連の処
理（例えば１画面分のＪＰＥＧ圧縮／伸長）でアクセス
するメモリが１つで済むため、複数の異なったタイプの
メモリのアクセスを、あるディジタル画像処理の最中に
切り替えて行うと言った複雑な処理を回避することがで
きる。ここで言う異なったタイプのメモリとは、例えば
ＤＲＡＭ、ＳＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、
ＥＥＰＲＯＭ等のアクセス方法の異なるものである。

【００５９】本発明の第６の実施例を図９を用いて説明
する。図９は、本発明におけるディジタルカメラ装置の
構成の１部を示すブロック図であり、特にディジタル信
号処理されるディジタル画像信号Ｄａの流れを示してい
る。同図において、１６はバッファメモリ、４０はメモ
リであり、共に内部のメモリ空間を、１４はマイクロコ
ントローラであり、ソフトウェア処理の１部を模式的に
示している。また、７２は入出力端子、７３はパーソナ
ルコンピュータ（以下ＰＣと称す）である。本実施例
は、前述した第５の実施例におけるマイクロコンピュー
タ１４内に、外部機器とディジタル画像信号等のディジ
タルデータの入出力を行う外部Ｉ／Ｆ処理部を設け、入
出力端子１９を介して外部機器と通信をソフトウェア処
理で行うものである。

【００６０】先ず、本発明のディジタルカメラ装置が、
ディジタル画像信号ＤａをＰＣ７３へ転送する動作を説
明する。ＰＣ７３とマイクロコントローラ１４が通信状
態に入り、ＰＣ７３よりメモリ４０に記憶されているＪ
ＰＥＧ圧縮されたディジタル画像信号Ｄａの出力要求が
あると、外部Ｉ／Ｆ処理部は何枚目に記憶したディジタ
ル画像信号Ｄａが要求されたかを検出する。メモリＲ／
Ｗ制御部は、その何枚目に相当するメモリ４０のエリア
（ここではＣエリア）をアクセスし、圧縮されたディジ
タル画像信号Ｄａをバッファメモリ１６のＢのエリアに
転送する。ＰＣ７３の要求するディジタル画像信号が圧
縮データであれば、Ｂのエリアにある圧縮されたディジ
タル画像信号Ｄａを外部Ｉ／Ｆ処理部７１は出力端子７
２を介してＰＣ７３に出力する。また、ＰＣ７３の要求
するディジタル画像信号が非圧縮データであれば、エリ
アＢに記憶してあるＪＰＥＧ圧縮されたディジタル画像
信号Ｄａは、再びマイクロコントローラ１４に読み込ま
れ、ＪＰＥＧ圧縮／伸長処理部６１によりＪＰＥＧ伸長
が行われ、バッファメモリ１６のＡのエリアに書き込ま
れる。その後、外部Ｉ／Ｆ処理部７１は、Ａのエリアに
ある伸長されたディジタル画像信号Ｄａを入出力端子７
２を介してＰＣ７３に出力する。

【００６１】ここで、ＰＣ７３の要求するディジタル画
像信号が圧縮データであっても、ＪＰＥＧ圧縮／伸長処
理部６１によりＪＰＥＧ伸長を行い、前述した再生モー
ドで出力端子１８より外部モニタ等に出力することによ
り、ユーザが何を撮影したかを確認することが可能であ
ることは言うまでもない。以上の動作により、ＰＣ７３
が要求するディジタル画像信号Ｄａは、圧縮／非圧縮の
いずれの形式であっても、マイクロコントローラ１４か
ら出力可能である。

【００６２】次に、ＰＣ７３から本発明のディジタルカ
メラ装置へ、ディジタル画像信号Ｄａを転送する動作を
説明する。ＰＣ７３とマイクロコントローラ１４が通信
状態に入り、ＰＣ７３よりディジタル画像信号Ｄａの入
力要求があると、外部Ｉ／Ｆ処理部はＰＣ７３からの入
力を受け付け、入出力端子７２を介してＰＣ７３よりデ
ィジタル画像信号Ｄａがマイクロコントローラ１４に入
力される。入力されたディジタル画像信号Ｄａは、外部
Ｉ／Ｆ処理部７１で非圧縮データか圧縮データかを判別
され、非圧縮データであればバッファメモリ１６のエリ
アＡに、圧縮データであればバッファメモリ１６のエリ
アＢにディジタル画像信号Ｄａを書き込まれる。エリア
Ａに記憶された非圧縮のディジタル画像信号Ｄａは、再
びマイクロコントローラ１４に読み込まれ、ＪＰＥＧ圧
縮／伸長処理部６１によりＪＰＥＧ圧縮が行われ、バッ
ファメモリ１６のエリアＢに書き込まれる。従って、Ｐ
Ｃ７３から入力されたディジタル画像信号Ｄａは、圧縮
／非圧縮データに関わらず変換され圧縮データの形式で
バッファメモリ１６のエリアＢに記憶される。この圧縮
されたディジタル画像信号Ｄａは、メモリＲ／Ｗ処理部
によりメモリ４０のユーザの指定するエリア（ここでは
エリアＣ）に書き込まれる。

【００６３】このユーザのエリア指定は、前述したコン
トロールパネル１１のＳＷ操作でも、ＰＣ７３からでも
構わない。また、ＰＣ７３へディジタル画像信号を出力
するときと同様に、ＰＣ７３から入力されるディジタル
画像信号が圧縮データであっても、ＪＰＥＧ圧縮／伸長
処理部６１によりＪＰＥＧ伸長を行い、前述した再生モ
ードで出力端子１８より外部モニタ等に出力することに
より、ユーザが、ＰＣ７３から入力された画像の内容を
確認することも可能である。

【００６４】以上の動作により、ＰＣ７３から入力され
るディジタル画像信号Ｄａは、圧縮／非圧縮のいずれの
形式であっても、メモリ４０に記憶することが可能であ
る。したがって、本発明のディジタルカメラ装置は、Ｐ
Ｃ等の外部機器とのディジタル画像信号Ｄａの入出力
が、マイクロコントローラ１４のソフトウェア処理によ
り、入出力されるディジタル画像信号Ｄａの形式によら
ず可能となる。

【００６５】本発明の第７の実施例を図１０及び図１１
を用いて説明する。図１０は、本発明におけるディジタ
ルカメラ装置の構成の１部であるバッファメモリ１６の
メモリ空間を模式的に示しており、図１０は、バッファ
メモリ１６のアクセスする各パルスタイミングの１例を
示している。本実施例は、前述した第４の実施例におけ
るバッファメモリ１８のアドレス制御に関するものであ
り、以下に動作を説明する。

【００６６】カメラ信号処理回路５で生成したディジタ
ル画像信号Ｄａは、上記説明した記憶モードにより、メ
モリコントローラ１０がバッファメモリ１６をアクセス
して、バッファメモリ１６のエリアＡに書き込まれる。
このとき、通常は図１０（ａ）に示すように、実際の画
像と２次元的に同じか、それに準拠した位置に相当する
アドレスに書き込まれるが、本発明では、同図（ａ）の
８１に示す縦８画素×横８画素の計６４画素を１つのブ
ロックとして、その１行目の８画素に続いて２行目の８
画素を同じ行アドレスに連続に書き込まれるよう制御す
る。３行目以降の８画素も同様に制御され、１ブロック
分の画像データは、同図（ｂ）の８２に示すような１行
のデータブロックになる。

【００６７】しかる後、ＪＰＥＧ圧縮の動作が開始され
ると、マイクロコントローラ１４はバッファメモリ１６
から縦８画素×横８画素の計６４画素を１つのブロック
としてディジタル画像信号Ｄａを読み出し、ＤＣＴ変
換、さらにハフマン符号化を施して圧縮されたビットス
トリームを生成し、バッファメモリ１６のエリアＢに書
き込むが、上記メモリ制御によりディジタル画像信号Ｄ
ａは、縦８画素×横８画素のブロックごとに１行の連続
したアドレスにバッファメモリに書き込まれているた
め、マイクロコントローラ１４は、ある１行の行アドレ
スの連続した列アドレスをアクセスする制御でディジタ
ル画像信号Ｄａを読み出すことができる。

【００６８】この制御による、メモリアクセスのタイミ
ングを図１１を用いて説明する。同図は、バッファメモ
リ１６に公知メモリの代表的な１つであるＤＲＡＭを用
いたときのデータ読み出し時のアクセスを示したもので
ある。（ａ）は上記通常制御で書き込みされたデータを
読み出す場合、（ｂ）は本発明制御で書き込まみされた
データを読み出す場合のタイミングで、ともに、ＤＲＡ
Ｍの公知の高速モードの１つである高速ページモードで
アクセスしたときのものである。

【００６９】ＲＡＳ(Row Address Strobe)は行選択パル
スで、ＣＡＳ(Colum Address Strobe)は列選択パルスで
ある。尚、説明を簡単にするためにライトイネーブル
（ＷＥ）、アウトプットイネーブル（ＯＥ）等のコント
ロールパルスは省略してある。

【００７０】先ず、ＤＲＡＭのアクセス方法を簡単に説
明する。行アドレス（Ｒ）をＲＡＳの立ち下がりで選択
し、更に列アドレス（Ｃ）をＣＡＳの立ち下がりで選択
すると、一定の遅延時間の後、選択されたアドレスのデ
ータが出力される。高速ページモードでは、行アドレス
（Ｒ）を選択した後、列アドレス（Ｃ）を連続して選択
することで、同一行のデータにアクセスすることが可能
である。

【００７１】したがって、図１１（ａ）では、行アドレ
ス（Ｒ）を選択した後、列アドレス（Ｃ）を連続して８
回選択して８個のデータを出力すると、再び行アドレス
（Ｒ）を選択し、列アドレス（Ｃ）を選択しなければな
らない。ところが、同図（ｂ）では行アドレス（Ｒ）の
選択は１回若しくは２回（バッファメモリ１６の列サイ
ズが６４の倍数とは限らないため、途中での行アドレス
の更新が考えられるから）でよく、後は列アドレス
（Ｃ）を連続して選択することで６４画素分のデータを
出力できる。これにより同図（ａ）に示す時間Ｔ×８若
しくは７程、バッファメモリ１６のアクセス時間が短縮
できる。したがって、この短縮時間×全ブロック数×読
み出し回数×書き込み回数分だけ、全体の処理時間の短
縮が可能となる。実際には、メモリコントローラ１０の
アドレス制御が複雑になり、こちら側でのアクセス時間
の増加が考えられる。しかしながら、これはハードウェ
アによる処理であるため、アドレス生成のための演算と
その出力が殆ど１システムクロックで可能であるのに対
し、マイクロコントローラ１４のアドレス制御はソフト
ウェアによる処理のため、同じ処理でも数倍の処理時間
が必要となるため、上記制御は、十分な効果が得られ
る。

【００７２】

【発明の効果】本発明によれば、ハードウェアで処理を
行うディジタル信号処理手段と、ソフトウェアで処理を
行うマイクロコントローラが、画像データの一時記憶を
行う第１のメモリを共有してアクセスする構成すること
により、小規模な回路構成で、ハードウェアとソフトウ
ェアの共存した信号処理が可能なディジタルカメラを提
供することができる。

【００７３】更に、第２のメモリをマイクロコントロー
ラに接続することにより、上記信号処理により生成され
たディジタル画像信号を格納することが可能となり、複
数枚の処理が可能なディジタルカメラを提供することが
できる。

【００７４】更に、第２のメモリをフラッシュメモリ等
にするにことで、電源の供給が無くてもディジタル画像
信号の保持が可能なディジタルカメラを提供することが
できる。

【００７５】更に、ハードウェアにより生成したディジ
タル画像信号が格納された第１のメモリをアクセスし、
マイクロコントローラによりソフトウェア処理した後再
び第１のメモリに格納する際、異なったメモリ空間に格
納することで、同一のメモリのアクセスで一連のソフト
ウェア処理が可能となる。

【００７６】更に、外部装置とディジタルカメラ装置間
のデータ入出力を、マイクロコントローラでソフトウェ
ア処理により行い、そのデータの形式に応じて第１のメ
モリの異なったエリアにアクセスして処理を行うことに
より、異なった形式のデータであっても相互通信の可能
なディジタルカメラ装置を提供することができる。

【００７７】更に、ディジタル信号処理手段による第１
のメモリの書き込みアドレスを、マイクロコントローラ
による同メモリのアクセスが容易になるよう選んで設定
することで、ソフトウェアによる処理時間が高速なディ
ジタルカメラ装置を提供することができる。

【図面の簡単な説明】

【図１】本発明によるディジタルカメラ装置の第１の実
施例の構成を示すブロック図である。

【図２】第１の実施例の動作を説明するためのタイミン
グ図である。

【図３】本発明によるディジタルカメラ装置の第２の実
施例の構成を示すブロック図である。

【図４】第２の実施例を説明するためのメモリコントロ
ーラの内部構成を示すブロック図である。

【図５】第２の実施例を説明するためのカメラ処理回路
の内部構成を示すブロック図である。

【図６】本発明によるディジタルカメラ装置の第３の実
施例の構成を示すブロック図である。

【図７】本発明によるディジタルカメラ装置の第４の実
施例の構成を示すブロック図である。

【図８】本発明によるディジタルカメラ装置の第５の実
施例の構成を示すブロック図である。

【図９】本発明によるディジタルカメラ装置の第６の実
施例の構成を示すブロック図である。

【図１０】本発明によるディジタルカメラ装置の第７の
実施例を説明するバッファメモリのメモリ空間を示す模
式図である。

【図１１】第７の実施例の動作タイミングを説明するた
めのタイミング図である。

【符号の説明】

１…レンズ、２…撮像素子、３…ＡＭＰ、４…Ａ／Ｄ、５…カメラ信号処理回路、６…エンコーダ、７…Ｄ／Ａ、８…発信器、９…タイミング発生回路、１０…メモリコントローラ、１１…コントロールパネル、１２…モード選択回路、１３…発信器、１４…マイクロコントローラ、１５…ＳＷ、１６…バッファメモリ、１７…ＯＲゲート、１８…出力端子、１９…出力端子。２１…入力バッファ、２２…論理回路、２３…出力バッファ、３１…入力バッファ、３２…論理回路、３３…入出力バッファ、３４…インバータ、３５…ＳＷ、４０…メモリ。５１…８×８ブロックＲ／Ｗ処理部、５２…ＤＣＴ／逆ＤＣＴ処理部、５３…量子化／逆量子化処理部、５４…量子化テーブル、５５…ハフマン符号化／復号化処理部、５６…ビットストリームＲ／Ｗ処理部。６１…ＪＰＥＧ圧縮／伸長処理部、６２…メモリＲ／Ｗ処理部、７１…外部Ｉ／Ｆ処理部、７２…入出力端子、７３…パーソナルコンピュータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者工藤善道神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マルチメディアシステム開発本部内 (72)発明者大坂一朗神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マルチメディアシステム開発本部内 (72)発明者井浦則行神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マルチメディアシステム開発本部内

Claims

【特許請求の範囲】

【請求項１】光学像を光電変換して電気的な画像情報信
号を生成する撮像手段、該撮像手段の出力をアナログ−ディジタル変換し、ディ
ジタル信号処理を施して、ディジタル画像データを生成
する第１のディジタル信号処理手段、該ディジタル画像データを格納する第１のメモリ、第１のアクセスにより、該第１のディジタル信号処理手
段が生成する該ディジタル画像データを該第１のメモリ
に格納し、さらに該第１のメモリに格納した該ディジタ
ル画像データを該第１のディジタル信号処理手段に転送
する制御手段、第２のアクセスにより、該第１のメモリに格納されたデ
ィジタル画像データに第２のディジタル信号処理をソフ
トウェアで施すマイクロコントローラ、及び該第１と該
第２のアクセスを切り替える手段を設け、該第１のディジタル信号処理手段と該マイクロコントロ
ーラとで該第１のメモリのメモリ空間を共有して、該第
１のメモリに格納されたディジタル画像データにディジ
タル信号処理を施すことを特徴とするディジタルカメ
ラ。
【請求項２】さらに、前記マイクロコントローラが制御
する第２のメモリを設け、第３のアクセスにより、該マ
イクロコントローラを介した前記第１及び第２のメモリ
間のディジタル画像データの転送、または、該マイクロ
コントローラが生成したディジタル画像データの該第１
及び第２のメモリへの転送が行なわれることを特徴とす
る請求項１記載のディジタルカメラ。
【請求項３】前記マイクロコントローラが制御する第２
のメモリは、当該ディジタルカメラの電源の供給が絶た
れても格納したディジタル画像データの内容が消えない
ＥＥＰＲＯＭあるいはフラッシュメモリであることを特
徴とする請求項２記載のディジタルカメラ。
【請求項４】前記第１のメモリは、前記第２のディジタ
ル信号処理手段で生成されるディジタル画像データを格
納する際、前記第１のディジタル信号処理手段で生成さ
れたディジタルデータの格納されたメモリ空間と異なっ
たメモリ空間に格納することを特徴とする請求項１記載
のディジタルカメラ。
【請求項５】外部装置に接続可能とするコネクタ、及び
該コネクタを介して外部装置と該第１のメモリとの間で
ディジタル画像データその他ディジタルデータの入出力
を可能とする第４のアクセス手段を前記マイクロコント
ローラに設けたことを特徴とする請求項２または４記載
のディジタルカメラ。
【請求項６】前記第４のアクセス手段により、前記外部
装置より前記第１のメモリにディジタル画像データその
他ディジタルデータが入力された際、その組成に応じて
前記第１のメモリの異なったメモリ空間にデータを格納
することを特徴とする請求項５記載のディジタルカメ
ラ。
【請求項７】前記第１のメモリに格納されるディジタル
画像データのアドレスは、前記マイクロコントローラの
アドレス制御を基準とすることを特徴とする請求項１記
載のディジタルカメラ装置。