JP2015508515A - 密結合低電力画像処理のための方法および装置 - Google Patents

Abstract

画像が、Ｎ個のピクセルブロックに分割され、ブロックごとにカメラコアに記憶され、カメラコアからブロックごとに、ローカルメモリに対してローカルなダウンストリーム処理エンジンに転送される。ブロックごとの転送において、カメラコアとダウンストリーム処理エンジンとの間で直接のハンドシェーキングが通信される。場合によっては、光学センサースキャナが画像をフレームレートのＮ倍の走査レートで分割し、各走査がフレームのブロックを与える。場合によっては、ブロックごとの転送は、直接のハンドシェーキングによって制御される、カメラコアに対してローカルなローカルメモリを通る転送を含む。

Description

本開示の技術分野はビデオデータ通信および処理に関する。

いくつかのビデオシステムは、ビデオコーダ／デコーダ（ＶＣＯＤＥＣ）とローカルメモリとを有するビデオ回路内のカメラコア(camera core)にビデオフレームを転送する光学センサーを有する。ビデオフレームは、コーディングおよび後続の処理のためにカメラコアから移り、最終的にＶＣＯＤＥＣに到達しなければならない。しかしながら、カメラコアおよびローカルメモリにはビデオフレームバッファとして機能するために十分な記憶容量がないので、カメラコアはビデオフレームをＶＣＯＤＥＣに直接ハンドオフすることができない。カメラコアにはまた、概して、ビデオフレームをＶＣＯＤＥＣに移すために必要とされるハンドシェーキング機能がない。ビデオ回路は、したがって、カメラコアからビデオフレーム全体を外部メモリにオフロードし、次いで、外部メモリからこれらのオフロードされたビデオフレームを取り出し、フレームをＶＣＯＤＥＣに入力する。ビデオフレームのオフロードおよび取出しは概してアプリケーションプロセッサによって制御される。しかしながら、外部メモリおよびアプリケーションプロセッサはそれぞれかなりの電力を消費する。

この電力を低減またはオフセットするための従来の手段および取り組みは、外部メモリ、およびカメラコアと外部メモリとの間のインターフェース回路をより極めて近接して配置すること、ならびにバス効率を高めるためにビデオフレーム転送のためにより高いバースト長を使用することを含む。従来の手段および取り組みはまた、バスおよびコアクロックのスケーリングを含む。従来の手段および取り組みは、電力消費を低減するが、外部メモリまたはアプリケーションプロセッサによる電力消費を除去しない。

本概要は、すべての企図された態様の概観ではなく、あるいはすべての実施形態またはそれらのすべての態様の範囲を定めるものでもない。それの唯一の目的はいくつかの例示的な概念を提示することであり、それらの概念のすべては、特に、本開示の後のセクションに記載した様々な例示的な実施形態のより詳細な説明からさらに理解されよう。

例示的な一実施形態によれば、画像処理の方法は、画像をカメラコアにおいて受信することと、次いで、カメラコアから画像をブロックベース(block basis)でダウンストリーム処理エンジンに転送することとを含み得、一態様では、ブロックベースでの転送は、カメラコアとダウンストリーム処理エンジンとの間で直接のハンドシェイク信号(direct handshake signals)を通信することを含み得る。

一態様では、カメラコアとダウンストリーム処理エンジンとの間で直接のハンドシェイク信号を通信することは、カメラコアとダウンストリーム処理エンジンとに結合された直接のハンドシェーキング経路(direct handshaking path)を介して行われ得る。

一態様では、画像をカメラコアにおいて受信することは、光学センサーにおいて画像を複数のＮ個のブロックに分割することと、Ｎ個のブロックの量をカメラコアとローカルメモリとのうちの少なくとも１つに同時に並行して(concurrently)記憶することとを含み得る。

一態様では、画像をカメラコアにおいて受信することは、光学センサーにおいて画像のＮ個の走査を実行することと、Ｎ個の走査の各々について、画像の少なくとも１つのブロックをカメラコアとカメラコアに関連するローカルメモリとのうちの少なくとも１つに転送することと、Ｎ個のブロックの量(quantity)をカメラコアとローカルメモリとのうちの少なくとも１つに同時に若しくは並行して(concurrently)記憶することとを含み得る。

例示的な一実施形態によれば、画像処理の方法は、画像の１つの走査を取得するために光学センサーを走査することと、画像の１つの走査の所与のＮブロック分割のブロックを抽出することと、抽出されたブロックをカメラコアまたはカメラコアに関連するローカルメモリのうちの少なくとも１つに記憶することと、カメラコアまたはローカルメモリのうちの少なくとも１つから、１つの抽出されたブロックをダウンストリーム処理エンジンに転送することと、処理エンジンに画像を与えるために、走査すること、抽出すること、記憶すること、および転送することをＮ回繰り返すこととを含み得る。

一態様では、カメラコアまたはローカルメモリのうちの少なくとも１つから、１つの抽出されたブロックをダウンストリーム処理エンジンに転送することは、カメラコアとダウンストリーム処理エンジンとの間でハンドシェーキング信号(handshaking signal)を通信することを含む。

例示的な一実施形態によれば、画像プロセッサは、画像の１つの走査を取得するために光学センサーを走査するための手段と、画像の１つの走査の所与のＮブロック分割のブロックを抽出するための手段と、抽出されたブロックをカメラコアまたはカメラコアに関連するローカルメモリのうちの少なくとも１つに記憶するための手段と、カメラコアまたはローカルメモリのうちの少なくとも１つから、１つの抽出されたブロックをダウンストリーム処理エンジンに転送するための手段であって、カメラコアまたはローカルメモリのうちの少なくとも１つから、１つの抽出されたブロックをダウンストリーム処理エンジンに転送することが、カメラコアとダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することを含む、転送するための手段とを含み得る。

例示的な一実施形態によれば、画像プロセッサは、カメラコアと、データ相互接続を介して(over)カメラコアに結合されたダウンストリームプロセッサと、カメラコアとダウンストリームプロセッサとに結合された直接のハンドシェーキング経路とを含み得、一態様では、カメラコアは、所与のビデオフレームを受信することと、ビデオフレームをＮ個のピクセルブロックとしてダウンストリームプロセッサに転送することと、直接のハンドシェーキング経路を通して各ピクセルブロックの転送を制御することとを行うように構成され得る。

例示的な一実施形態によれば、コンピュータプログラム製品は、画像の１つの走査を取得するために光学センサーを走査することを少なくとも１つのコンピュータに行わせるためのコードと、画像の１つの走査の所与のＮブロック分割のブロックを抽出することを少なくとも１つのコンピュータに行わせるためのコードと、抽出されたブロックをカメラコアまたはカメラコアに関連するローカルメモリのうちの少なくとも１つに記憶することを少なくとも１つのコンピュータに行わせるためのコードと、カメラコアまたはローカルメモリのうちの少なくとも１つから、１つの抽出されたブロックをダウンストリーム処理エンジンに転送することを少なくとも１つのコンピュータに行わせるためのコードと、処理エンジンに画像を与えるために、走査すること、抽出すること、記憶すること、および転送することをＮ回繰り返すことを少なくとも１つのコンピュータに行わせるためのコードとを備えるコンピュータ可読媒体を含むことができる。

例示的な一実施形態によれば、画像プロセッサは、画像を受信するための手段、および受信された画像の少なくとも一部分を記憶するための手段を有するカメラコアと、カメラコアから画像をブロックベースでダウンストリーム処理エンジンに転送するための手段であって、転送することが、カメラコアとダウンストリーム処理エンジンとの間のハンドシェーキング信号の通信を含む、転送するための手段とを含み得る。

付属文書において見つけられる添付の図面は、本発明の実施形態の説明において助けとなるように提示され、実施形態の限定ではなく、実施形態の例示のみのために与えられるものである。

１つの例示的な関連技術のビデオフローおよびビデオシステムを示す図。 例示的な一実施形態による、ダウンストリームプロセッサ転送システムへの１つのビデオダイレクトカメラと、ダウンストリームプロセッサブロック転送への１つの例示的なダイレクトビデオカメラとの機能ブロック図。 様々な例示的な実施形態による、ビデオフレームをＮ個のピクセルブロックに分割する一例と、ピクセルブロックのダウンストリームプロセッサ転送への対応するダイレクトカメラの流れ図。 例示的な一実施形態による、１つの例示的なパーソナルコンピューティングデバイスの機能ブロック図。

本発明による特定の例示的な実施形態の以下の説明および関連する図面において、本発明の態様が開示される。これらの特定の例示的な実施形態は、当業者が様々な概念をさらに理解するのを支援するためのもの、および本開示からそのような当業者に明らかになり得る様々な実施形態または代替実施形態のいずれかにおいて本発明を実施するためのものにすぎないことを理解されよう。

本明細書で使用する用語は、特定の実施形態について説明するためのものにすぎず、本発明の実施形態、またはそれの態様の範囲を限定するものではない。さらに用語に関して、「例示的」という単語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。本明細書で「例示的」と記載されたいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、説明する特徴、利点または動作モードを含むことを必要としない。

さらに、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用する「備える(comprises)」、「備えている(comprising)」、「含む(includes)」、および／または「含んでいる(including)」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことを理解されよう。

さらに、いくつかの実施形態では、たとえば、コンピューティングデバイスの要素によって実行され得る一連のアクションに関して説明する。本明細書で説明する様々なアクションは、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって、１つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行され得ることを認識されよう。さらに、本明細書で説明するこれらの一連のアクションは、実行時に、コンピュータまたは関連するプロセッサに本明細書で説明する機能を実行させるコンピュータ命令の対応するセットを記憶した任意の形態のコンピュータ可読記憶媒体内で全体として実施されるべきものと見なされ得る。したがって、本発明の様々な態様は、すべてが添付の特許請求の範囲の範囲内に入ることが企図されているいくつかの異なる形態で実施され得る。さらに、本明細書で説明する実施形態の各々について、任意のそのような実施形態の対応する形式について、本明細書では、たとえば、説明するアクションを実行する「ように構成された論理」として説明することがある。

情報および信号は、多種多様な技術および技法のいずれかを使用して表され得ることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光界、電子スピン粒子、電子スピン、あるいはそれらの任意の組合せによって表され得る。

さらに、本明細書で開示する実施形態に関連して説明する様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、概してそれらの機能に関して説明する。当業者が諒解するように、そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるか、または組合せとして実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。当業者は、説明する機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。

本明細書で開示する実施形態と関連して説明する方法、シーケンスおよび／またはアルゴリズムは、ハードウェアで直接実装されるか、プロセッサによって実行されるソフトウェアモジュールで実装されるか、またはそれらの２つの組合せで実装され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化され得る。

したがって、本発明の様々な実施形態は、本実施形態に従ってプロセスを実行すること、またはプロセスを実行するように他の構造を制御することをコンピュータに行わせる命令を実施するコンピュータ可読媒体を含むか、あるいはそのコンピュータ可読媒体を使用して実施され得る。したがって、本発明は、図示の例に限定されるものではなく、本明細書で説明する機能を実行するための任意の手段が本発明の実施形態に含まれる。

関連技術の図１に、光学センサー１０３をインターフェースし、マルチメディアファブリック１１２によって相互接続されたカメラコア１０４とローカルメモリ(local memory)１０６とビデオコーダ／デコーダ（ＶＣＯＤＥＣ）１０８と３Ｄプロセッサ１１０とを有する、従来のビデオ回路１０２を有する従来のビデオシステム１００を示す。従来のビデオ回路１０２はまた、マルチメディアファブリック(multimedia fabric)１１２に接続し、アプリケーションプロセッサ１１６と外部メモリコントローラ１１８とを相互接続する、アプリケーション（または「アプリ」）ファブリック(application (or “apps”) fabric)１１４を有する。外部メモリコントローラ１１８は、以下でより詳細に説明するように、外部メモリ１２０（たとえば、外部ＤＤＲ）とインターフェースし、外部メモリ１２０へのデータのオフロードと外部メモリ１２０からのデータの取出しとを制御する。

引き続き図１を参照すると、従来のビデオシステム１００において、外部光学センサー１０３は、光ピクセルセンサーのＭ行×Ｎ列ピクセルアレイ（別個に図示せず）であり得る。従来のビデオシステム１００のある動作では、光学センサー１０３は一連のラスタ走査を実行し、各ラスタ走査は、（以下で代替的に「生ビデオフレーム(raw video frame)」と呼ぶ）Ｍ×Ｎピクセルフレームを生成する。ラスタ走査レートは、毎分ＦＳフレームのフレームレートで生ビデオフレームを生成する、毎分ＦＳラスタ走査であり得る。従来のビデオ回路１０２は、光学センサー１０３からフレームレートＦＳで受信した生ビデオフレームをカメラコア１０４に入力する。カメラコア１０４は、次いで、クロップ(crop)およびブロックおよび輝度など、各フレームに対して単純なフォーマッティング機能を実行して、本明細書で「フォーマット済み生フレーム(formatted raw frames)」と呼ぶものを生成する。より実質的でより高い計算負荷動作(computational burden operations)、たとえばビデオ圧縮または３Ｄ処理は、デコーダＶＣＯＤＥＣ１０８および／または３Ｄプロセッサ１１０などのダウンストリームプロセッサによって実行される。

引き続き図１を参照すると、それの限られたメモリスペースにより、カメラコア１０４は実質的に２つ以上のフレームを保持することができない。また、長い間知られているように、カメラコア１０４と、マルチメディアファブリック１１２と、ダウンストリームプロセッサ（たとえば、ＶＣＯＤＥＣ１０８または３Ｄプロセッサ１１０）とのアーキテクチャにより、カメラコア１０４は、多くのアプリケーションにおいて使用されるフレームレートＦＳに対応するのに十分なレートでフォーマット済み生フレームをこれらのダウンストリームプロセッサに直接転送することが実行不可能になる。

図１などに示す従来のビデオシステムの上記で説明した制限に対する知られている解決策は、データフローＯＦＦＬＯＡＤによって示され、それに続いて、その外部メモリからのフォーマット済み生フレームの制御された取出しと、選択されたダウンストリームプロセッサ、たとえば、従来のビデオ回路１０２の内部のＶＣＯＤＥＣ１０８へのこれらのフレームの順序付き入力とを伴うデータフローＲＴＲＶによって示されるように、例示的なアプリケーションプロセッサ１１６およびメモリコントローラ１１８などのプロセッサリソースが、例示的な外部メモリ１２０などの外部メモリへのフォーマット済み生フレームのオフロードを実行することである。図１に示すＯＦＦＬＯＡＤは、データカメラコア１０４からマルチメディアファブリック１１２を通り、アプリファブリック１１４およびメモリコントローラ１１８を通って外部メモリ１２０に到達することができる。ＲＴＲＶは、実質的に逆方向であり得、すなわち、外部メモリ１２０から、外部メモリコントローラ１１８を通り、アプリファブリック１１４およびマルチメディアファブリック１１２を通ってＶＣＯＤＥＣ１０８に到達することができる。上記のように、アプリケーションプロセッサ１１６は、ＶＣＯＤＥＣ１０８（または別の選択されたダウンストリームプロセッサ、たとえば３Ｄプロセッサ１１０）にフォーマット済み生フレームデータを順序付き入力として与えるように取出しおよびデータフローＲＴＲＶを制御し、その順序は、そのＶＣＯＤＥＣ１０８または他のダウンストリームプロセッサと、それが実行している特定の動作とに特有である。アプリケーションプロセッサ１１６によって実行される制御は、ＶＣＯＤＥＣ１０８または他のダウンストリームプロセッサによって必要とされるハンドシェーキング信号を通信することを含むことができる。

しかしながら、カメラコア１０４の限られた記憶域、およびカメラコア１０４とダウンストリームプロセッサ（たとえば、ＶＣＯＤＥＣ１０８）との間の限られた転送能力に対するこの上記で説明した既知のオフロードおよび取出しの解決策はかなりの電力を消費する。このかなりの電力消費の要因としては、たとえば、アプリケーションプロセッサ１１６ならびに外部メモリコントローラ１１８、さらに外部メモリ１２０がある。さらに、電力は外部メモリ１２０よって消費される。

本開示から理解されるように、例示的な実施形態は、様々な特徴および利益の中でも、これらの上記で説明したオフロードおよび取出し動作の除去と、したがって、たとえば、これらの動作を実行する際のアプリケーションプロセッサ１１６による上記で説明した電力消費の除去とを実現する。さらに、当業者なら本開示から諒解するように、例示的な実施形態は、ビデオ回路１０２の内部のメモリの実質的増加を必要とせずに、これらおよび他の特徴および利益を提供する。

本明細書で使用する用語に関して、「ダウンストリームプロセッサ(downstream processor)」および「ダウンストリーム処理エンジン(downstream processing engine)」という用語は、互換的に使用され、それは、意図された意味の変更を伴うことなしに一方が他方の代わりに使用され得ることを意味する。

さらに、本明細書で使用する用語に関して、以下において、異なる意味を有するものとして明示的に述べられているか、または異なる意味を有することが文脈から明らかになる場合を除いて、「ＶＣＯＤＥＣ」という用語は、「ＶＣＯＤＥＣまたは他のダウンストリームプロセッサ、たとえば、限定はしないが、３Ｄプロセッサ」を意味することを理解されよう。同様に、以下において、異なる意味を有するものとして明示的に述べられているか、または異なる意味を有することが文脈から明らかになる場合を除いて、「ダウンストリームプロセッサ」および「ダウンストリーム処理エンジン」という用語は、「ＶＣＯＤＥＣ」、「３Ｄ」または他の特定の画像処理機能を具陳する文脈をもたずに単独では、「限定はしないが、ＶＣＯＤＥＣ、３Ｄプロセッサ、あるいは画像処理を実行するために専用のまたは実行するために構成可能な任意の他の画像プロセッサなどの、ダウンストリームプロセッサ」を意味することを理解されよう。

さらに、以下において、別段に明示的に述べられているか、または異なる意味を有することが文脈から明らかになる場合を除いて、「ビデオ」および「画像」という用語は、交換可能であり、それは、意図された意味の変更を伴うことなしに一方が他方の代わりに使用され得ることを意味することを理解されよう。

また、以下において、別段に明示的に述べられているか、または異なる意味を有することが文脈から明らかになる場合を除いて、「フレーム」、「ピクセルフレーム」、および「ビデオフレーム」という用語は、交換可能であり、それは、意図された意味の変更を伴うことなしにいずれかが他の代わりに使用され得ることを意味することを理解されよう。

例示的な一実施形態によるビデオ回路または方法では、カメラコアと、ローカルメモリと、ＶＣＯＤＥＣなどのダウンストリームプロセッサとが与えられ、マルチメディア経路、たとえば、マルチメディアバス、ファブリックまたは他のデータ相互接続(data interconnect)によって相互接続され、カメラコアとＶＣＯＤＥＣとの間に直接のハンドシェイク経路を備え得る。一態様では、カメラコアは、カメラコアからＶＣＯＤＥＣへの（本明細書では代替的に画像の「ブロックごとの」転送と呼ぶ）画像のブロックベースでの転送を実現し、制御するために、直接のハンドシェイク経路を介してハンドシェーキング信号を通信（たとえば、生成、送信および受信）するように構成され得る。この態様に加えて、カメラコアは、ＶＣＯＤＥＣが画像データを受信し、処理するために必要なハンドシェーキング信号を直接のハンドシェイク経路を介してＶＣＯＤＥＣに通信しながら、マルチメディア経路を介したＶＣＯＤＥＣへの画像のブロックごとの転送を実行するように構成され得る。

一態様では、光検出器ピクセルのＸ行×Ｙ列アレイを有する光学センサーが、例示的な実施形態に従ってビデオ回路とインターフェースする。一態様では、光学センサーは、公称フレームレートＦＳの倍数である、たとえば整数Ｎ倍であるレートで光検出器ピクセルのそれのＸ行×Ｙ列アレイのラスタ走査を実行するように構成され得る。さらなる一態様では、これらのラスタ走査の各々は、すべてのＸ×Ｙピクセルを有するフレーム全体の代わりに、ピクセルのブロックのみを送り得る。この態様による一例では、ラスタ走査の各々が、フレームのピクセルの１／Ｎのクロップおよびブロックの結果を有する画像ブロックをビデオ回路に出力し得るように、クロップおよびブロック機能が光学センサーにおいて提供されるか、または光学センサーに関連付けられ得る。図３を参照してより詳細に説明するように、各画像ブロックはＸ×Ｙピクセルのフレーム内の「タイル」に対応し得る。別の例では、クロップおよびブロックは、光学センサーから省略され得、代わりに、カメラコアの内部で実行される低複雑度処理中に含まれ得る。

上記で導入された態様の一例として、１つまたは複数の例示的な実施形態による１つの実施では、Ｎは１６などの整数に設定され得、光学センサーは、１６×公称フレームレートＦＳのレートでそれのＸ×Ｙ光検出器ピクセルのラスタ走査を実行するように構成され得る。１６のＮの例を仮定すると、クロップおよびブロックは、これらのラスタ走査の各々が画像のＮ個のブロックのうちの異なる１つを出力し（各ブロックは代替的に「画像ブロック」または「タイル」と呼ばれる）、各画像ブロックまたはタイルがＸ・Ｙ／１６ピクセルであるように、光学センサー中に含まれ得る。したがって、もしＮ＝１６であり、画像ブロック間に重複がないこと（これは、例示的な実施形態を実施する際に採用されてもよく、または省略されてもよい）を仮定すると、光検出器ピクセルのそれのＸ×Ｙアレイの光学センサーによる１６個のラスタ走査は、画像データの一連の１６個の画像ブロック若しくは画像ブロックの連続として、Ｘ×Ｙピクセルの１フレームをカメラコアに送ることになる(succession of N scan frames)。１６のＮは一例にすぎず、当業者なら本開示から諒解するように、Ｎの実際の値は、適用例固有であり得るが、たとえば、後のセクションにおいてより詳細に説明するように、特定のカメラコアの特性（たとえば、データバッファ容量）、およびカメラコアとＶＣＯＤＥＣとを相互接続するビデオ回路の内部の特定のデータパス（たとえば、マルチメディアファブリック）の特性に基づいて、そのような当業者によって容易に判断され得ることを理解されよう。

上記で導入され、後のセクションにおいてより詳細に説明する例示的な実施形態によれば、ビデオ回路は、たとえば、マルチメディアファブリックまたは等価な手段によって相互接続されたカメラコアとＶＣＯＤＥＣとを備え得、一態様では、ビデオ回路は、カメラコアとＶＣＯＤＥＣとの間に直接のハンドシェイク経路をさらに含み得る。この態様に加えて、カメラコアは、ＶＣＯＤＥＣに画像を転送するために必要なハンドシェーキング信号を直接のハンドシェイク経路を介して通信することと、ＶＣＯＤＥＣが画像データを受信し、処理するために必要とされるハンドシェーキング信号を直接のハンドシェイク経路を介して通信しながら、ＶＣＯＤＥＣに画像データを、たとえば、マルチメディア経路を介して転送することとを行うように構成され得る。

一態様では、例示的な実施形態によるビデオ回路のカメラコアは、ビデオ回路の内部の小さいローカルメモリを使用してＸ×Ｙピクセルフレームの画像ブロックをダウンストリームプロセッサに転送し得、カメラコアとＶＣＯＤＥＣとの間のハンドシェーキング経路を利用してローカルメモリからＶＣＯＤＥＣへの画像ブロックの転送を制御し得る。

一態様では、Ｘ×Ｙピクセルフレームのブロックごとの転送は、Ｎ×ＦＳにおいてラスタ走査を実行する光学センサーを含み得る光学センサーにおいて、Ｘ×ＹピクセルフレームをＮ個のピクセルブロックに初期セグメント化または分割することを含み得、ただし、ＦＳはフレーム毎秒のフレームレートであり、各ラスタ走査において、各Ｘ×Ｙビデオフレームがそれらにセグメント化または分割された（それぞれＸ・Ｙ／Ｎ個のピクセルをもつ）Ｎ個の画像ブロックまたはタイルのうちの異なる１つを送る。このＮ×ＦＳ（または「Ｎ・ＦＳ」）レートラスタ走査の特徴は、関連技術の図１に関する外部メモリへのビデオフレームのオフロードと外部メモリからの取出しとを用いることなしに、したがって、そのような動作のための電力消費なしに、本開示を読むことによって理解されるように、使用可能なフレームレートＦＳで光学センサーからカメラコアへのビデオフレームのフローを与えるために、カメラコアからダウンストリーム画像プロセッサへの画像ブロックの本実施形態のブロックごとの転送と組み合わせられ得る。

一態様では、カメラコアは、レイテンシバッファまたは等価なデータストレージを含み得、そのレイテンシバッファまたは他のデータストレージの充填状態を検出または監視するための手段を含み得る。さらなる一態様では、カメラコアは、データ利用可能性を示し（すなわち、レイテンシバッファは、ブロックごとの転送を開始するために光学センサーからの十分な画像データを有する）、カメラコアのレイテンシバッファにおけるオーバーフローを防ぐために、レイテンシバッファの検出された充填状態に基づいて、それの直接のハンドシェイク信号を生成し、ダウンストリーム画像プロセッサと通信するように構成され得る。関係する態様では、カメラコア中のレイテンシバッファの追加または代替として、例示的な実施形態によるビデオ回路は、レイテンシバッファまたは等価なデータストレージを備えた、内部マルチメディアファブリックまたは等価物によってカメラコアとダウンストリームビデオプロセッサとに結合された前述のローカルメモリなど、内部ローカルメモリを有し得る。この関係する態様に加えて、カメラコアは、ローカルメモリのレイテンシバッファの充填状態を検出または監視することと、その検出または監視された充填状態に少なくとも部分的に基づいて直接のハンドシェイク信号を生成し、通信することとを行うように構成され得る。

図２に、ビデオ回路２０２が光学センサー２５０をインターフェースする例示的な環境における、例示的な一実施形態によるビデオ回路２０２を有するシステムの１つの例示的な機能ブロック図２００を示す。光学センサー２５０は、プログラム可能な走査レートで光検出器ピクセル（個々に図示せず、以下で「検出器ピクセル」と呼ぶ）を走査し、「走査の開始」および「走査の終了」フォーマットを有する対応するデータストリームを出力する回路（具体的に図示せず）をもつ、光検出器ピクセルのＱ行×Ｒ列アレイを有する従来のピクセルアレイ光学センサーであり得るが、必ずしもそのようなピクセルアレイ光学センサーであるとは限らない。ラベル「Ｑ」および「Ｒ」は、固有の意味を有しない恣意的な参照ラベルにすぎず、任意の他の参照ラベル、たとえば、「Ｘ」および「Ｙ」がそれらの代わりに使用され得ることを理解されよう。例示的な実施形態に関係する当業者は、例示的な実施形態に従って実施するために、本開示に鑑みて市販のまたは他の従来技術のピクセルアレイ光学センサーを設計し、構築するか、あるいは選択し、構成するための、従来のピクセルアレイ光学センサー技術の知識を有し、および／または従来のピクセルアレイ光学センサーと同ピクセルアレイ光学センサーを供給する様々な商用ベンダーとの知識を有する。したがって、例示的な実施形態による実施に関する例示的な走査動作を除いて、光学センサー２５０についての詳細な説明を省略する。ビデオ回路２０２は、たとえば、内部マルチメディアファブリックまたはバス２１０によって相互接続された、カメラコア２０４と、ビデオコーダ／デコーダ（ＶＣＯＤＥＣ）２０６および３Ｄプロセッサ２０８などのダウンストリームプロセッサとを含み得る。一態様によれば、ビデオ回路２０２は、カメラコア２０４と、ダウンストリームプロセッサのうちの１つまたは複数、たとえば、ＶＣＯＤＥＣ２０６および３Ｄプロセッサ２０８の一方または両方との間に、例示的な直接のハンドシェイク経路２１２Ａおよび２１２Ｂなどの直接のハンドシェイク経路を含むか、またはそのような直接のハンドシェイク経路を形成するように構成され得、それらのダウンストリームプロセッサに、例示的な実施形態に従ってカメラコア２０４から画像データをブロックごとに直接転送することが望まれ得る。理解されるように、直接のハンドシェイク経路、たとえば、２１２Ａおよび２１２Ｂのこの態様に加えて、ビデオ回路２０２内のダウンストリームプロセッサへのブロックごとの転送のカメラコア２０４による制御を行うと、２１２Ａおよび２１２Ｂなどの直接のハンドシェイク経路は専用化され得る。

引き続き図２を参照すると、別段に明示的に述べられている場合、または異なる意味を有することが文脈から明らかになる場合を除いて、本明細書で使用する、カメラコア２０４からの「画像データの直接の転送」という用語は、以下（または図１の外部メモリ１２０）でさらに説明する、外部メモリ２５２などの外部メモリへのオフロードなしの、内部マルチメディアファブリック２１０または等価物などの内部経路を通る、カメラコア２０４または等価物によってまたはそれを通して制御される画像データの転送を包含することを理解されよう。また、「内部マルチメディアファブリック２１０または等価物などの内部経路」は、一態様によれば、カメラコア２０４または等価物からダウンストリームプロセッサへの、たとえば、例示的なビデオ回路２０２に示す「ＩＭＥＭ」２１４などのローカルメモリを通過することができるＶＣＯＤＥＣ２０６および／または３Ｄプロセッサ２０８への転送を包含し得ることを理解されよう。カメラコアからダウンストリームプロセッサへの画像データの直接の転送のこの態様による一例は、図２では、カメラコア２０４からＩＭＥＭ２１４への転送ＤＴ１と、ＩＭＥＭ２１４からＶＣＯＤＥＣ２０６への転送ＤＴ２とを含むものとして示され、後のセクションにおいてより詳細に説明する。この態様に加えて、図２のＩＭＥＭ２１４からＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８への転送ＤＴ２など、カメラコアからダウンストリームプロセッサへの画像データの直接の転送において、画像データは、直接のハンドシェイク信号経路２１２Ａまたは２１２Ｂを介したカメラコア２０４とＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８との間のハンドシェーキング信号の同時通信とともにマルチメディアファブリック２１０または等価物を通過し得る。

さらに図２を参照すると、内部マルチメディアファブリック２１０の構造およびプロトコルに関して、これらは必ずしも本実施形態に特有であるとは限らないことを理解されよう。見方を変えれば、当業者が所有するノウハウを本開示に適用するそのような当業者は、例示的な実施形態に従って実施するために、現在の標準の内部マルチメディアファブリック２１０または等価物を構成するために従来のプロトコルおよび相互接続の仕様の中から容易に選択することができる。したがって、内部マルチメディアファブリック２１０の委細についてのさらに詳細な説明を省略する。さらに、そのような当業者は、本開示に鑑みて、例示的な実施形態に従って実施するために、カメラコア２０４およびＶＣＯＤＥＣ２０６などの機能ブロックの相互接続のために、後で開発され得るファブリック、バス、および他の相互接続を容易に適応させることができる。また、本実施形態は、「バス」または「ファブリック」の意味内にある（カメラコア２０４およびＶＣＯＤＥＣ２０６などの）機能ブロックの相互接続に限定されないことを理解されよう。

引き続き図２を参照すると、ビデオ回路２０２は、たとえばアプリケーションファブリック２５６によって内部マルチメディアファブリック２１０に接続され得るアプリケーションプロセッサ２５４を含み得るが、本開示から理解されるように、例示的な実施形態による実施では省略し得る。例示的な機能ブロック図２００中のビデオ回路２０２はまた、メモリコントローラ２５８を有し、外部メモリ２５２とインターフェースするものとして示されている。とはいえ、メモリコントローラ２５８および外部メモリ２５２、またはそのようなデバイスの使用は、例示的な実施形態による実施では省略され得る。したがって、アプリケーションプロセッサ２５４、アプリケーションファブリック２５６、メモリコントローラ２５８、および外部メモリ２５２についてのさらに詳細な説明を省略する。

例示的な一実施形態によれば、図２の機能ブロック図２００によるシステムまたは方法は、一態様では、前に説明したように、検出器ピクセルのＱ×Ｒアレイを有する光学センサー２５０を採用し得る。一態様では、光学センサー２５０は、所与のフレームレートＦＳの整数Ｎ倍においてＱ×Ｒ検出器ピクセルのラスタ走査を実行するように構成され得る。一態様では、光学センサー２５０は、ラスタ走査の各々において、ブロックのみ、たとえば検出器ピクセルのそれのＱ×Ｒアレイの１／Ｎを走査することが可能な「クロップおよびブロック」または等価な機能を含み得る。図３を参照して後でより詳細に説明するように、そのようなクロップおよびブロックまたは等価な動作を使用して、光学センサー２５０は、検出器ピクセルのそれのＱ×Ｒアレイを、各タイルがＱＲ／Ｎピクセルを有するＮ個のタイルのテッセレーションされた（tessellated）パターンとして走査し得る。一例として、不要な算術的複雑さなしに説明に集中するために、例示的な光学センサー２５０は検出器ピクセルのＱ×Ｒアレイを有し得、ＱおよびＲは１０２４（すなわち１Ｋ）の例示的な値を有し、Ｎは１６の例示的な値に設定される。クロップおよびブロックまたは等価物が光学センサー２５０内で実行されると仮定すると、各ラスタ走査は、したがって、２５６×２５６すなわち６４Ｋ個のピクセルのブロックを生成し、カメラコア２０４に送ることになる。例について説明する際の算術的複雑さを最小限に抑えるためのものにすぎないこれらの値の被整除性を除いて、ＱおよびＲのこれらの値は恣意的であることを理解されよう。Ｎの例示的な値は、部分的に恣意的であり、当業者なら本明細書から理解するように、１つの例示的なブロックサイズとして６４Ｋピクセルを示すように選択されたものである。

上記で説明したクロップおよびブロックまたは等価な機能を実行するように従来のＱ×Ｒ光学センサーを構成するための一般的な方法および手段は概して知られており、したがって、さらに詳細な説明を省略する。本実施形態は、光学センサー２５０内でクロップおよびブロックまたは等価な機能を実行することに限定されないことを理解されよう。後のセクションにおいてより詳細に説明する別の態様では、カメラコア２０４は、光学センサー２５０からフレーム全体を受信し、次いで、例示的な実施形態に従って、フレームの各々をブロック方式でＮ個のブロックとしてダウンストリームプロセッサに転送するように構成され得る。また、この他の態様によれば、後のセクションにおいてより詳細に説明するように、カメラコア２０４はレイテンシバッファ（明示的に図示せず）を用いて構成され得る。さらに、カメラコア２０４は、ダウンストリームプロセッサへのブロック転送(block transfer)によって空にされた空間に光学センサー２５０からの新しいフレームデータを記憶するようにレイテンシバッファを管理するように構成され得る。さらに、本開示に基づいて、各ラスタ走査においてＱ×Ｒ光学センサーの１／Ｎのブロックのみを走査するかあるいは場合によっては選択または抽出するための代替手段および方法が当業者に明らかになり得る。一例として、ブロック選択バッファ（図中に明示的に図示せず）がビデオ回路２０２内に、たとえば、カメラコア２０４と、ビデオ回路２０２と光学センサー２５０との間のインターフェース（図示したが、別個に番号付けせず）との間に含まれ得る。そのようなブロック選択バッファは、光学センサー２５０によって実行されるラスタ走査の各々において、ピクセルのＱ×Ｒフレーム全体を受信し（ＱおよびＲの上記で説明した例示的な値を使用することは１Ｍピクセルフレームであり得る）、これらのピクセルのただ１つのＱＲ／Ｎ＝１Ｍ／１６＝６４Ｋブロックをカメラコア２０４に転送し、残りを廃棄し得る。当業者なら、本開示を読むと、光学センサー２５０内のＱ×Ｒ光学センサーまたは等価物からブロックを選択または抽出するためのそのような手段または方法を実装する回路を容易に選択、設計および／または構成し得る。

図２を参照し、説明のために識別された例示的な値Ｑ＝Ｒ＝１０２４およびＮ＝１６を使用して、例示的な実施形態による方法およびシステムについての例示的なプロセスの説明を続けると、図２の機能ブロック図２００による一例では、例示的なラスタ走査シーケンスは、１Ｋ×１Ｋ光学センサーの例示的なアレイの左上において光学センサーの２５６×２５６（６４Ｋ）サブブロックまたはサブアレイ（別個に図示せず）を走査し、対応する６４Ｋピクセルブロックを生成することによって開始し得る。６４Ｋピクセルブロックは、次いで、カメラコア２０４に転送され得る。図２では、ＮＢＬＫとして、この６４Ｋピクセルブロック転送など、ピクセルブロック転送の一例を示している。光学センサー２５０とビデオ回路２０２との間のインターフェースの詳細と、カメラコア２０４へのＮＢＬＫピクセルブロック転送の関連する詳細とに関して、前に説明したように、各画素走査についての光学センサー２５０からのデータ出力は一般的な従来のラスタ走査出力フォーマットに従い得る。また、インターフェース回路は、選択された光学センサー２５０の回路と、カメラコア２０４に対して選択された回路とに特有になり得ることが、当業者なら容易に諒解されよう。本開示から、そのような当業者は、例示的な実施形態に従って実施するためにそのようなインターフェースおよびブロック転送動作を実行するための回路を容易に選択、構成および／または設計することができ、したがって、これらの機能についてのさらに詳細な説明を省略する。

Ｑ＝Ｒ＝１０２４およびＮ＝１６の上記で説明した例示的な値を使用して、例示的な実施形態によるシステムおよびプロセスにおける１つの例示的な動作についてさらに説明し続けると、一態様では、カメラコア２０４はレイテンシバッファ（明示的に図示せず）を用いて構成され得る。説明のために、カメラコア２０４が、光学センサー２５０の各ラスタ走査において生成されたピクセルブロックのうちのＭ個を保持することができるレイテンシバッファを有する例を仮定する。Ｍの値に関して、当業者なら本開示から容易に理解するように、その値はピクセルブロックのサイズに依存し得、そのサイズは、ＱおよびＲの値と併せて、Ｎの値に依存する。これらの条件を受けて、いくつかの例では、ＭはＮに等しくなり得るが、他の例では、ＭはＮよりも小さくなり得、さらに、ＭはＮよりも大きくさえなり得ることが明らかである。言い換えれば、カメラコア２０４が、光学センサー２５０からの画像データのフレームの一部分のみを保持することが可能であり得るか、またはフレーム全体を保持することが可能であり得る実施形態が企図される。一態様では、カメラコア２０４は、レイテンシバッファの充填レベル(fill level)を検出することと、この検出に少なくとも部分的に基づいて、たとえば、２１２Ａまたは２１２Ｂなどの直接のハンドシェイク経路を介して、ハンドシェイク信号を通信して、レイテンシバッファのオーバーフローを回避するレートにおいてダウンストリームプロセッサ（たとえば、ＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８）への、記憶されたピクセルブロックの転送を実現することとを行うように構成され得る。カメラコア２０４中のそのようなレイテンシバッファと、それの充填状態を検出するための手段との特定の構造に関して、一般的なレイテンシバッファと、そのようなバッファの充填状態の検出とのための様々な構造および方法は、これらの実施形態に関係する処理技術における当業者に知られている。そのような当業者は、したがって、本開示を読むと、例示的な実施形態に従って実施するために、そのようなバッファリングおよび検出機能を実行するための回路を選択、構成および／または設計するためにこの一般的なノウハウを容易に適用することができ、したがって、そのような構造についてのさらに詳細な説明を省略する。

カメラコア２０４中のレイテンシバッファの上記で説明した態様の追加または１つの代替として、別の態様では、ＩＭＥＭ２１４などのローカルメモリが、光学センサー２５０の各ラスタ走査において生成されたピクセルブロックのうちの、たとえばＳ個を保持することができるレイテンシバッファ（明示的に図示せず）を有するように構成され得る。Ｓは、Ｍのように、ピクセルブロックのサイズ、すなわち、Ｎ、ＱおよびＲに依存し得ることを理解されよう。さらなる一態様では、カメラコア２０４は、ＩＭＥＭ２１４中のそのようなレイテンシバッファの充填レベルを検出するかまたは場合によっては監視することと、そのような検出または監視に少なくとも部分的に基づいて、たとえば、２１２Ａまたは２１２Ｂなどの直接のハンドシェイク経路を介して、ハンドシェイク信号を通信し、それによって、ＩＭＥＭ２１４のレイテンシバッファのオーバーフローを回避するレートにおいてＩＭＥＭ２１４からダウンストリームプロセッサ（たとえば、ＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８）への、記憶されたピクセルブロックの転送を実現することとを行うように構成され得る。ＩＭＥＭ２１４中のそのようなレイテンシバッファと、それの充填状態をカメラコア２０４が検出または監視するための手段との特定の構造に関して、レイテンシバッファとそのようなバッファの充填状態の検出とのための上記の様々な構造および方法のように、カメラコア２０４のレイテンシバッファ態様に関して前に説明した理由により、そのような構造についての詳細な説明は、例示的な実施形態に従って実施するために本開示を閲覧する当業者にとって必要でなく、したがって、省略される。

図２を参照すると、前に説明したように、機能ブロック図２００による例示的なシステムにおいて、Ｑ＝Ｒ＝１０２４およびＮ＝１６を使用すると、１つの例示的なＮラスタ走査シーケンス内の第１のラスタ走査は、１Ｋ×１Ｋ光学センサーの左上の２５６×２５６ブロックを走査して６４Ｋピクセルブロックを生成し得、このピクセルブロックは、ＮＢＬＫとしてカメラコア２０４に転送され得る。一例では、カメラコア２０４中のレイテンシバッファ（図中に明示的に図示せず）の選択された構成と特定の状態とに依存し得るレイテンシの直後あるいはそのレイテンシの後に、カメラコア２０４は、ＤＴ１などによって表される転送において、この第１の６４ＫピクセルブロックをＩＭＥＭ２１４に転送し得る。さらに、ＤＴ１転送より前の時間において、またはさらにはＤＴ１転送と重複する時間において、光学センサー２５０は、第２のラスタ走査を実行し、別の６４Ｋブロックを別のＮＢＬＫ転送としてカメラコア２０４に送り得る。１つの例示的なＮラスタ走査シーケンス内の第２のラスタ走査は、たとえば、第１の２５６×２５６ブロックのすぐ右側にある、１Ｋ×１Ｋ光学センサーのアレイの上側の２５６×２５６ブロックを走査して、別のまたは第２の６４Ｋピクセルブロックを生成し得る。再び、カメラコア２０４中のレイテンシバッファの選択された構成と特定の状態とに依存し得るレイテンシの直後あるいはそのレイテンシの後に、カメラコア２０４は、ＤＴ１などによって表される別の転送において、この第２の６４ＫピクセルブロックをＩＭＥＭ２１４に転送し得る。

図３における図式表現と、後のセクションにおける関係する説明とからさらに理解されるように、本例では、Ｑ＝Ｒ＝１０２４およびＮ＝１６を使用すると、各タイルが６４Ｋピクセルのブロックである、４つのタイルの４つの行を走査する、個々のピクセルを走査する代わりに、１６個のラスタ走査がより高いレベルのラスタ走査として概念化され得る。そのようなものとして概念化され、光学センサー２５０のＱ×Ｒ光学センサーピクセルのアレイを左から右、上から下への配向で閲覧すると、１６個のラスタ走査のうちの第１の走査は、（左上隅にある６４Ｋブロックとして前に説明した）左上隅にあるタイルのものであり得、１６個の走査のうちの最後の走査は、右下隅にあるタイル（すなわち、６４Ｋピクセルブロック）であり得る。また、光学センサー２５０によって実行される走査のこの順序、すなわち、左上から開始し、右下で終了することは、一例にすぎず、いかなる実施形態またはいかなる実施形態のいかなる態様の範囲をも限定するものでないことが理解されよう。たとえば、第１のラスタ走査は、光学センサー２５０を形成するＱ×Ｒ検出器ピクセルアレイの右下にあるＱＲ／Ｎピクセルブロックのものであり得る。当業者なら理解するように、前に説明したより高いレベルまたはタイル走査は、画像をＮ個のブロックに分割するものしても見なされ得る。

さらに図２の機能ブロック図２００を参照し、Ｑ＝Ｒ＝１０２４およびＮ＝１６を使用して例示的な構成を続けると、１６個のラスタ走査の上記で説明したシーケンス、ならびに対応する１６個のＮＢＬＫ転送および対応する転送ＤＴ１中の一部において、ＩＭＥＭ２１４は、転送ＤＴ１を通してＩＭＥＭ２１４が受信した６４Ｋブロックを所望のダウンストリームプロセッサ、たとえば、ＶＣＯＤＥＣ２０６に転送することを開始し得る。一例を示すために、所望のダウンストリームプロセッサがＶＣＯＤＥＣ２０６であると恣意的に仮定する。これらの転送の例は図２にＤＴ２として示されており、一態様によれば、これらは、カメラコア２０４とＶＣＯＤＥＣ２０６との間の直接のハンドシェーキング信号通信、すなわち、直接のハンドシェイク経路２１２Ａによって制御され得る。前に説明したように、一態様によれば、ＩＭＥＭ２１４は、レイテンシバッファ（図中に明示的に図示せず）を有し得、それのレイテンシバッファの充填状態を検出するための手段を有し得、関係する態様では、カメラコア２０４は、その状態を検出または場合によっては監視するように構成され得る。この態様に加えて、１６の例示的なＮを使用して、ＶＣＯＤＥＣ２０６へのフレーム全体のブロックごとの転送を実施するために１６個の転送ＤＴ２のシーケンスが実行され得る。１６個の転送ＤＴ２のシーケンスのために必要とされる時間帯は、１６個の転送ＤＴ１のシーケンスのために必要とされる時間帯と部分的に重複し得、その時間帯よりある量だけ遅れ得ることを理解されよう。また、内部マルチメディアファブリック２１０のために選択された特定の構成に応じて、転送ＤＴ１およびＤＴ２は、内部マルチメディアファブリック２１０上で、たとえば、時分割多重化でインターリーブされ得ることを理解されよう。

図２を参照すると、転送のうちのＮ個が、光学センサー２５０によって生成されたＱ×Ｒピクセルのフレームごとに実行されなければならないので、転送ＮＢＬＫ、転送ＤＴ１および転送ＤＴ２は、Ｎ×ＦＲの平均転送レートを有するパイプラインとして見なされるかまたは概念化され得ることを理解されよう。また、カメラコア２０４およびＩＭＥＭ２１４および、含まれる場合、これらの回路の（１つまたは複数の）レイテンシバッファは、ＮＢＬＫとして転送される１６個のピクセルブロックを生成する１６個（または他のＮ個）のラスタ走査と、カメラコア２０４からＩＭＥＭ２１４への１６個（または他のＮ個）のＤＴ１転送と、ＩＭＥＭ２１４からダウンストリームプロセッサ（たとえば、ＶＣＯＤＥＣ２０６）への１６個（または他のＮ個）のＤＴ２転送との間のラグまたはレイテンシの融通性を有するように構成され得ることを、当業者なら容易に理解されよう。当業者が持つパケットバッファ管理の基本的ノウハウを有するそのような当業者なら、本開示に基づいて、そのような融通性を与えるために、カメラコア２０４およびＩＭＥＭ２１４中の回路を選択、構成および／または設計するためにそのような一般的なノウハウを容易に適用することができ、したがって、これらの機能についてのさらに詳細な説明を省略する。

再び図２を参照すると、別の態様では、カメラコア２０４は、各々がＱ×Ｒピクセルフレーム全体である完全なラスタ走査として光学センサー２５０から生フレームデータを受信するように構成され得る。この態様によれば、転送ＮＢＬＫは、Ｎ×ＦＳとは対照的に、フレームレートＦＳである。この態様に加えて、カメラコア２０４は、生フレームデータを１フレームまたはより大きい容量のレイテンシバッファ（図中に明示的に図示せず）に記憶することと、次いで、光学センサー２５０からの転送ＮＢＬＫとして、各転送ＤＴ１によってレイテンシバッファ中で空にされた空間が、次のフレームからその量のピクセルデータを受信するために利用可能になるようなレイテンシとともに、レートＮ×ＦＳで、Ｎ個の転送ＤＴ１を実行することとを行うように構成され得る。転送ＤＴ１から利用可能にされた（１つまたは複数の）空間に記憶することを含む、カメラコア２０４中のレイテンシバッファが光学センサー２５０からの新しいフレームデータを記憶するための（１つまたは複数の）特定の構造に関して、一般的なレイテンシバッファリングのための様々な構造および方法が、これらの実施形態に関係する当業者に知られており、本開示を閲覧したそのような当業者は、例示的な実施形態に従ってそのような態様を実施するために、レイテンシバッファリングを実装するためにそのような構造および方法を容易に選択し、構成することができる。

図３は、例示的な実施形態による方法およびシステムについての１つの例示的なプロセスの流れ図３００である。流れ図３００の特定の態様を示すために、いくつかの例について、図２の機能ブロック図２００を参照して説明する。ただし、これは、特定の例を通して概念を示すためのものにすぎず、いかなる実施形態またはいかなる実施形態のいかなる態様の範囲をも限定するものでないことを理解されよう。

図３を参照すると、フレーム３０２は、１つの完全なＱ×Ｒフレーム、たとえば、光学センサー２５０からのＱ×Ｒピクセル検出器のすべてを表す。走査線３０４−１、３０４−２．．．３０４−ｊ．．．３０４−Ｎ（「走査３０４」と総称する）はそれぞれ、一態様では、フレーム３０２ごとに実行される光学センサー２５０のＮ個の走査のうちの１つを表す。走査３０４の各々は、「走査フレーム」３０６と呼ぶことになるものを出力し、したがって、１つのＱ×Ｒフレーム、または画像は、Ｎ個の走査フレームの連続またはシーケンスと見なされ得る。図２および図３を参照すると、各走査フレーム３０６からのデータは、図２に示された対応する１つの転送ＮＢＬＫによって搬送され得る。図３は、このことを、各走査フレーム３０６が、その走査において取得されたＮ個のピクセルブロックのうちの特定の１つを表す、走査フレーム３０６−１内のピクセルブロック３０８−１などのピクセルブロックを備えるものとして示している。本開示を読んだ当業者なら諒解するように、ピクセルブロック３０８−１などのピクセルブロックは、代替的に「画像ブロック」とラベルをつけられ得る。

光学センサー２５０がピクセルブロックのクロップおよびブロック選択または抽出を実行する態様では、走査フレーム３０６はピクセルブロック３０８のみを含み得る。たとえば、これらの態様では、走査フレーム３０６−１に対応するＮＢＬＫはピクセルブロック３０８−１のみからなる。同様に、走査フレーム３０６−２に対応するＮＢＬＫはピクセルブロック３０８−２のみからなり得、走査フレーム３０６−ｊに対応するＮＢＬＫはピクセルブロック３０８−ｊのみを含み得、走査フレーム３０６−Ｎに対応するＮ番目のＮＢＬＫはピクセルブロック３０８−Ｎのみからなり得る。Ｑ＝Ｒ＝１０２４およびＮ＝１６を使用した上記で説明した例では、走査フレーム３０６−１．．．３０６−Ｎの各々は、したがって、ピクセルブロック３０８−１．．．３０８−Ｎ（「画素ブロック３０８」と総称する）の６４Ｋのみを有し得る。

さらに図３を参照すると、対照的に、カメラコア２０４または等価物が走査フレーム３０６上でピクセルブロックのクロップおよびブロック選択または抽出を実行する態様では、走査フレーム３０６の各々はＱ×Ｒピクセルであり得る。ピクセルブロック３０８は、これらの態様に関して、カメラコア２０４または等価物において実行されるクロップおよびブロック選択または抽出を表す。図３の例示的なフロー３００では、第１のラスタ走査３０４−１に対応する走査フレーム３０６−１は、それの左上にピクセルブロック３０８−１を有する。前に説明したように、これは、光学センサー２５０内の光学センサーのＱ×Ｒアレイの左上におけるタイルとして概念化され得る。図３に示すように、連続する走査フレーム３０６がピクセルブロック３０８を取得し得る１つの例示的な順序は、タイルの左側から右側への「走査」を生成し、タイルの「最上」行の「左側」から開始し、「最上」行の「右側」で終了し、１つ下の行に移動し、「右下」タイルにおいて終了するまで、「左側」から「右側」への順序を繰り返すことである。図３のフロー３００は、この例示的な順序の追加のスナップショットを、走査フレーム３０６−ｊのピクセルブロック３０８−ｊがフレーム３０２の中央または中心領域にあり、走査フレーム３０６−Ｎのピクセルブロック３０８−Ｎがフレーム３０２の右下にあるものとして示している。「左側」、「右側」、「上側」、「下側」、「最上」および「最下」のこれらの例示的な方向および配向は、相対的なものであり、必ずしもフレーム３０２内のピクセルの実際の位置または配向に対応するとは限らないことを理解されよう。

「順序」は、走査フレーム３０６がピクセルブロック３０８を抽出するフレーム３０２内のピクセルブロックのロケーションの進行を意味し、上記の例示的な順序は、一例にすぎず、いかなる実施形態の範囲、または実施形態のいずれかのいかなる態様の範囲をも限定するものでないことを理解されよう。たとえば、企図された一代替形態では、第２の走査フレーム３０６−２は、ピクセルブロック３０８−１に水平方向に隣接するのではなく、ピクセルブロック３０８−１から垂直方向にずれているかまたは対角的にずれていることがあるピクセルブロック３０８−２を抽出し得る。当業者なら本開示から理解するように、Ｎ個のピクセルブロック３０８の順序は、たとえば、ＶＣＯＤＥＣ２０６によって使用される特定のコーディング方式に部分的に依存し得る。また、走査フレーム３０６は、Ｎ個のピクセルブロックがダウンストリームプロセッサ（たとえば、図２のＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８）によって必要とされる順序に対応するようにピクセルブロック３０８を抽出する順序を選定することが好ましいことがあることを、そのような当業者なら理解されよう。たとえば、そのような当業者なら本開示から容易に理解するように、ダウンストリームプロセッサによって必要とされる順序に対応しないピクセルブロック３０８のための選択または抽出の順序は、選択または抽出の順序がダウンストリームプロセッサの順序に対応した場合、たとえばカメラコア２０４またはＩＭＥＭ２１４に、必要とされ得るよりも大きい数のＮ個のピクセルブロック３０８を記憶することを必要とし得る。

さらに図３を参照すると、ブロック転送３１０（たとえば、図示された３１０−１〜３１０Ｎ）はそれぞれ、図２のカメラコア２０４または等価物から図２のＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８などのダウンストリームプロセッサの入力３１２への、ピクセルブロック３０８のブロック転送（たとえば、３０８−ｊに対して３１０−ｊ）を表す。一態様では、各ブロック転送３１０は、カメラコア２０４からＩＭＥＭ２１４などのローカルメモリへのピクセルブロック３０８のＤＴ１転送と、それに続いて、ＩＭＥＭ２１４または等価物からダウンストリームプロセッサへの同じピクセルブロックの対応するＤＴ２転送とを含み得る。この一態様に加えて、各ブロック転送３１０は、ＤＴ２または等価な転送を実行するためにＶＣＯＤＥＣ２０６または他のダウンストリームプロセッサと直接のハンドシェイク信号を通信するカメラコア２０４、または等価物を含み得る。またさらにこの一態様に加えて、各ブロック転送３１０は、カメラコア２０４またはＩＭＥＭ２１４内のレイテンシバッファ（図中に明示的に図示せず）の充填日を検出するかまたは場合によっては監視し、この検出および／または監視を使用してＤＴ１および／またはＤＴ２転送を制御するカメラコア２０４、または等価物を含み得る。

図４に、本開示の１つまたは複数の実施形態が有利に採用され得る例示的なワイヤレス通信システム４００を示す。説明のために、図４には、３つのリモートユニット４２０、４３０、および４５０と、２つの基地局４４０とを示してある。従来のワイヤレス通信システムは、より多くのリモートユニットと基地局とを有し得ることを認識されよう。リモートユニット４２０、４３０、および４５０は、以下でさらに説明する本開示の実施形態のうちに入る半導体デバイス４２５、４３５および４５５を含む。図４は、基地局４４０とリモートユニット４２０、４３０、および４５０とからの順方向リンク信号４８０と、リモートユニット４２０、４３０、および４５０から基地局４４０への逆方向リンク信号４９０とを示している。

図４では、リモートユニット４２０は携帯電話として示され、リモートユニット４３０はポータブルコンピュータとして示され、リモートユニット４５０はワイヤレスローカルループシステム中の固定ロケーションリモートユニットとして示されている。リモートユニットは、たとえば、モバイルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末などのポータブルデータユニット、（ＧＰＳ対応デバイスなどの）ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、あるいはデータまたはコンピュータ命令を記憶するかまたは取り出す他のデバイス、あるいはそれらの任意の組合せのいずれかであり得る。図４は、本開示の教示によるリモートユニットを示すが、本開示はこれらの例示的な図示されたユニットに限定されない。開示するデバイスは、オンチップ電圧調整器をもつ半導体デバイスを含むどんなデバイスにおいても適切に採用され得る。

当業者なら諒解するように、本実施形態の特徴および利点は、特に、相互接続を通るトラフィックを低減することによる電力の低下と、外部Ｉ／Ｏへのアクセスの低減と、さらに、外部メモリによる電力消費量の低下とを含む。追加の特徴および利点は、限定はしないが、バストラフィックを低減し、外部メモリへのオフロードすることを除去することによるシステム並行性の改善と、図２のＶＣＯＤＥＣ２０６または３Ｄプロセッサ２０８によって実行されるダウンストリーム処理など、ダウンストリーム処理のレイテンシの低減とを含む。別の例示的な特徴は、上記で説明したより低い電力とより低いレイテンシとの利益が、少なくとも数メガバイトであり得る、従来のフレームバッファ、たとえば、関連技術の図１に示した外部メモリ１２０と比較して、たとえば、数百キロバイトの範囲内にあり得る、ビデオ回路の内部の小さいローカルメモリ、たとえば、ＩＭＥＭ２１４のみを使用して取得されることである。さらに別の例示的な特徴および利益は、カメラコアとダウンストリームプロセッサとの間の直接のハンドシェイク経路を様々な組合せおよび構成で有する例示的な実施形態を通して、ローカルメモリと、カメラ中のレイテンシバッファとにおいて、これらは小さい容量を有するにもかかわらず、オーバーフローが防止され得ることである。

上記の開示は本発明の例示的な実施形態を示しているが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正が行われ得ることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび／またはアクションは、特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。

上記の開示は本発明の例示的な実施形態を示しているが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正が行われ得ることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび／またはアクションは、特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
画像を処理する方法であって、当該方法は下記を具備する。
カメラコアにおいて前記画像を受信することと、及び、
前記カメラコアからダウンストリーム処理エンジンへ、ブロックベース上で前記画像を転送すること、ここにおいて、前記転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信すること。
[Ｃ２]
前記転送することは、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合されたローカルな相互接続上でＮ個の画像ブロックとして前記画像を転送する、Ｃ１に記載の方法。
[Ｃ３]
前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を前記通信することは、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェイキング経路上で行われる、Ｃ２に記載の方法。
[Ｃ４]
所与の順序に従う前記ダウンストリーム処理エンジンにおける画像処理をさらに備え、ここにおいて、前記転送することは、前記所与の順序に従って複数の画像ブロックのシーケンスとして前記画像を転送する、Ｃ１に記載の方法。
[Ｃ５]
前記ダウンストリーム処理エンジンは、ビデオコーダ／デコーダ（ＶＣＯＤＥＣ）、グラフィックス処理ユニット（ＧＰＵ）またはディスプレイである、Ｃ１に記載の方法。
[Ｃ６]
前記転送することは、前記カメラコアからローカルメモリにローカルな相互接続上で前記画像を送ることと、及び、前記ローカルメモリから前記ダウンストリーム処理エンジンに、前記ローカルな相互接続上で、複数の画像ブロックとしての前記画像を転送することとを含む、Ｃ１に記載の方法。
[Ｃ７]
前記転送することは、前記カメラコア、前記ローカルメモリ及び前記ダウンストリーム処理エンジンに結合されたローカルな相互接続上でローカルメモリに前記画像を転送すること、及び前記ローカルな相互接続上で前記ダウンストリーム処理エンジンに前記ローカルメモリからＮ個の画像ブロックとして前記画像を転送すること。
[Ｃ８]
前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーク信号を前記通信することは、前記ローカルメモリから前記ダウンストリーム処理エンジンにＮ個の画像ブロックとして前記画像を前記転送することに関連する、Ｃ７に記載の方法。
[Ｃ９]
前記カメラコアと前記ダウンストリーム処理エンジンとの間で複数の前記ハンドシェーク信号を通信することは、データ利用可能性を示す複数のハンドシェーク信号を通信することを含む、Ｃ８に記載の方法。
[Ｃ１０]
前記カメラコアと前記ダウンストリーム処理エンジンとの間で複数の前記ハンドシェーク信号を通信することは、前記カメラコアに関連するバッファにおけるオーバーフローを防ぐことに基づく、Ｃ８に記載の方法。
[Ｃ１１]
前記バッファは、前記ローカルメモリ中にまたは前記ダウンストリーム処理エンジン中にある、Ｃ１０に記載の方法。
[Ｃ１２]
前記カメラコアにおいて前記画像を受信することは、
光学センサーにおいて前記画像を生成することと、
Ｎ個の画像ブロックに前記画像を分割することと、
前記カメラコアに連続的に前記Ｎ個の画像ブロックを転送することと、及び、
前記カメラコア中に前記Ｎ個の画像ブロックの数を同時に記憶すること。
[Ｃ１３]
Ｎが１〜２０の範囲内にある、Ｃ１２に記載の方法。
[Ｃ１４]
前記カメラコア中の複数の前記画像ブロックの前記数は、Ｎよりも少ない、Ｃ１２に記載の方法。
[Ｃ１５]
前記カメラコアにおいて前記画像を受信することは、
光学センサーにおいて前記画像を生成することと、
複数のＮ個の画像ブロックに前記画像を分割することと、
前記カメラコアと前記カメラコアに関連するローカルメモリとのうちの少なくとも１つに連続的に前記複数の画像ブロックを転送することと、及び、
前記カメラコア及び前記ローカルメモリとのうちの少なくとも１つに前記Ｎ個の画像ブロックの量を同時に記憶することと
を備える、Ｃ１に記載の方法。
[Ｃ１６]
前記ダウンストリーム処理エンジンに前記カメラコアからブロックベース上で前記画像を転送することは、前記ローカルダウンストリーム処理エンジンに、ローカルな相互接続上で、前記カメラコア及び前記ローカルメモリの少なくとも１つから、複数の前記画像ブロックを転送することを含む、Ｃ１５に記載の方法。
[Ｃ１７]
前記カメラコアにおいて前記画像を受信することは、
Ｎ個の走査を生成するために光学センサーにおいてＮ回前記画像を走査することと、
前記Ｎ個の走査の各々に関して、前記カメラコア及び前記カメラコアに関連するローカルメモリの少なくとも１つに前記画像の少なくとも１つの画像ブロックを転送することと、及び、
前記カメラコア及び前記ローカルメモリの少なくとも１つに前記Ｎ個の画像ブロックの量を同時に記憶することとを備える、Ｃ１に記載の方法。
[Ｃ１８]
前記ダウンストリーム処理エンジンに前記カメラコアからブロックベースごとの上で前記画像を転送することは、前記ローカルダウンストリーム処理エンジンに、ローカルな相互接続上で、前記カメラコアと前記ローカルメモリとのうちの少なくとも１つから前記画像の複数の前記画像ブロックを転送することを含む、Ｃ１７に記載の方法。
[Ｃ１９]
処理エンジンに画像を転送する方法であって、当該方法は下記を具備する。
前記画像の１つの走査を取得するために光学センサーを走査することと、
前記画像の前記１つの走査の所与のＮブロック分割の画像ブロックを抽出することと、
カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに、前記抽出された画像ブロックを記憶することと、
ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送することと、及び、
前記ダウンストリーム処理エンジンに前記画像を与えるために、前記走査すること、前記抽出すること、前記記憶すること、および前記転送することをＮ回繰り返すこと。
[Ｃ２０]
ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを前記転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することを含む、Ｃ１９に記載の方法。
[Ｃ２１]
前記１つの抽出された画像ブロックを転送することは、前記ダウンストリーム処理エンジンに及び前記カメラコアおよび前記ローカルメモリのうちの少なくとも１つに結合されたローカルな相互接続上で前記抽出された画像ブロックを転送する、Ｃ２０に記載の方法。
[Ｃ２２]
前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することは、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェイキング経路上で行われる、Ｃ２１に記載の方法。
[Ｃ２３]
前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶することは、
前記カメラコアに前記抽出された画像ブロックを記憶することと、及び、
前記ローカルメモリに前記カメラコアから前記抽出された画像ブロックを転送することとを含む、Ｃ２２に記載の方法。
[Ｃ２４]
前記画像はビデオフレームであり、前記方法は、Ｎ×ＦＳの走査レートにおいて前記走査することによって前記処理エンジンに複数の前記ビデオフレームのシーケンスを与えることと、及び、複数の前記ビデオフレームの各々について、ＦＳのフレームレートにおいて複数の前記ビデオフレームの前記シーケンスを与えるレートにおいて、前記走査すること、前記抽出すること、前記記憶すること、および前記転送することをＮ回前記繰り返すことを実行することとをさらに備える、Ｃ２０に記載の方法。
[Ｃ２５]
下記を備える画像プロセッサ。
カメラコアと、
前記カメラコアにデータ相互接続上で結合されたダウンストリームプロセッサと、及び、
前記カメラコア及び前記ダウンストリームプロセッサに結合された直接のハンドシェイキング経路と、
ここにおいて、前記カメラコアは、ビデオフレームを受信すること、及び、前記ダウンストリームプロセッサに前記データ相互接続を介してＮ個のブロック転送によって前記ビデオフレームを転送することを備え、前記ブロック転送の各々は前記ビデオフレームのＮ個のピクセルブロックのうちの対応する１つを転送することと、前記直接のハンドシェイキング経路上で前記Ｎ個のブロック転送を制御すること。
[Ｃ２６]
前記カメラコアは、Ｎ個の走査フレームの連続として前記ビデオフレームを受信するように構成された、Ｃ２５に記載の画像プロセッサ。
[Ｃ２７]
前記カメラコアは、前記Ｎ個のピクセルブロックのうちの対応する１つを前記Ｎ個の走査フレームの各々から抽出するように構成された、Ｃ２６に記載の画像プロセッサ。
[Ｃ２８]
前記ダウンストリームプロセッサは、ビデオコーダ／デコーダ（ＶＣＯＤＥＣ）、グラフィックス処理ユニット（ＧＰＵ）またはディスプレイのなかからのいずれかである、Ｃ２５に記載の画像プロセッサ。
[Ｃ２９]
前記データ相互接続に結合されたローカルメモリをさらに備え、
ここにおいて、前記カメラコア及び前記ローカルメモリは、前記データ相互接続上で前記ローカルメモリに前記カメラコアからピクセルブロックを転送することによって、および前記ダウンストリームプロセッサへ前記ローカルメモリから前記データ相互接続上での複数のブロック転送によって、前記ブロック転送を実行するように構成され、及び、
前記カメラコアは、前記直接のハンドシェイキング経路を通して前記ダウンストリームプロセッサへ前記ローカルメモリからの複数の前記ブロック転送を制御するように構成される。
[Ｃ３０]
前記カメラコアは、前記ビデオフレームの少なくとも一部分を記憶するバッファを含み、ここにおいて、前記カメラコアは、前記バッファの充填レベルを検出すること、及び、前記検出された充填レベルに基づいて前記ダウンストリームプロセッサへの複数の前記ブロック転送を制御することを行うように構成された、Ｃ２５に記載の画像プロセッサ。
[Ｃ３１]
前記複数のブロック転送の前記制御は、前記検出された充填レベルに少なくとも部分的に基づき、前記検出された充填レベルに基づいて複数の直接のハンドシェイク信号を通信することを含む、Ｃ３０に記載の画像プロセッサ。
[Ｃ３２]
前記検出された充填レベルに基づく前記複数のブロック転送の前記制御は、前記バッファのオーバーフローを防ぐために前記複数のブロック転送を制御する、Ｃ３０に記載の画像プロセッサ。
[Ｃ３３]
前記画像プロセッサは少なくとも１つの半導体ダイに組み込まれる、Ｃ２５に記載の画像プロセッサ。
[Ｃ３４]
前記画像プロセッサがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択される、デバイスをさらに備える、Ｃ２５に記載の画像プロセッサ。
[Ｃ３５]
下記を備える画像プロセッサ。
前記画像の１つの走査を取得するために光学センサーを走査するための手段と、
前記画像の前記１つの走査の所与のＮブロック分割のブロックを抽出するための手段と、
カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに、前記抽出することから得られた、抽出されたブロックを記憶するための手段と、及び、
ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出されたブロックを転送するための手段と、ここにおいて、前記ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出されたブロックを転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間で複数のハンドシェーキング信号を通信することを含む。
[Ｃ３６]
前記画像プロセッサが少なくとも１つの半導体ダイに組み込まれる、Ｃ３５に記載の画像プロセッサ。
[Ｃ３７]
前記画像プロセッサがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されるデバイスをさらに備える、Ｃ３５に記載の画像プロセッサ。
[Ｃ３８]
下記を備えるコンピュータ可読媒体を有する、コンピュータプログラム製品。
画像をカメラコアにおいて受信することを少なくとも１つのコンピュータに行わせるためのコードと、
ダウンストリーム処理エンジンに、ブロックベース上で前記画像を転送すること、及び、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェイキング経路上で、前記カメラコア及び前記ダウンストリーム処理エンジンの間でハンドシェーキング信号を、ブロックベース上での前記転送に関連して、通信することとを少なくとも１つのコンピュータに行わせるためのコード。
[Ｃ３９]
所与の順序に従って前記ダウンストリーム処理エンジンにおいて前記画像の処理を行わせるためのコードをさらに備え、及び、ここにおいて、ブロックベースで前記画像を転送することは、前記所与の順序に従って複数の画像ブロックのシーケンスとして前記画像を転送する、Ｃ３８に記載のコンピュータプログラム製品。
[Ｃ４０]
ブロックベース上で前記画像を転送することを少なくとも１つのコンピュータに行わせるための前記コードは、前記カメラコア、前記ローカルメモリ及び前記ダウンストリーム処理エンジンに結合されたローカル相互接続上でローカルメモリに前記画像を転送することと、前記ローカル相互接続上で前記ダウンストリーム処理エンジンに前記ローカルメモリから前記画像を転送することとを前記少なくとも１つのコンピュータに行わせる、Ｃ３８に記載のコンピュータプログラム製品。
[Ｃ４１]
前記ダウンストリーム処理エンジンへ前記ローカルメモリからの前記画像ブロックの転送は、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェーキング経路上で前記カメラコアと前記ダウンストリーム処理エンジンとの間で直接のハンドシェーク信号を通信することを含む、Ｃ４０に記載のコンピュータプログラム製品。
[Ｃ４２]
前記カメラコア及び前記ダウンストリーム処理エンジンの間で前記複数の直接のハンドシェイク信号を通信することは、前記カメラコアに関連するバッファ中のオーバーフローを防ぐことに基づく、Ｃ４１に記載のコンピュータプログラム製品。
[Ｃ４３]
前記画像を受信することを少なくとも１つのコンピュータに行わせるための前記コードは、
Ｎ個の走査を生成するために光学センサーにおいてＮ回前記画像を走査することを少なくとも１つのコンピュータに行わせるためのコードと、
前記Ｎ個の走査の各々について、前記カメラコア及び前記カメラコアに関連するローカルメモリのうちの少なくとも１つに前記画像の少なくとも１つのブロックを転送することを少なくとも１つのコンピュータに行わせるためのコードと、及び、
前記カメラコアと前記ローカルメモリとのうちの少なくとも１つに前記画像の前記ブロックのＮ個の量を同時に記憶することを少なくとも１つのコンピュータに行わせるためのコードとを備える、Ｃ３８に記載のコンピュータプログラム製品。
[Ｃ４４]
下記を備えるコンピュータ可読媒体を有する、コンピュータプログラム製品。
前記画像の１つの走査を取得するために光学センサーを走査することを少なくとも１つのコンピュータに行わせるためのコードと、
所与のＮブロック分割に従って、前記画像の前記１つの走査の画像ブロックを抽出することを少なくとも１つのコンピュータに行わせるためのコードと、
カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶することを少なくとも１つのコンピュータに行わせるためのコードと、
ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送することを少なくとも１つのコンピュータに行わせるためのコードと、及び、
前記ダウンストリーム処理エンジンに前記画像を与えるために、Ｎ回、前記走査すること、抽出すること、記憶すること、および転送することを繰り返すことを少なくとも１つのコンピュータに行わせるためのコード。
[Ｃ４５]
前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶することを少なくとも１つのコンピュータに行わせるための前記コードは、
前記カメラコア中に前記抽出された画像ブロックを記憶することを少なくとも１つのコンピュータに行わせるためのコードと、及び、
前記ローカルメモリに前記カメラコアから前記抽出された画像ブロックを転送することを少なくとも１つのコンピュータに行わせるためのコードとを含む、Ｃ４４に記載のコンピュータプログラム製品。
[Ｃ４６]
下記を備える画像プロセッサ。
画像を受信するための及び前記画像の少なくとも一部分を同時に記憶するための手段を有するカメラコアと、及び、
ダウンストリーム処理エンジンに前記カメラコアからブロックベース上で前記画像を転送するための手段と、ここにおいて、前記転送することは、前記カメラコア及び前記ダウンストリーム処理エンジンの間でハンドシェーキング信号を通信することを含む。
[Ｃ４７]
画像を記憶するための前記手段に関連する充填レベルを検出するための手段をさらに備え、ここにおいて、前記カメラコアと前記ダウンストリーム処理エンジンとの間で前記ハンドシェーク信号を通信することは、前記検出することに基づく、Ｃ４６に記載の画像プロセッサ。
[Ｃ４８]
前記画像プロセッサは少なくとも１つの半導体ダイに組み込まれる、Ｃ４６に記載の画像プロセッサ。
[Ｃ４９]
前記画像プロセッサがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されるデバイスをさらに備える、Ｃ４６に記載の画像プロセッサ。
[Ｃ５０]
下記を備える、画像処理の方法。
カメラコアにおいて画像を受信するステップと、及び、
ダウンストリーム処理エンジンに前記カメラコアからブロックベース上で前記画像を転送するステップと、ここにおいて、前記転送することは、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェーキング経路上で前記カメラコア及び前記ダウンストリーム処理エンジンの間でハンドシェーキング信号を通信することを含む。
[Ｃ５１]
処理エンジンに画像を転送する方法であって、当該方法は下記を具備する。
前記画像の１つの走査を取得するために光学センサーを走査するステップと、
前記１つの走査の所与のＮブロック分割に従って前記画像の前記１つの走査の画像ブロックを抽出するステップと、
カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶するステップと、
ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送するステップと、及び、
前記ダウンストリーム処理エンジンに前記画像を与えるために、走査する前記ステップ、抽出する前記ステップ、記憶する前記ステップ、および転送する前記ステップをＮ回繰り返すこと。
[Ｃ５２]
前記ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することを含む、Ｃ５１に記載の方法。

Claims (52)

1. 画像を処理する方法であって、当該方法は下記を具備する。
   前記画像をカメラコアにおいて受信することと、及び、
   前記カメラコアからダウンストリーム処理エンジンへ、ブロックベース上で前記画像を転送することであって、ここにおいて、前記転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信すること。
2. 前記転送することは、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合されたローカルな相互接続上でＮ個の画像ブロックとして前記画像を転送する、請求項１に記載の方法。
3. 前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を前記通信することは、前記カメラコアに及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェーキング経路上で行われる、請求項２に記載の方法。
4. 所与の順序に従う前記ダウンストリーム処理エンジンにおける画像処理をさらに備え、ここにおいて、前記転送することは、前記所与の順序に従って画像ブロックのシーケンスとして前記画像を転送する、請求項１に記載の方法。
5. 前記ダウンストリーム処理エンジンは、ビデオコーダ／デコーダ（ＶＣＯＤＥＣ）、グラフィックス処理ユニット（ＧＰＵ）またはディスプレイである、請求項１に記載の方法。
6. 前記転送することは、前記カメラコアからローカルメモリにローカルな相互接続上で前記画像を送ることと、及び、前記ローカルメモリから前記ダウンストリーム処理エンジンに、前記ローカルな相互接続上で、画像ブロックとしての前記画像を転送することとを含む、請求項１に記載の方法。
7. 前記転送することは、前記カメラコアと前記ローカルメモリ及び前記ダウンストリーム処理エンジンに結合されたローカルな相互接続上でローカルメモリに前記画像を転送すること、及び前記ローカルな相互接続上で前記ローカルメモリから前記ダウンストリーム処理エンジンにＮ個の画像ブロックとして前記画像を転送すること。
8. 前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェイク信号を前記通信することは、前記ローカルメモリから前記ダウンストリーム処理エンジンにＮ個の画像ブロックとして前記画像を前記転送することに関連する、請求項７に記載の方法。
9. 前記カメラコアと前記ダウンストリーム処理エンジンとの間で前記ハンドシェイク信号を通信することは、データ利用可能性を示すハンドシェイク信号を通信することを含む、請求項８に記載の方法。
10. 前記カメラコアと前記ダウンストリーム処理エンジンとの間で前記ハンドシェイク信号を通信することは、前記カメラコアに関連するバッファにおけるオーバーフローを防ぐことに基づく、請求項８に記載の方法。
11. 前記バッファは、前記ローカルメモリまたは前記ダウンストリーム処理エンジン中にある、請求項１０に記載の方法。
12. 前記カメラコアにおいて前記画像を受信することは、
    光学センサーにおいて前記画像を生成することと、
    Ｎ個の画像ブロックに前記画像を分割することと、
    前記カメラコアに連続的に前記Ｎ個の画像ブロックを転送することと、及び、
    前記カメラコアに前記Ｎ個の画像ブロックの数を同時に記憶すること。
13. Ｎが１〜２０の範囲内にある、請求項１２に記載の方法。
14. 前記カメラコア中の前記画像ブロックの前記数は、Ｎよりも少ない、請求項１２に記載の方法。
15. 前記カメラコアにおいて前記画像を受信することは、
    光学センサーにおいて前記画像を生成することと、
    複数のＮ個の画像ブロックに前記画像を分割することと、
    前記カメラコアと前記カメラコアに関連するローカルメモリとのうちの少なくとも１つに連続的に前記画像ブロックを転送することと、及び、
    前記カメラコア及び前記ローカルメモリとのうちの少なくとも１つに前記Ｎ個の画像ブロックの量を同時に記憶することと
    を備える、請求項１に記載の方法。
16. 前記カメラコアから前記ダウンストリーム処理エンジンにブロックベース上で前記画像を転送することは、前記カメラコア及び前記ローカルメモリの少なくとも１つから、前記ローカルダウンストリーム処理エンジンに、ローカルな相互接続上で、前記画像ブロックを転送することを含む、請求項１５に記載の方法。
17. 前記カメラコアにおいて前記画像を受信することは、
    Ｎ個の走査を生成するために光学センサーにおいてＮ回前記画像を走査することと、
    前記Ｎ個の走査の各々の間、前記カメラコア及び前記カメラコアに関連するローカルメモリの少なくとも１つに前記画像の少なくとも１つの画像ブロックを転送することと、及び、
    前記カメラコア及び前記ローカルメモリの少なくとも１つに前記Ｎ個の画像ブロックの量を同時に記憶することとを備える、請求項１に記載の方法。
18. 前記カメラコアから前記画像をブロックベース上で前記ダウンストリーム処理エンジンに転送することは、前記カメラコアと前記ローカルメモリとのうちの少なくとも１つから前記ローカルダウンストリーム処理エンジンに、ローカルな相互接続上で、前記画像の前記画像ブロックを転送することを含む、請求項１７に記載の方法。
19. 処理エンジンに画像を転送する方法であって、当該方法は下記を具備する。
    前記画像の１つの走査を取得するために光学センサーを走査することと、
    前記画像の前記１つの走査の所与のＮブロック分割の画像ブロックを抽出することと、
    カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに、前記抽出された画像ブロックを記憶することと、
    前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つからダウンストリーム処理エンジンに前記抽出された画像ブロックを転送することと、及び、
    前記ダウンストリーム処理エンジンに前記画像を与えるために、前記走査すること、前記抽出すること、前記記憶すること、および前記転送することをＮ回繰り返すこと。
20. 前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つからダウンストリーム処理エンジンに前記抽出された画像ブロックを前記転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することを含む、請求項１９に記載の方法。
21. 前記１つの抽出された画像ブロックを転送することは、前記ダウンストリーム処理エンジンに及び前記カメラコアおよび前記ローカルメモリのうちの少なくとも１つに結合されたローカルな相互接続上で前記抽出された画像ブロックを転送する、請求項２０に記載の方法。
22. 前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することは、前記カメラコア及び前記ダウンストリーム処理エンジンに結合された直接のハンドシェーキング経路上で行われる、請求項２１に記載の方法。
23. 前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶することは、
    前記カメラコアに前記抽出された画像ブロックを記憶することと、及び、
    前記カメラコアから前記ローカルメモリに前記抽出された画像ブロックを転送することとを含む、請求項２２に記載の方法。
24. 前記画像がビデオフレームであり、前記方法は、Ｎ×ＦＳの走査レートにおいて前記走査することによって前記処理エンジンに前記ビデオフレームのシーケンスを与えることと、及び、前記ビデオフレームの各々について、ＦＳのフレームレートにおいて前記ビデオフレームの前記シーケンスを与えるレートにおいて、前記走査すること、前記抽出すること、前記記憶すること、および前記転送することをＮ回前記繰り返すことを実行することとをさらに備える、請求項２０に記載の方法。
25. 下記を備える画像プロセッサ。
    カメラコアと、
    前記カメラコアにデータ相互接続上で結合されたダウンストリームプロセッサと、及び、
    前記カメラコア及び前記ダウンストリームプロセッサに結合された直接のハンドシェーキング経路と、
    ここにおいて、前記カメラコアは、ビデオフレームを受信することと、前記ビデオフレームをＮ個のブロック転送によって前記データ相互接続を介して前記ダウンストリームプロセッサに転送することを備え、前記ブロック転送の各々が前記ビデオフレームのＮ個のピクセルブロックのうちの対応する１つを転送する、転送することと、前記直接のハンドシェーキング経路を介して前記Ｎ個のブロック転送を制御すること。
26. 前記カメラコアは、Ｎ個の走査フレームの連続として前記ビデオフレームを受信するように構成された、請求項２５に記載の画像プロセッサ。
27. 前記カメラコアは、前記Ｎ個の走査フレームの各々から前記Ｎ個のピクセルブロックのうちの対応する１つを抽出するように構成された、請求項２６に記載の画像プロセッサ。
28. 前記ダウンストリームプロセッサは、ビデオコーダ／デコーダ（ＶＣＯＤＥＣ）、グラフィックス処理ユニット（ＧＰＵ）またはディスプレイののなかからのいずれかである、請求項２５に記載の画像プロセッサ。
29. 前記データ相互接続に結合されたローカルメモリをさらに備え、
    ここにおいて、前記カメラコアと前記ローカルメモリとは、前記データ相互接続上で前記ローカルメモリに前記カメラコアからピクセルブロックを転送することによって、および前記ダウンストリームプロセッサへ前記ローカルメモリから前記データ相互接続上でのブロック転送によって、前記ブロック転送を実行するように構成され、及び、
    前記カメラコアは、前記直接のハンドシェーキング経路を通して前記ダウンストリームプロセッサへ前記ローカルメモリからの前記ブロック転送を制御するように構成される。
30. 前記カメラコアは、前記ビデオフレームの少なくとも一部分を記憶するバッファを含み、前記カメラコアは、前記バッファの充填レベルを検出すること、及び、前記検出された充填レベルに基づいて前記ダウンストリームプロセッサへの前記ブロック転送を制御することを行うように構成された、請求項２５に記載の画像プロセッサ。
31. 前記検出された充填レベルに少なくとも部分的に基づく前記ブロック転送の前記制御は、前記検出された充填レベルに基づいて直接のハンドシェイク信号を通信することを含む、請求項３０に記載の画像プロセッサ。
32. 前記検出された充填レベルに基づく前記ブロック転送の前記制御は、前記バッファのオーバーフローを防ぐために前記ブロック転送を制御する、請求項３０に記載の画像プロセッサ。
33. 前記画像プロセッサが少なくとも１つの半導体ダイに組み込まれる、請求項２５に記載の画像プロセッサ。
34. 前記画像プロセッサがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択される、デバイスをさらに備える、請求項２５に記載の画像プロセッサ。
35. 下記を備える画像プロセッサ。
    前記画像の１つの走査を取得するために光学センサーを走査するための手段と、
    前記画像の前記１つの走査の所与のＮブロック分割のブロックを抽出するための手段と、
    カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに、前記抽出することから得られた、抽出されたブロックを記憶するための手段と、及び、
    ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出されたブロックを転送するための手段と、ここにおいて、前記ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出されたブロックを転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することを含む。
36. 前記画像プロセッサが少なくとも１つの半導体ダイに組み込まれる、請求項３５に記載の画像プロセッサ。
37. 前記画像プロセッサがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されるデバイスをさらに備える、請求項３５に記載の画像プロセッサ。
38. 下記を備えるコンピュータ可読媒体を有する、コンピュータプログラム製品。
    画像をカメラコアにおいて受信することを少なくとも１つのコンピュータに行わせるためのコードと、
    ダウンストリーム処理エンジンにブロックベース上で前記画像を転送することと、及び、前記カメラコアと前記ダウンストリーム処理エンジンとに結合された直接のハンドシェーキング経路上で、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を、ブロックベース上での前記転送に関連して、通信することとを少なくとも１つのコンピュータに行わせるためのコード。
39. 所与の順序に従って前記ダウンストリーム処理エンジンにおいて前記画像の処理を行わせるためのコードをさらに備え、及び、ここにおいて、ブロックベースで前記画像を転送することは、前記所与の順序に従って画像ブロックのシーケンスとして前記画像を転送する、請求項３８に記載のコンピュータプログラム製品。
40. ブロックベースで前記画像を転送することを少なくとも１つのコンピュータに行わせるための前記コードは、前記カメラコアとローカルメモリ及び前記ダウンストリーム処理エンジンとに結合されたローカル相互接続上で前記ローカルメモリに前記画像を転送することと、前記ローカル相互接続上で前記ダウンストリーム処理エンジンに前記ローカルメモリから前記画像を転送することとを前記少なくとも１つのコンピュータに行わせる、請求項３８に記載のコンピュータプログラム製品。
41. 前記ダウンストリーム処理エンジンへ前記ローカルメモリからの前記画像ブロックの転送は、前記カメラコアと前記ダウンストリーム処理エンジンとに結合された直接のハンドシェーキング経路上で前記カメラコアと前記ダウンストリーム処理エンジンとの間で直接のハンドシェイク信号を通信することを含む、請求項４０に記載のコンピュータプログラム製品。
42. 前記カメラコアと前記ダウンストリーム処理エンジンとの間で前記直接のハンドシェイク信号を通信することは、前記カメラコアに関連するバッファにおけるオーバーフローを防ぐことに基づく、請求項４１に記載のコンピュータプログラム製品。
43. 前記画像を受信することを少なくとも１つのコンピュータに行わせるための前記コードは、
    Ｎ個の走査を生成するために光学センサーにおいてＮ回前記画像を走査することを少なくとも１つのコンピュータに行わせるためのコードと、
    前記Ｎ個の走査の各々について、前記カメラコア及び前記カメラコアに関連するローカルメモリのうちの少なくとも１つに前記画像の少なくとも１つのブロックを転送することを少なくとも１つのコンピュータに行わせるためのコードと、及び、
    前記カメラコアと前記ローカルメモリとのうちの少なくとも１つに前記画像の前記ブロックのＮ個の量を同時に記憶することを少なくとも１つのコンピュータに行わせるためのコードとを備える、請求項３８に記載のコンピュータプログラム製品。
44. 下記を備えるコンピュータ可読媒体を有する、コンピュータプログラム製品。
    前記画像の１つの走査を取得するために光学センサーを走査することを少なくとも１つのコンピュータに行わせるためのコードと、
    所与のＮブロック分割に従って、前記画像の前記１つの走査の画像ブロックを抽出することを少なくとも１つのコンピュータに行わせるためのコードと、
    カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶することを少なくとも１つのコンピュータに行わせるためのコードと、
    ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送することを少なくとも１つのコンピュータに行わせるためのコードと、及び、
    前記ダウンストリーム処理エンジンに前記画像を与えるために、Ｎ回、前記走査すること、前記抽出すること、前記記憶すること、および前記転送することを繰り返すことを少なくとも１つのコンピュータに行わせるためのコード。
45. 前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶することを少なくとも１つのコンピュータに行わせるための前記コードは、
    前記カメラコアに前記抽出された画像ブロックを記憶することを少なくとも１つのコンピュータに行わせるためのコードと、及び、
    前記ローカルメモリに前記カメラコアから前記抽出された画像ブロックを転送することを少なくとも１つのコンピュータに行わせるためのコードとを含む、請求項４４に記載のコンピュータプログラム製品。
46. 下記を備える画像プロセッサ。
    画像を受信することと、前記画像の少なくとも一部分を同時に記憶することとを行うための手段を有するカメラコアと、及び、
    ダウンストリーム処理エンジンに前記カメラコアからブロックベースで前記画像を転送するための手段であって、ここにおいて、前記転送することは、前記カメラコア及び前記ダウンストリーム処理エンジンの間でハンドシェーキング信号を通信することを含む
    。
47. 画像を記憶するための前記手段に関連する充填レベルを検出するための手段であって、ここにおいて、前記カメラコアと前記ダウンストリーム処理エンジンとの間で前記ハンドシェイク信号を通信することは、前記検出することに基づく。
48. 前記画像プロセッサが少なくとも１つの半導体ダイに組み込まれる、請求項４６に記載の画像プロセッサ。
49. 前記画像プロセッサがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されるデバイスをさらに備える、請求項４６に記載の画像プロセッサ。
50. 下記を備える、画像処理の方法。
    カメラコアにおいて画像を受信するステップと、及び、
    ダウンストリーム処理エンジンに前記カメラコアからブロックベース上で前記画像を転送するステップであって、ここにおいて、前記転送することは、前記カメラコアと前記ダウンストリーム処理エンジンとに結合された直接のハンドシェーキング経路を介して前記カメラコア及び前記ダウンストリーム処理エンジンの間でハンドシェーキング信号を通信することを含む
    。
51. 画像を処理エンジンに転送する方法であって、当該方法は下記を具備する。
    前記画像の１つの走査を取得するために光学センサーを走査するステップと、
    前記１つの走査の所与のＮブロック分割に従って前記画像の前記１つの走査の画像ブロックを抽出するステップと、
    カメラコアまたは前記カメラコアに関連するローカルメモリのうちの少なくとも１つに前記抽出された画像ブロックを記憶するステップと、
    ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送するステップと、及び、
    前記ダウンストリーム処理エンジンに前記画像を与えるために、走査する前記ステップ、抽出する前記ステップ、記憶する前記ステップ、および転送する前記ステップをＮ回繰り返すこと。
52. 前記ダウンストリーム処理エンジンに前記カメラコアまたは前記ローカルメモリのうちの少なくとも１つから前記抽出された画像ブロックを転送することが、前記カメラコアと前記ダウンストリーム処理エンジンとの間でハンドシェーキング信号を通信することを含む、請求項５１に記載の方法。

Images