JP2007199815A - メモリ制御装置およびメモリ制御方法 - Google Patents

Abstract

【課題】複数の処理部とメモリとの間でデータ転送を行う電子機器において、データ転送が制限されることを回避し、各処理部を効率よく動作させることができる技術を提供する。
【解決手段】ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１のデータ残量と閾値ＴＨとの関係に基づいて各チャンネルに対するデータ転送の優先順位を変更する。これにより、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１内にデータの蓄積がなくなってしまったり、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１がデータで満杯になってしまったりすることはなく、各処理部２０，３０，４０，５０を効率よく動作させることができる。
【選択図】図１

Description

本発明は、複数の処理部とメモリとを有する電子機器において、各処理部とメモリとの間でデータを転送する技術に関する。

デジタルスチールカメラ等の電子機器は、画像データ等のデータに種々の処理を行う複数の処理部（デバイス）を備えている。そして、これらの処理部とメモリとの間で順次にデータを転送しつつ、データを処理することにより、電子機器の動作が進行する。

このような電子機器の内部には、処理部とメモリとの間で転送されるデータを一時的に保管するためのバッファが、処理部ごとに設けられている。処理部とメモリとの間でデータを転送するときには、当該処理部のバッファに一旦データを蓄積させ、蓄積されたデータを順次に転送先へ送り出す。これにより、データの転送は切れ目なく進行する。

しかしながら、従来の電子機器では、各処理部に対するデータ転送の優先順位があらかじめ定められていた。そして、各処理部が同時にデータ転送を要求した場合には、優先順位の高い処理部から順番にデータ転送が実行されるようになっていた。

このため、従来の電子機器では、優先順位の高い処理部は常に優先的にデータ転送を行うことができるが、優先順位の低い処理部はなかなかデータ転送を行うことができなかった。したがって、優先順位の低い処理部においては、バッファ内にデータの蓄積が無くなってしまったり、バッファがデータで満杯になってしまったりすることにより、処理部の動作を停止せざるを得ない場合があった。

本発明は、このような事情に鑑みなされたものであり、複数の処理部とメモリとの間でデータ転送を行う電子機器において、データ転送が制限されることを回避し、各処理部を効率よく動作させることができる技術を提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、複数の処理部とメモリとの間でデータ転送を行うメモリ制御装置であって、前記データ転送を前記複数の処理部のいずれに対して優先して実行するかを示す優先順位の基準となるパラメタが、外部から認識可能なパラメタ被認識手段と、前記パラメタに基づいて、前記優先順位を設定する優先順位設定手段と、を備えたことを特徴とする。

請求項２に係る発明は、請求項１に記載のメモリ制御装置であって、前記パラメタ被認識手段は、前記複数の処理部のそれぞれに割り当てられた複数のバッファであり、前記パラメタは、前記複数のバッファのそれぞれに蓄積されたデータの残量についての情報であることを特徴とする。

請求項３に係る発明は、請求項２に記載のメモリ制御装置であって、前記優先順位設定手段は、前記バッファに蓄積された前記データの残量が所定の閾値を上回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とする。

請求項４に係る発明は、請求項２に記載のメモリ制御装置であって、前記優先順位設定手段は、前記バッファに蓄積された前記データの残量が所定の閾値を下回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とする。

請求項５に係る発明は、請求項２から請求項４までのいずれかに記載のメモリ制御装置であって、前記複数のバッファのそれぞれについて、前記閾値を個別に設定する閾値設定手段を更に備えたことを特徴とする。

請求項６に係る発明は、請求項１から請求項５までのいずれかに記載のメモリ制御装置であって、前記データ転送は、ダイレクトメモリアクセスによるデータ転送であることを特徴とする。

請求項７に係る発明は、請求項２から請求項６までのいずれかに記載のメモリ制御装置であって、前記複数のバッファのそれぞれにおいて、前記パラメタとは独立して、前記優先順位がデフォルト値として割り当てられており、前記優先順位設定手段は、前記パラメタに基づいて、前記優先順位を前記デフォルト値から変更することを特徴とする。

請求項８に係る発明は、請求項７に記載のメモリ制御装置であって、前記複数の処理部は、デジタルスチールカメラにおいて画像データを処理するための処理部であり、前記複数の処理部のうち、画像データを外部から入力するための処理部には、前記デフォルト値として最も高い優先順位が割り当てられていることを特徴とする。

請求項９に係る発明は、複数の処理部とメモリとの間でデータ転送を行うメモリ制御方法であって、前記データ転送を前記複数の処理部のいずれに対して優先して実行するかを示す優先順位の基準となるパラメタを認識するパラメタ認識工程と、前記パラメタに基づいて、前記優先順位を設定する優先順位設定工程と、を備えたことを特徴とする。

請求項１０に係る発明は、請求項９に記載のメモリ制御方法であって、前記パラメタは、前記複数の処理部のそれぞれに割り当てられた複数のバッファのそれぞれに蓄積されたデータの残量についての情報であることを特徴とする。

請求項１１に係る発明は、請求項１０に記載のメモリ制御方法であって、前記優先順位設定工程においては、前記バッファに蓄積された前記データの残量が所定の閾値を上回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とする。

請求項１２に係る発明は、請求項１０に記載のメモリ制御方法であって、前記優先順位設定工程においては、前記バッファに蓄積された前記データの残量が所定の閾値を下回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とする。

請求項１３に係る発明は、請求項１０から請求項１２までのいずれかに記載のメモリ制御方法であって、前記複数のバッファのそれぞれについて、前記閾値を個別に設定する閾値設定工程を更に備えたことを特徴とする。

請求項１４に係る発明は、請求項９から請求項１３までのいずれかに記載のメモリ制御方法であって、前記データ転送は、ダイレクトメモリアクセスによるデータ転送であることを特徴とする。

請求項１５に係る発明は、請求項１０から請求項１４までのいずれかに記載のメモリ制御方法であって、前記複数のバッファのそれぞれにおいて、前記パラメタとは独立して、前記優先順位がデフォルト値として割り当てられており、前記優先順位設定工程においては、前記パラメタに基づいて、前記優先順位を前記デフォルト値から変更することを特徴とする。

請求項１６に係る発明は、請求項１５に記載のメモリ制御方法であって、前記複数の処理部は、デジタルスチールカメラにおいて画像データを処理するための処理部であり、前記複数の処理部のうち、画像データを外部から入力するための処理部には、前記デフォルト値として最も高い優先順位が割り当てられていることを特徴とする。

請求項１〜１６に記載の発明によれば、データ転送を複数の処理部のいずれに対して優先して実行するかを示す優先順位の基準となるパラメタに基づいて、優先順位を設定する。このため、データ転送が制限されることを回避し、各処理部を効率よく動作させることができる。

特に、請求項２または請求項１０に記載の発明によれば、複数のバッファのそれぞれに蓄積されたデータの残量に基づいて、複数の処理部のそれぞれに対するデータ転送の優先順位を設定する。このため、バッファ内にデータの蓄積がなくなってしまったり、バッファがデータで満杯になってしまったりすることはなく、各処理部を効率よく動作させることができる。

特に、請求項３または請求項１１に記載の発明によれば、バッファに蓄積されたデータの残量が所定の閾値を上回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げる。このため、処理部側からメモリ側へデータを書き込む際に、バッファがデータで満杯になってしまうことを回避し、処理部を効率よく動作させることができる。

特に、請求項４または請求項１２に記載の発明によれば、バッファに蓄積されたデータの残量が所定の閾値を下回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げる。このため、メモリ側から処理部側へデータを読み出す際に、バッファ内にデータの蓄積がなくなってしまうことを回避し、処理部を効率よく動作させることができる。

特に、請求項５または請求項１３に記載の発明によれば、複数のバッファのそれぞれについて、閾値を個別に設定することができる。このため、各処理部におけるデータの消費速度に応じて、優先順位を変更するタイミングを任意に設定することができる。

特に、請求項６または請求項１４に記載の発明によれば、複数の処理部とメモリとの間のデータ転送は、ダイレクトメモリアクセスによるデータ転送である。このため、ＣＰＵに負荷を与えることなく、データ転送を行うことができる。

特に、請求項７または請求項１５に記載の発明によれば、複数のバッファのそれぞれにおいて、前記パラメタとは独立して、優先順位がデフォルト値として割り当てられており、前記パラメタに基づいて、優先順位をデフォルト値から変更する。このため、パラメタに関して複数の処理部間に差異がない場合、デフォルト値を用いてデータ転送を順次に行うことができる。他方、パラメタに基づいて優先順位を変更するので、請求項１〜６または請求項９〜１４までのいずれかに記載の発明の効果も享受することができる。

特に、請求項８または請求項１６に記載の発明によれば、複数の処理部は、デジタルスチールカメラにおいて画像データを処理するための処理部であり、複数の処理部のうち、画像データを入力するための処理部には、デフォルト値として最も高い優先順位が割り当てられている。このため、外部から入力される画像データの欠けを防止することができる。

以下、図面を参照しつつ、本発明の一実施形態について説明する。

図１は、本発明に係るメモリ制御装置が搭載されたデジタルスチールカメラ１の構成を示したブロック図である。デジタルスチールカメラ１は、画像データを取得するための電子機器であり、主として、撮像部１０と、画像入力部２０と、画像処理部３０と、画像圧縮部４０と、記憶部用インターフェイス部５０と、記憶部６０と、メモリ用インターフェイス部７０と、ＳＤＲＡＭ８０と、を備えている。画像入力部２０，画像処理部３０，画像圧縮部４０，および記憶部用インターフェイス部５０と、メモリ用インターフェイス部７０とは、データバス９０を介して接続されている。

撮像部１０は、被写体からの光情報を電気信号に変換して取得するためのセンサである。撮像部１０は、例えば、ＣＣＤ素子やＣＭＯＳ素子等の撮像素子によって構成される。画像入力部２０は、撮像部１０において取得された電気信号を、デジタルデータとして装置内に入力するための処理部である。画像入力部２０から入力されたデータは、データバス９０およびメモリ用インターフェイス部７０を介して、ＳＤＲＡＭ８０へ転送され、ＳＤＲＡＭ８０内に記憶される。そして、ＳＤＲＡＭ８０内に記憶されたデータは、再びメモリ用インターフェイス部７０およびデータバス９０を介して、画像処理部３０へ転送される。

画像処理部３０は、ＳＤＲＡＭ８０から転送されたデータに補間処理等の画像処理を行うための処理部である。画像処理部３０は、各画素一色のデータから１画素ごとにＲＧＢの３色を生成することにより、データの画像処理を行う。画像処理部３０において画像処理された後のデータは、データバス９０およびメモリ用インターフェイス部７０を介してＳＤＲＡＭ８０へ転送され、ＳＤＲＡＭ８０内に記憶される。そして、ＳＤＲＡＭ８０内に記憶されたデータは、再びメモリ用インターフェイス部７０およびデータバス９０を介して、画像圧縮部４０へ転送される。

画像圧縮部４０は、ＳＤＲＡＭ８０から転送されたデータを圧縮するための処理部である。画像圧縮部４０は、ＪＰＥＧ等の所定の画像フォーマットにデータを圧縮する。圧縮後のデータは、データバス９０およびメモリ用インターフェイス部７０を介して、ＳＤＲＡＭ８０へ転送され、ＳＤＲＡＭ８０内に記憶される。そして、ＳＤＲＡＭ８０内に記憶されたデータは、再びメモリ用インターフェイス部７０およびデータバス９０を介して、記憶部用インターフェイス部５０へ転送される。

記憶部用インターフェイス部５０は、記憶部６０に対するデータの転送を仲介するための処理部である。記憶部用インターフェイス部５０は、ＳＤＲＡＭ８０から受け取ったデータを、所定の規格に適合させて記憶部６０へ転送する。記憶部６０は、記憶部用インターフェイス部５０を介して受信したデータを、所定の記憶媒体へ記憶させる。

このように、デジタルスチールカメラ１は、データバス９０を介して複数の処理部２０，３０，４０，５０とＳＤＲＡＭ８０との間でデータを転送しつつ、各処理部において処理を行うことにより、撮像動作を進行させる。

デジタルスチールカメラ１は、転送されるデータを一時的に保管するためのＦＩＦＯバッファ２１，３１，３２，４１，４２，５１を備えている。画像入力部２０にはＦＩＦＯバッファ２１が、画像処理部３０にはＦＩＦＯバッファ３１，３２が、画像圧縮部４０にはＦＩＦＯバッファ４１，４２が、記憶部用インターフェイス部５０にはＦＩＦＯバッファ５１が、それぞれ割り当てられている。画像入力部２０、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０と、ＳＤＲＡＭ８０との間でデータの転送を行うときには、転送されるデータはＦＩＦＯバッファ２１，３１，３２，４１，４２，または５１に一旦蓄積され、ＦＩＦＯバッファ２１，３１，３２，４１，４２，または５１に蓄積されたデータが転送先へ順次に送り出される。これにより、データを切れ目なく連続的に転送することができる。

ＦＩＦＯバッファ２１，３２，４２は、各処理部側からＳＤＲＡＭ８０側へデータを書き込む際に、データを一時的に蓄積するためのバッファである。このため、以下では、これらのＦＩＦＯバッファ２１，３２，４２を「書き込み用ＦＩＦＯバッファ」という。一方、ＦＩＦＯバッファ３１，４１，５１は、ＳＤＲＡＭ８０側から各処理部側へデータを読み出す際に、データを一時的に蓄積するためのバッファである。このため、以下では、これらのＦＩＦＯバッファ３１，４１，５１を「読み出し用ＦＩＦＯバッファ」という。

画像入力部２０、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０と、ＳＤＲＡＭ８０ととの間のデータの転送は、ＣＰＵを介さずに実行されるＤＭＡ（ダイレクトメモリアクセス）転送である。この装置では、複数のチャンネルＣＨ０〜ＣＨ５を用いてＤＭＡ転送を行うことができ、上記の各ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１は、それぞれＣＨ０，ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，ＣＨ５のＤＭＡ転送に利用される。

画像入力部２０、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０は、それぞれ制御線２３，３３，４３，５３を介してメモリ用インターフェイス部７０に接続されている。画像入力部２０、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０は、制御線２３，３３，４３，５３を介して、メモリ用インターフェイス部７０へ、データの転送要求信号や、緊急通知信号を送信する。

メモリ用インターフェイス部７０は、各チャンネルから受け取った転送要求信号に基づいて各チャンネルに対するデータ転送の優先順位を決定するためのアービトレータ７１と、ＳＤＲＡＭ８０に対するデータの書き込みおよび読み出しの動作を制御するためのメモリコントローラ７２とを有している。メモリ用インターフェイス部７０は、各チャンネルからデータの転送要求信号を受けると、それらの転送要求信号に基づいて各チャンネルの優先順位を調整し、いずれか１つのチャンネル（すなわち、いずれか１つのＦＩＦＯバッファ）とＳＤＲＡＭ８０との間でデータ転送を行わせる。

図２は、画像入力部２０、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０と、ＳＤＲＡＭ８０との間のデータ転送の様子を模式的に示したブロック図である。各処理部のＦＩＦＯバッファ２１，３１，３２，４１，４２は、データを蓄積する領域として、それぞれ４ブロックを有している。画像入力部２０、画像処理部３０、および画像圧縮部４０は、書き込み用ＦＩＦＯバッファ２１，３２，４２に１ブロック以上のデータが蓄積されていると、メモリ用インターフェイス部７０に対してデータの転送要求信号（処理部側からＳＤＲＡＭ８０側へ向けてデータＤの転送を要求するための信号）Ｒを発信する。一方、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０は、読み出し用ＦＩＦＯバッファ３１，４１，５１に１ブロック以上の空き領域が存在すると、メモリ用インターフェイス部７０に対してデータの転送要求信号（ＳＤＲＡＭ８０側から処理部側へ向けてデータＤの転送を要求するための信号）Ｒを発信する。

また、各チャンネルのＦＩＦＯバッファ２１，３１，３２，４１，４２には、閾値ＴＨが設定されている。画像入力部２０、画像処理部３０、画像圧縮部４０、および記憶部用インターフェイス部５０は、ＦＩＦＯバッファ２１，３１，３２，４１，４２に蓄積されたデータの残量と閾値ＴＨとの関係に基づいて、緊急通知信号Ｅをメモリ用インターフェイス部７０へ送る。例えば、書き込み用ＦＩＦＯバッファ２１，３２，４２において、それぞれのデータ残量が閾値ＴＨを上回った場合には、緊急通知信号Ｅがメモリ用インターフェイス部７０へ送信される。また、読み出し用ＦＩＦＯバッファ３１，４１，５１において、それぞれのデータ残量が閾値ＴＨを下回った場合には、緊急通知信号Ｅがメモリ用インターフェイス部７０へ送信される。

メモリ用インターフェイス部７０のアービトレータ７１は、各チャンネルから受信するデータの転送要求信号Ｒおよび緊急通知信号Ｅに基づいて、各チャンネルに対するデータ転送の優先順位を変更する。そして、メモリ用インターフェイス部７０のメモリコントローラ７２は、最も優先順位の高いチャンネルへ受付信号Ａを返信し、当該チャンネルのＦＩＦＯバッファとＳＤＲＡＭ８０との間で、データＤの転送を行う。

図３は、アービトレータ７１による優先順位の変更およびメモリコントローラ７２によるデータ転送の手順を示したフローチャートである。アービトレータ７１は、まず、各チャンネルからの転送要求信号があるか否かを監視する（ステップＳ１）。そして、転送要求信号がない場合には、繰り返し転送要求信号を監視しつつ、待機する。一方、転送要求信号を受信した場合には、次に、アービトレータ７１は、転送要求信号を発信しているチャンネルが１つであるか、複数であるかを判断する（ステップＳ２）。そして、転送要求信号を発信しているチャンネルが１つである場合には、当該チャンネルを最も優先順位の高いチャンネルとして選択する（ステップＳ３）。

一方、転送要求信号を発信しているチャンネルが複数ある場合には、次に、アービトレータ７１は、それらのチャンネルの中に緊急通知信号を発信しているチャンネルがあるか否かを判断する（ステップＳ４）。そして、緊急通知信号を発信しているチャンネルがない場合には、転送要求信号を発信しているチャンネルのうち最も番号の小さいチャンネルを、最も優先順位の高いチャンネルとして選択する（ステップＳ５）。

一方、緊急通知信号を発信しているチャンネルがある場合には、次に、アービトレータ７１は、緊急通知信号を発信しているチャンネルが１つであるか、複数であるかを判断する（ステップＳ６）。そして、緊急通知信号を発信しているチャンネルが１つである場合には、当該チャンネルを最も優先順位の高いチャンネルとして選択する（ステップＳ７）。また、緊急通知信号を発信しているチャンネルが複数ある場合には、緊急通知信号を発信しているチャンネルのうち最も番号の小さいチャンネルを、最も優先順位の高いチャンネルとして選択する（ステップＳ８）。

そして、アービトレータ７１は、最も優先順位の高いチャンネルとして選択されたチャンネルへ受付信号Ａを返信する（ステップＳ９）。その後、メモリコントローラ７２は、受付信号Ａが返信されたチャンネルとＳＤＲＡＭ８０との間で、データＤの転送を実行する（ステップＳ１０）。

このように、この装置では、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１と、メモリ用インターフェイス部７０とが、複数の処理部２０，３０，４０，５０とＳＤＲＡＭ８０との間におけるデータＤの転送を制御するメモリ制御部１００（図１参照）を構成している。そして、メモリ制御部１００は、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１のデータ残量と閾値ＴＨとの関係に基づいて各チャンネルに対するデータ転送の優先順位を変更する。このため、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１内にデータの蓄積がなくなってしまったり、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１がデータで満杯になってしまったりすることはなく、各処理部２０，３０，４０，５０を効率よく動作させることができる。

また、図２に示したように、各ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１の閾値ＴＨは、各処理部内に設けられたレジスタ２４，３４，３５，４４，４５，５４を調整することにより、変更することができる。これにより、各処理部におけるデータの消費速度に応じて緊急通知信号Ｅの発生タイミングを任意に変更することができる。例えば、書き込み用ＦＩＦＯバッファ２１，３２，４２については、データの消費速度（データレート）の速い処理部においては、緊急通知信号を早めに発生させるために、閾値を低めに設定することができる一方、データの消費速度の遅い処理部においては、データをまとめて効率よく転送させるために、閾値を高めに設定することができる。また、読み出し用ＦＩＦＯバッファ３１，４１，５１については、データの消費速度の速い処理部においては、緊急通知信号を早めに発生させるために、閾値を高めに設定することができる一方、データの消費速度の遅い処理部においては、データをまとめて効率よく転送させるために、閾値を低めに設定することができる。

また、このデジタルスチールカメラ１では、上記の通り、緊急通知信号Ｅを発信していないチャンネル同士、または緊急通知信号Ｅを発しているチャンネル同士では、番号の小さいチャンネルのデータ転送が優先される。すなわち、このデジタルスチールカメラ１では、デフォルト値として各チャンネルに対するデータ転送優先順位が設定されている。そして、このデジタルスチールカメラ１では、画像入力部２０からＳＤＲＡＭ８０へのデータ転送に最も番号の小さいチャンネルＣＨ０を使用している。このため、画像入力部２０からＳＤＲＡＭ８０へのデータ転送は比較的優先され、入力される画像データの欠けを防止することができる。

以上、本発明の一実施形態について説明したが、本発明は上記の例に限定されるものではない。上記の例では、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１に蓄積されたデータの残量に基づいて、各チャンネルに対するデータ転送の優先順位を変更した。しかしながら、各チャンネルに対するデータ転送の優先順位は、他のパラメタを基準として変更してもよい。

例えば、ＳＤＲＡＭに含まれる各バンクのプリチャージ状況に基づいて、各チャンネルに対するデータ転送の優先順位を変更してもよい。すなわち、プリチャージ中のバンクはデータ転送動作が制限されるため、当該バンクへのアクセス要求を持つチャンネルの優先順位を下げるとともに、プリチャージ中ではないバンクへのアクセス要求を持つチャンネルの優先順位を上げるようにしてもよい。包括的に言えば、データ転送を複数の処理部のいずれに対して優先して実行するかを示す優先順位の基準となるパラメタが外部から認識可能なＦＩＦＯバッファやバンク等の手段を有し、そのパラメタに基づいて複数のチャンネルのそれぞれに対するデータ転送の優先順位を設定するようにすればよい。これにより、データ転送が制限されることを回避し、各処理部を効率よく動作させることができる。

また、本発明の適用対象はデジタルスチールカメラに限定されるものではない。本発明は、複数の処理部とメモリとの間で順次にデータを転送しつつ、データを処理する電子機器一般に適用することができる。

デジタルスチールカメラの構成を示したブロック図である。 データ転送の様子を模式的に示したブロック図である。 メモリ用インターフェイス部の動作手順を示したフローチャートである。

符号の説明

１ デジタルスチールカメラ
１０ 撮像部
２０ 画像入力部
３０ 画像処理部
４０ 画像圧縮部
５０ 記憶部用インターフェイス部
６０ 記憶部
７１ アービトレータ
７２ メモリコントローラ
８０ ＳＤＲＡＭ
２１，３１，３２，４１，４２，５１ バッファ
２３，３３，４３，５３ 制御線
２４，３４，３５，４４，４５，５４ レジスタ
１００ メモリ制御部
ＣＨ０〜ＣＨ５ チャンネル
Ａ 受付信号
Ｄ データ
Ｅ 緊急通知信号
Ｒ 転送要求信号

Claims (16)

1. 複数の処理部とメモリとの間でデータ転送を行うメモリ制御装置であって、
   前記データ転送を前記複数の処理部のいずれに対して優先して実行するかを示す優先順位の基準となるパラメタが、外部から認識可能なパラメタ被認識手段と、
   前記パラメタに基づいて、前記優先順位を設定する優先順位設定手段と、
   を備えたことを特徴とするメモリ制御装置。
2. 請求項１に記載のメモリ制御装置であって、
   前記パラメタ被認識手段は、前記複数の処理部のそれぞれに割り当てられた複数のバッファであり、
   前記パラメタは、前記複数のバッファのそれぞれに蓄積されたデータの残量についての情報であることを特徴とするメモリ制御装置。
3. 請求項２に記載のメモリ制御装置であって、
   前記優先順位設定手段は、前記バッファに蓄積された前記データの残量が所定の閾値を上回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とするメモリ制御装置。
4. 請求項２に記載のメモリ制御装置であって、
   前記優先順位設定手段は、前記バッファに蓄積された前記データの残量が所定の閾値を下回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とするメモリ制御装置。
5. 請求項２から請求項４までのいずれかに記載のメモリ制御装置であって、
   前記複数のバッファのそれぞれについて、前記閾値を個別に設定する閾値設定手段を更に備えたことを特徴とするメモリ制御装置。
6. 請求項１から請求項５までのいずれかに記載のメモリ制御装置であって、
   前記データ転送は、ダイレクトメモリアクセスによるデータ転送であることを特徴とするメモリ制御装置。
7. 請求項２から請求項６までのいずれかに記載のメモリ制御装置であって、
   前記複数のバッファのそれぞれにおいて、前記パラメタとは独立して、前記優先順位がデフォルト値として割り当てられており、
   前記優先順位設定手段は、前記パラメタに基づいて、前記優先順位を前記デフォルト値から変更することを特徴とするメモリ制御装置。
8. 請求項７に記載のメモリ制御装置であって、
   前記複数の処理部は、デジタルスチールカメラにおいて画像データを処理するための処理部であり、
   前記複数の処理部のうち、画像データを外部から入力するための処理部には、前記デフォルト値として最も高い優先順位が割り当てられていることを特徴とするメモリ制御装置。
9. 複数の処理部とメモリとの間でデータ転送を行うメモリ制御方法であって、
   前記データ転送を前記複数の処理部のいずれに対して優先して実行するかを示す優先順位の基準となるパラメタを認識するパラメタ認識工程と、
   前記パラメタに基づいて、前記優先順位を設定する優先順位設定工程と、
   を備えたことを特徴とするメモリ制御方法。
10. 請求項９に記載のメモリ制御方法であって、
    前記パラメタは、前記複数の処理部のそれぞれに割り当てられた複数のバッファのそれぞれに蓄積されたデータの残量についての情報であることを特徴とするメモリ制御方法。
11. 請求項１０に記載のメモリ制御方法であって、
    前記優先順位設定工程においては、前記バッファに蓄積された前記データの残量が所定の閾値を上回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とするメモリ制御方法。
12. 請求項１０に記載のメモリ制御方法であって、
    前記優先順位設定工程においては、前記バッファに蓄積された前記データの残量が所定の閾値を下回ったときに発せられる緊急通知信号を受信すると、当該緊急通知信号の発信元である処理部に対するデータ転送の優先順位を繰り上げることを特徴とするメモリ制御方法。
13. 請求項１０から請求項１２までのいずれかに記載のメモリ制御方法であって、
    前記複数のバッファのそれぞれについて、前記閾値を個別に設定する閾値設定工程を更に備えたことを特徴とするメモリ制御方法。
14. 請求項９から請求項１３までのいずれかに記載のメモリ制御方法であって、
    前記データ転送は、ダイレクトメモリアクセスによるデータ転送であることを特徴とするメモリ制御方法。
15. 請求項１０から請求項１４までのいずれかに記載のメモリ制御方法であって、
    前記複数のバッファのそれぞれにおいて、前記パラメタとは独立して、前記優先順位がデフォルト値として割り当てられており、
    前記優先順位設定工程においては、前記パラメタに基づいて、前記優先順位を前記デフォルト値から変更することを特徴とするメモリ制御方法。
16. 請求項１５に記載のメモリ制御方法であって、
    前記複数の処理部は、デジタルスチールカメラにおいて画像データを処理するための処理部であり、
    前記複数の処理部のうち、画像データを外部から入力するための処理部には、前記デフォルト値として最も高い優先順位が割り当てられていることを特徴とするメモリ制御方法。
    

Images