KR920007920B1

KR920007920B1 - 비디오폰 시스템

Info

Publication number: KR920007920B1
Application number: KR1019890007234A
Authority: KR
Inventors: 권오욱; 이종수; 정주홍; 김지홍; 이명호
Original assignee: 재단법인 한국전자통신연구소; 경상현; 한국 전기통신공사; 이해욱
Priority date: 1989-05-30
Filing date: 1989-05-30
Publication date: 1992-09-19
Also published as: KR900019447A; JPH0368294A; US5046080A

Abstract

내용 없음.

Description

비디오폰 시스템

제1도는 종래의 비디오폰 시스템의 구성도.

제2도는 본 발명의 일실시예의 구성도.

제3도는 처리요소 사이의 동기 및 이미지 버스 사용권한 부요 방식도.

* 도면의 주요부분에 대한 부호의 설명

21 : VME버스 22 : A/D 및 D/A 컴버터

23 : 프레임 메모리부 24 : 공통 메모리부

25 : 소스 코텍부 26 : TX/RX버퍼부

27 : 망접속부 28 : 이미지 버스

29 : 파이프라인

본 발명은 협대역 디지탈 망에서 사용되는 비디오폰 시스템에 관한 것으로, 특히영상부호 및 복호화 부분에 디지를 신호처리(DSP)칩을 처리요소호 사용함으로써 성능을개선시킨 비디오폰 시스템에 관한 것이다.

협대역 디지탈 망에서의 비디오폰 서비스는 광대역 영상정보의 압축 부호화가 요구되며, 영상정보의 압축부호화는 고속의 영상정보 처리가 요구된다. 이에 대한 종래의 하드웨어 구조는 크게 두가지로 대별된다.

첫째는 영상부호화 알고리즘을 모두 일반 집적회로로 구현하는 것이며, 둘째는 다수의 디지틀 신호처리칩을 이용하고 디지틀 신호처리 소프트웨어로 영상부호 기법을 구현하는 것이다. 전자의 경우 부호화 알고리즘이 수정될 경우 하드웨이 자체로 수정 되어야 하며 그로 인한 하드웨어의 설계 및 구현의 복잡한 문제가 발생한다. 후자의 경우 앞의 단점들이 해소되는 반면 비디오폰 시스템의 최대 성능이 디지틀 신호처리칩 자체의 성능, 비디오폰 내의 각 모듈간의 송수신 데이타량, 송수신 방법및 버스구조등에 의해 크게 좌우된다.

제1도에 도시되어 있는 비디오폰 시스템을 참조 하여 종래기술을 구체적으로 설명하면 다음과 같다. 제1도의 시스템은 독일 AEG사에 의해 개발된 것이다. 제1도에서, 10은 호스트(Host)CPU를, 11은 VME버스를, 12는 프레임 메모리부를, 13은 ADSP'S(Analog Digital Signal Processors)를, 14는 DRAM메모리부를, 15는 메모리 버스를, 16은 비디오 버스를, 17은 A/D(Analog to Digital)컴버터를, 18은 D/A 컨버터를 각각 나타낸다. 이와같은 구조에서는 다수의 ADSP(13)각각이 DRAM 메모리부(14)를 포함하고 있고, 프레임 메모리부(12)와의 정보 교환을 위해 메모리버스(15)를 공통으로 이용하야 하고 호스트 CPU(10)와의 데이타 송수신을 위해 VME버스(11)를 공통으로 이용해야 하기 때문에 버스사용을 위한 대기시간이 많아질 수 있으며, 따라서 전체적으로 성능저하를 야기시키는 결과를 가져왔다.

본 발명의 목적은 상기와 같은 문제점들을 해결하기 위하여 디지틀 신호처리 칩(DSP)을 사용한 새로운 비디오폰 시스템 하드웨어 구조에서 비디오폰 시스템의 각 모듈간에 데이타 송수신을 쉽게하며 특히 영상부호화/복호화 하는 부분에 다수의 디지틀신호처리 칩들이 파이프라인 구조를 갖게 함으로써 비디오폰의 성능을 개선시키는 데 있다.

본 명세서에서 파이프라인 구조라 함은 다수의 처리요소(PE)를 상호 연결하는 하드웨어 구성 방법중의 하나로서, 서로인접하는 두 처리요소가 파이프라인을 통하여 연결된 구조를 말하며, 파이프라인이라 함은 한 처리요소(좌측)에서 인접한 다음처리 요소(우측)로 연결되는 통로를 말한다.

이하, 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제2도는 본 발명의 일실시예에 대한 하드웨어 구조도로써, 21은 VME버스를, 22는 A/D및 D/A컨버터(Converter)를, 23은 망 접속부를 24는 공통 메모리부를, 25는 소스코덱(Source CODEC)부를, 26은 TX/RX버터를, 27은 망 접속부를, 28은 이미지 버스를 각각 나타낸다.

VME버스(21)는 각 모듈간의 제어통신 및 동기기능을 위한 시스템버스로 사용되고, A/D 및 D/A 컨버터(22)는 NTSC합성 신호나 성분신호를 저대역 필터링, 색신호 분리, 삽입(Interpolation), 제거(decimation)등의 과정을 거쳐 CCITT표준 영상 포맷으로 변환하는 기능 및 그의 역변환기능을 수행한다. A/D및 D/A 컨버터(22)와 프레임 메모리부(23)와는 직접연결되며 수평, 수직 동기 신호, 데이타 유효 시간 표시신호, 클럭신호에 의하여 8비트의 명암정보 신호 및 8비트의 제1, 제2색차신호를 주로 받는다.

이 프레임 메모리부(23)는 입력/출력되는 영상정보를 저장하는 역할을 한다. 공통 메모리부(24)는 시스템버스로 사용되는 VME버스(21)와 영상데이타 통로로 사용되는 고속의 이미지 버스(28)사이에 위치하여 처리요소(PE)와 호스트 CPU사이 및 처리요소(PE)와 처리요소(PE) 사이의 데이타전송용 보관 장소로 사용됨, 전체시스템 제어기(호스트 VPU)와의 통신등을 효율적으로 수행 하는데 필요하다. 다수의 처리요소(PEL…PEN)로 이루어지는 소스코덱부(25)는 공통 메모리부(24) 및이미지 버스(28)와 연결되어 A/D 및 D/A 컨버터(22)에서 변환된 입력 영상을 영상 압축 알고리즘을 잉요항 ㅕ영상정보를 감축하는 역할을 하며, TX/RX/ 버퍼(26)는 VME버스(21)나 이미지 버스(28)로부터 소스코덱부(25)에서 감축된 영상정보나망접속부(27)에서 얻어지는 영상데이타를 일시저장하는 기능을 한다.

TX/RX버퍼(26)는 망접속부(27)와 연결되어 감축된 영상정보를 한 비트 단위로 주고 받는다.

망 접속부(27)는 부호화된 여상데이타의 오류를 정정한 후에 영상신호와 음성신호 및 기타 데이타를 중합하여 종합정보통신망(ISDN)에 접속하는데, 중합된 데이타를 일정한 포멧(format)의 프레임 구조를 만들어 주는 기능과 그 역기능을 수행한다.

이미지 버스(28)는 고속의 영상데이타 이동에 사용되는데 프레임메모리(23)로 영상데이타를 8비트 단위로 옮기거나, 각 처리 요소를 사이의 버스 및 중재기능을 수행하는데 사용된다.

소스코덱부(25)를 구성하고 있는처리요소들은 디지틀 신호처리칩을 내장하는 모듈로써 영상부호또는 복호화 기능을 부기능(subfunction)들로 나누어 하나의 처리요소나 하나의 부기능을 맡아서 처리하도록 한다.

입력 데이타는 프레임 메모리부(23), 공통 메모리부(24), 혹은 파이프라인(pipeline)구조상의 전단계 처리요소로 부터입력 될 수 있으며, 처리결과는 파이프라인(pipeline)구조상의 다음단계 처리요소로 전달되거나, 공통메모리부(24)를 통하여 인접 하지않은 단계의 처리 요소로 전달도 가능하도록 한다.

처리요소들에 의하여 감축된 최종의 영상 정보는 TX버터(26)로 보내어져 망접속부(27)로 전달된다. 영상복호화 부분은 RX버퍼(26)로부터 입력 데이타를 받아서 복호화 기능을 수행하고 그 결과를 프레임 메모리부(23)에 전달한다.

제3도는 처리요소 사이의 동기 및 이미지 버스(28)사용권한 부여 방식도를 나타낸다. 먼저 호스트에서 소스코덱부(25)내에 있는 처리요소(PE1)에 대한 플래스를 세트하여 시작 신호를 주면 처리 요소(PE1)는 필요한 데이타를이미지버스(28)와 공통메모리부(24)를 통하여 취득한 후 처리요소(PE1) 자신에 대한 플래그는 리셋트하고 다음 순서의 처리요소 (임의 처리요소(PE2)로 가정)에 대한 플래그를 세트한다. 그리고 나서 처리요소(PE1)은 자기에서 주어진 임무를 수행하며 그것이 끝나면 자신에 대한 플래그가 세트 될때까지 기다린다. 처리요소(PE2)는 처리요소(PE2)에 대한 플래그가 세트되면 처리요소(PE1)와 마찬가지로 동작을 하여 처리요소(PE3)에 대한 플래그를 세트한다. 이런방식으로 처리요소(PEN)까지 도달하면 처리요소(PEN)은 다시 처리요소(PE1)에 대한플래그를 세트하게 되어 동작이 연속적으로 이루어진다. 이때 각 처리요소에 대한 데이타의 이동은 주어진 시간내에서 한꺼번에 이루어진다. 즉, 자기순서가 되었을때, 입력데이타와 이전의 버스허용 기간에 처리된 결과의 데이타를 한꺼번에 이동하게 된다.

상기 본 발명의 변형예로는 다음과 같은 것들이 있다.

첫째, 처리요소에 디지틀 신호처리(DST)칩을 사용하는 외에 전용칩(custom VLSI)으로 그 기능을 대신하는 경우와, 둘째, 플임 메모리부를 이중(dual)포트(Port)로 구성하는 경우와, 세째, 이미지 버스나 전/후 처리부와 프레임 메모리부 사이에서의 데이타 이동시 비트수를 늘리는 경우와, 네째, TX/RX버퍼에서 VME 버스나 이미지버스와의 접속중 하나를 없에는 경우가 있다.

Claims

협대역 디지틀 망에서 사용되는 비디오폰 시스템에 있어서, 각모듈간의 제어 통신 및 동기 기능을위한 시스템 버스로 사용되는 VME버스수단(21), 상기 VME버스(21)에 연결되어 카메라로 부터의 입력신호를 처리하여 표준영상 포맷으로 바꾸거나 복호화된 영상을 TV 모니터에 나타나게 해주는 전/후 처리장치(22), 상기 전/후 처리장치(22)에 연결되어 표준 포멧으로 변환된 영상을 저장하는 프레임 메모리 장치(23), 영상부호화 및 복호화기능을 하기 위해 다수의 처리요소(PE)로 구성되어 있는 소스코덱장치(25), 상기 VME버스수단(21)에 연결되어 호스트와 상기 처리요소간 또는 처리요소와 처리요소간의 동기 및 통신을 위해 메시지 보관 기능을 하는 공통 메모리 장치(24), 상기 VME 버스수단(2)에 연결되어 부호화된 영상 데이타의 순방향 오류를 정정한 후 종합정보 통신망에 접속시키기 위해 프레임 구조를 만들어 주는 기능과 그 역기능을 수행하는 망 접속장치(27), 및 상기 프레임메모리장치(23), 소스코댁장치(25), 망좁속장치(27) 및 공통 메모리장치(24)에 연결되어 고속의 영상 데이타를이동하기 위한 이미지 버스수단(28)으로 구성된 것을 특징으로 하는 비디오폰 시스템.
제1항에 있어서, 상기 소스코덱장치(25)내의 각 처리요소(PE)간 통신 방식은 파이프라인을 채택한 것을 특징으로하는 비디오폰 시스템.
제1항에 있어서, 상기 소스코덱장치(25)내의 처리요소(PE)는 디지틀 신호처리(DSP)칩을 포함하고 있는 것을 특징으로 하는 비디오폰 시스템.
제1항에 있어서, 상기 이미지 버스수단(28)은 상기 프레임 메모리장치(23)로 부터의 영상데이타를 8비트씩 이동시키는 것을 특징으로 하는 비디오폰 시스템.
제1항에 있어서, 상기 VME 버스 수단(21)및 망접속 장치(27)에 연결되어 상기 소스코덱장치(25)와 망접속장치(27)로 부터의 영상정보를 일시적으로 저장하는 TX/RX 버퍼 장치(26)를 더 포함하는 것을 특징으로 하는 ㅂ지디오폰 시스템.
제1항에 있어서, 상기 이미지버스수단(28) 및 망접속장치(27)에 연결되어 상기 소스코덱장치(25)와 망접속장치(27)로부터의 영상정보를 일시적으로 저장하는 TX/RX 버퍼 장치(26)를 도 포함하는 것을 특징으로 하는 비디오폰 시스템.
제1항에 있어서, 상기 VME 버스수단(21), 이미지 버스수단(28), 및 망접속 장치(27)에 연결되어 상기 소스코덱장치(25)와 망접속 장치(27)로 부터의 영상 정보를 일시적으로 조항하는 TX/RX 버퍼장피(26)를 더 포함하는 것을 특징으로 하는 비디오폰 시스템.
제1항에 있어서, 상기 전/후 처리장치(22)와 프레임 메모리장치(23)와의 통신은 수평수식신호/데이타유효시간 표시신호, 클럭신호, 8비트의 명암정보신호, 및 8비트의 제1, 제2색차신호에 의해 이루어지는 것을 특징으로하는 비디오폰 시스템.
제1항에 있어서, 상기 프레임 메모리 장치(23)를 이중(dual)포트로 구성한 것을 특징으로 하는 비디오폰 시스템.
제1항에 있어서, 상기 플래그 조각에 의해 상기 소스코덱장치(25)내의 처리요소들 간의 동기를 맞추도록 구성한 것을 특징으로 한느 비디오폰시스템.