RU2140668C1 - Система для восприятия и воспроизведения последовательности анимированных видеоизображений в реальном масштабе времени - Google Patents

Система для восприятия и воспроизведения последовательности анимированных видеоизображений в реальном масштабе времени Download PDF

Info

Publication number
RU2140668C1
RU2140668C1 RU93048462A RU93048462A RU2140668C1 RU 2140668 C1 RU2140668 C1 RU 2140668C1 RU 93048462 A RU93048462 A RU 93048462A RU 93048462 A RU93048462 A RU 93048462A RU 2140668 C1 RU2140668 C1 RU 2140668C1
Authority
RU
Russia
Prior art keywords
screen
data
stage
memory
image
Prior art date
Application number
RU93048462A
Other languages
English (en)
Other versions
RU93048462A (ru
Inventor
Сидави Кристоф
Ленобль Жером
Бигонно Эрик
Буедек Жан-Этьенн
Original Assignee
Ля Франсэз Де Же
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ля Франсэз Де Же filed Critical Ля Франсэз Де Же
Publication of RU93048462A publication Critical patent/RU93048462A/ru
Application granted granted Critical
Publication of RU2140668C1 publication Critical patent/RU2140668C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Television Signal Processing For Recording (AREA)
  • Processing Or Creating Images (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Input (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

Изобретение относится к вычислительной технике. Его использование в системах воспроизведения изображений позволяет повысить качество воспроизведения при меньшей стоимости системы. Система для восприятия и воспроизведения последовательности анимированных изображений в реальном масштабе времени содержит по меньшей мере одну ступень восприятия данных, образованную блоком памяти и устройством считывания/записи, выполненным в виде контроллера экрана или изображения, подключенного к центральному блоку управления, причем блок памяти ступени восприятия данных состоит по меньшей мере из двух автономных блоков памяти, один из которых связан с контроллером экрана или изображения. Технический результат достигается благодаря тому, что каждый из остальных автономных блоков памяти связан с соответствующим одним из дополнительно введенных контроллеров экрана или изображения, при этом автономные блоки памяти ступени восприятия данных с соответствующими контроллерами экрана или изображения выполнены с возможностью предназначения одного автономного блока памяти с соответствующим контроллером экрана или изображения для ступени восприятия данных. 5 з.п. ф-лы, 3 ил.

Description

Изобретение относится к системе для восприятия и воспроизведения последовательности анимированных изображений в реальном масштабе времени, содержащей, по меньшей мере, одну ступень восприятия данных, состоящую из блока памяти и ступени считывания/записи, состоящей в виде экрана или контроллера изображений, управляемого блоком центрального процессора для считывания и записи цифровой информации в блоке памяти, соответствующем, по меньшей мере, одной последовательности изображения, и ступени воспроизведения данных.
В общем случае такая система предназначена для восприятия, хранения и воспроизведения в реальном масштабе времени большого количества изображений высокого качества. При этом предполагается, что изображение состоит из набора точек или "пикселей", причем каждый пиксель закодирован 16-ю или 32-мя битами и что термин "реальный масштаб времени" означает возможность переключения целых изображений 25-30 раз в секунду с частотой кадров электронного изображения.
Для этого система должна иметь большой объем памяти, чтобы обеспечить необходимую емкость хранимой информации этого типа.
В системе восприятия и воспроизведения указанного выше типа устройство записи/считывания, образованное контроллером экрана в ступени восприятия данных, использует макрокоманды, выдаваемые центральным процессором для управления данными в блоке памяти, в частности, в случае операций считывания, записи и обновления. Параллельно ступень воспроизведения должна быть также в состоянии управлять доступом к блоку памяти, чтобы считывать с него информацию, соответствующую, по меньшей мере, одной последовательности изображений и затем воспроизводить эту последовательность на экране в аналоговой форме.
Ступень восприятия данных и ступень воспроизведения данных должны таким образом обе иметь доступ к блоку памяти, даже если они не способны осуществлять это одновременно на практике. В настоящее время не существует устройств памяти, обеспечивающих одновременный доступ, и поэтому применяются различные решения проблемы доступа к памяти.
Первое решение состоит в использовании арбитражной системы, устанавливающей последовательность и выделяющей часть полосы пропускания блока памяти (т. е. полное количество битов, которое может быть считано или записано за единицу времени) операциям считывания, записи и обновления, которые выполняются экранным контроллером ступени восприятия данных, и передающей остальную часть полосы пропускания ступени воспроизведения данных, чтобы позволить ей считывать последовательность изображений и воспроизводить ее на экране.
Второе решение состоит в использовании блока памяти, образованного динамическими видеоячейками оперативной памяти, имеющими специальный признак наличия сдвигового регистра, который работает в качестве интерфейса между блоком памяти и ступенью воспроизведения данных. Информация, обмениваемая между блоком памяти и ступенью воспроизведения данных, полностью проходит через этот регистр. В такой системе загрузка и/или разгрузка сдвигового регистра производится во время обратного хода луча развертки на экране, так что большая часть полосы пропускания блока памяти используется для управления данными в блоке памяти со стороны контроллера экрана.
Таким образом, оба описанные выше решения решают проблему двойного доступа к блоку памяти посредством попеременного доступа для управления данными в блоке памяти и доступов, нужных для графического воспроизведения данных, записанных в этот блок памяти.
Указанные решения приводят к системам с ограниченными возможностями в плане используемой мощности воспроизведения на экране, т.е. возможности сделать изображения движущимися ограничены. В таких системах время доступа в режиме считывания или режиме записи для управления записанными данными или данными, подлежащими записи в блок памяти, сравнительно велико, и в результате операции записи данных, связанные с записью новых последовательностей изображений в блок памяти, производятся с частотой, меньшей частоты воспроизведения точек изображения на экране (частота "пикселей"). На практике, такие системы работают на частотах порядка 3000000-4000000 пикселей в секунду, что сильно ограничивает возможности воспроизведения подвижных изображений в реальном масштабе времени.
Кроме того, технология оперативной памяти видеотипа является дорогостоящей по сравнению со стандартной динамической памятью, производимой в массовых масштабах.
Известна система для восприятия и воспроизведения последовательности анимированных изображений в реальном масштабе времени, содержащая по меньшей мере одну ступень восприятия данных, образованную блоком памяти и устройством считывания/ записи, выполненным в виде контроллера экрана или изображения, подключенного к центральному блоку управления, и ступень воспроизведения данных (см., например, заявку Японии 63-072277).
Согласно указанной заявке Японии, контроллер предназначен для поочередного переключения обоих блоков памяти с целью записи и считывания данных, так что контроллер не может одновременно считывать и записывать в двух блоках памяти.
В основу изобретения поставлена задача усовершенствования методов двойного доступа к блоку памяти и создания системы, обеспечивающей повышенное качество в плане мощности воспроизведения при меньшей, по сравнению с существующими системами, стоимости.
Поставленная задача решается тем, что предложена система для восприятия и воспроизведения последовательности анимированных изображений в реальном масштабе времени, содержащая по меньшей мере одну ступень восприятия данных, образованную блоком памяти и устройством считывания/ записи, выполненным в виде контроллера экрана или изображения, подключенного к центральному блоку управления, причем блок памяти ступени восприятия данных состоит, по меньшей мере, из двух автономных блоков памяти, один из которых связан с контроллером экрана или изображения, в которой, согласно изобретению, каждый из остальных автономных блоков памяти связан с соответствующим одним из дополнительно введенных контроллеров экрана или изображения, при этом автономные блоки памяти ступени восприятия данных с соответствующими контроллерами экрана или изображения выполнены с возможностью предназначения одного автономного блока памяти с соответствующим контроллером экрана или изображения для ступени восприятия данных, а другого автономного блока памяти с соответствующим контроллером экрана или изображения для ступени воспроизведения данных.
Целесообразно, чтобы ступень воспроизведения содержала по меньшей мере одно устройство преобразования для преобразования цифровых данных, взятых из автономного блока памяти и соответствующих последовательности изображений, в аналоговый или цифровой сигнал по телевизионному стандарту.
Полезно, чтобы каждый автономный блок памяти состоял из стандартных динамических устройств памяти с произвольным доступом синхронного или асинхронного типа.
Полезно также, чтобы каждый контроллер изображения был включен между автономным блоком памяти, с которым он связан, и центральным блоком управления и соединен с устройством преобразования.
Выгодно, чтобы контроллеры напрямую были соединены с периферийным устройством, выполненным в виде вспомогательного ЗУ или ЗУ на жестком диске.
Целесообразно, чтобы один из автономных блоков памяти ступени восприятия данных был подключен через относящийся к нему контроллер к вспомогательному ЗУ или блоку на жестком диске и параллельно другой автономный блок памяти ступени восприятия через относящийся к нему контроллер был подключен к ступени воспроизведения.
Такая конфигурация ведет к тому, что каждый контроллер образует точку пересечения, или переключающее устройство в смысле считывания и записи относительно четырех отдельных операционных блоков, являющихся периферийными для контроллера, а именно:
блока памяти типа DRAM,
блока центрального процессора,
вспомогательного блока памяти типа FIFO или SRAM или блока памяти с твердым диском и
аналого-цифрового и цифроаналогового преобразователя ступени воспроизведения.
Система восприятия и воспроизведения по изобретению позволяет улучшить качество анимированных изображений при снижении стоимости оборудования.
Такая система делает возможным осуществлять высококачественную анимацию на практически всей площади экрана со скоростью порядка 12000000 пикселей в секунду, когда графическая анимация может представлять движения частей изображения или многих графических объектов вдоль осей плоскости изображения относительно фона, который может быть как неподвижным, так и движущимся.
Дополнительно предлагаемая система сделала возможным найти альтернативу использованию видеопамяти малой емкости и прежде всего, высокой стоимости, на основе использования стандартных блоков видеопамяти и без введения специальных аппаратурных ограничений.
Другим преимуществом заявленного изобретения является возможность оборудовать систему памятью, имеющей минимальную емкость 256 мегабайт (MB), указанная память может быть установлена, в частности, на печатной плате с максимальной площадью для введения в микрокомпьютер, например, по стандартам ISA, MCA, EISA или NUBUS.
В дальнейшем изобретение поясняется описанием вариантов его выполнения со ссылками на чертежи, на которых:
фиг. 1 изображает упрощенную блок-схему системы по известному уровню техники для восприятия и воспроизведения последовательностей изображений,
фиг. 2 - упрощенную блок-схему системы, являющейся воплощением изобретения для восприятия и воспроизведения последовательностей изображений, и
фиг. 3 - упрощенную блок-схему варианта выполнения изобретения.
Система по известному уровню техники изображена на фиг. 1 и содержит ступень 2 восприятия данных, а также ступень 3 для графического воспроизведения этих данных.
Ступень 2 восприятия данных содержит блок памяти М и устройство считывания/записи, состоящее из контроллера экрана CRTC, управляемого центральным блоком управления CPU. Блок памяти М выполнен на видеопамяти с произвольным доступом VRAM, связанным со сдвиговым регистром RG. Контроллер экрана CRTC сообщается с блоком памяти М по интерфейсной шине b1 для осуществления операций считывания/записи в памяти типа VRAM, и с центральным блоком управления CPU по шине b2, и с интерфейсом ввода/вывода, связанным с шиной b2, для осуществления соединения с периферийной аппаратурой (не показана).
Ступень 3 воспроизведения данных содержит устройство преобразования 4, в которое входит преобразователь цифра-аналог DAC и преобразователь аналог-цифра ADC. Устройство преобразования 4 шиной b3 соединено со сдвиговым регистром RG блока памяти М и шиной b4 с экраном телевизионного типа E с разверткой времени.
Указанная система поочередно распределяет блок памяти M между ступенью восприятия данных 2 и ступенью воспроизведения 3 для воспроизведения информации со всеми недостатками, которые вытекают из такой очередности.
Система по изобретению для восприятия и воспроизведения анимированной последовательности изображений в реальном масштабе времени, как показано на фиг. 2, содержит также ступень 2 для восприятия данных в цифровой форме и ступень 3 для графического воспроизведения этих данных.
Ступень 2 восприятия данных содержит блок памяти M, который разделен на, по меньшей мере, два автономных блока памяти M1 и M2, каждый из которых состоит из стандартного динамического устройства памяти с произвольным доступом DRAM, которое может быть синхронного или асинхронного типа. Каждый из блоков памяти M1 и M2 связан с устройством считывания/записи, являющимся экранным контроллером или контроллером изображения CRTC1 или CRTC2. Два контроллера управляются от центрального блока управления CPU. Каждый блок памяти M1 и M2 соединен соответствующей шиной b10 с соответствующим контроллером CRTC1 или CRTC2. Центральный блок управления CPU соединен шиной b11 с обоими контроллерами CRTC1 и CRTC2.
Ступень 3 воспроизведения данных в данном примере выполнения того же общего типа, что и описанная согласно фиг. 1, и содержит устройство преобразования 4 цифра-аналог DAC и/или аналог-цифра DAC вместе в экраном E. Устройство преобразования 4 соединено шиной b12 с обоими контроллерами CRTС1 и CRTC2. Устройство преобразования 4 используется, например, для преобразования цифровых данных, снимаемых с блока памяти и соответствующих последовательности изображений в аналоговый или цифровой телевизионный сигнал по соответствующему стандарту.
Дополнительно, два контроллера CRCT1 и CRСT2 соединены шиной b15 с периферийным элементом, таким как вспомогательная память MO с целью прямого приема данных, получающихся при компандировании последовательностей изображений, подлежащих воспроизведению.
Таким образом, при работе возможно разместить один из блоков памяти, например, блок M1 и относящийся к нему контроллер CRTC1 в ступени 2 восприятия данных с целью осуществления операций над данными, которые были записаны или которые еще подлежат записи в блок памяти M1, поочередно с другим блоком памяти M2 и относящимся к нему контроллером CRTC2, которые помещаются в ступени 3 воспроизведения данных для графического воспроизведения на экране E последовательностей изображений, которые записаны в блоке памяти M2.
При функционировании ступень 3 воспроизведения данных может иметь постоянный доступ к одному или другому из блоков памяти M1 или M2 без доступа к одному блоку памяти поочередно во времени ступени восприятия 2 и ступени воспроизведения 3.
Таким образом, в то время как последовательности изображений воспроизводятся и анимируются на экране E на основе цифровых данных, взятых с одного из блоков памяти, новые последовательности изображений могут записываться в другой блок памяти, прежде чем они будут воспроизведены и анимированы, что делает возможным обеспечить совершенную непрерывность анимации на экране.
На фиг. 3 приведен пример выполнения изобретения, позволяющий расширить возможности заявленного решения.
В данном варианте каждый из контроллеров CRTC1 и CRTC2 соединен с процессором CPU и через вспомогательную или буферную память M10, имеющую ширину 16 или 32 бита с двумя управляющими потоком информации в двух направлениях битами, например, для увеличения скорости процессирования, а также с вспомогательной или буферной памятью MO, причем две памяти MO соединены шиной b13 с кодирующе-декодирующим устройством CODEC, которое, в свою очередь, соединено с жестким диском D, т.е. с промежуточной вспомогательной или буферной памятью М11.
Таким образом, для операций компандирования - сжатия данных или экспандирования - расширения данных - последовательностей изображений, с применением межкадрового способа, подчиняющегося стандарту (например, MPEC I, MPEC II или CCITT H.261), используется устройство кодирования/декодирования CODEC, которое должно одновременно обрабатывать, по меньшей мере, три потока данных, так чтобы процессировать изображение i+1 на основе ранее процессированного изображения i.
В режиме компандирования последовательности изображений устройство кодирования-декодирования CODEC выполняет следующие операции: обрабатывает первый входной поток данных - видеосигналов, которые оцифрованы и запомнены в плоскости или блоке памяти М1 контроллером CRTC1, причем указанный входной поток поступает от внешнего источника, например видеокамеры;
обрабатывает второй входной поток данных - видеосигналов, которые оцифрованы и запомнены в блоке памяти М2 контроллером CRTC2, причем эти сигналы соответствуют предыдущему изображению i, и
обрабатывает третий выходной поток оцифрованных сигналов, которые были компандированы и обработаны кодирующе-декодирующим устройством и которые позволяют преобразовать изображение i+1 на основе изображения i, причем эти сигналы засылаются на твердый диск D.
В режиме экспандирования кодирующе-декодирующее устройство CODEC выполняет следующие операции:
- обрабатывает первый входной поток, соответствующий потоку компандированных цифровых сигналов, считанных с твердого диска D;
- обрабатывает второй входной поток, соответствующий оцифрованным сигналам, которые были экспандированы в предыдущем этапе и которые берут с одной или другой памяти М1 или М2, и подают на CODEC через контроллер экрана, связаны с соответствующим блоком памяти М1 или М2, и
- обрабатывает третий выходной поток процессированных и экспандированных оцифрованных сигналов, соответствующих изображению i+1 и посылаемых на другой контроллер потока для воспроизведения на экране.
Указанные операции компандирования и экспандирования значительно облегчаются наличием двух контроллеров CRTC1 и CRTC2.
Устройство может работать в противоположной последовательности в том смысле, что графические изображения не воспроизводятся, а берутся с экрана E для записи в блоки памяти М1 и М2 и последующего хранения их, например, во вспомогательной памяти.
Таким образом, ступень 3 воспроизведения данных может воспринимать данные, соответствующие последовательности изображений, и может хранить эти данные альтернативно в блоке памяти М1 или М2 через связанный с ним контроллер CRTC1 или CRTC2, а ступень 2 восприятия данных может считывать эти данные альтернативно с другого блока памяти М2 или М1 через связанный с ним контроллер CRTC2 или CRTC1 и хранить эти данные во вспомогательной памяти или в блоке памяти с твердым диском.
Оборудование для анимирования в реальном масштабе времени на телевизионном экране может использоваться, например, в диалоговых играх потребителями.

Claims (6)

1. Система для восприятия и воспроизведения последовательности анимированных изображений в реальном масштабе времени, содержащая по меньшей мере одну ступень восприятия данных, образованную блоком памяти и устройством считывания/записи, выполненными в виде контроллера экрана или изображения, подключенного к центральному блоку управления, причем блок памяти ступени восприятия данных состоит по меньшей мере из двух автономных блоков памяти, один из которых связан с контроллером экрана или изображения, отличающаяся тем, что каждый из остальных автономных блоков памяти связан с соответствующим одним из дополнительно введенных контроллеров экрана или изображения, при этом автономные блоки памяти ступени восприятия данных с соответствующими контроллерами экрана или изображения выполнены с возможностью предназначения одного автономного блока памяти с соответствующим контроллером экрана или изображения для ступени восприятия данных, а другого автономного блока памяти - с соответствующим контроллером экрана или изображения для ступени воспроизведения данных.
2. Система по п. 1, отличающаяся тем, что ступень воспроизведения содержит по меньшей мере одно устройство преобразования для преобразования цифровых данных, взятых из автономного блока памяти и соответствующих последовательности изображений, в аналоговый или цифровой сигнал по телевизионному стандарту.
3. Система по п.1 или 2, отличающаяся тем, что каждый автономный блок памяти состоит из стандартных динамических устройств памяти с произвольным доступом синхронного или асинхронного типа.
4. Система по п.2, отличающаяся тем, что каждый контроллер экрана или изображения включен между автономным блоком памяти, с которым он связан, и центральным блоком управления и соединен с устройством преобразования.
5. Система по любому из пп.1 - 4, отличающаяся тем, что контроллеры экрана или изображения напрямую соединены с периферийным устройством, выполненным в виде вспомогательной памяти или блока с жестким диском.
6. Система по любому из пп.1 - 5, отличающаяся тем, что один из автономных блоков памяти ступени восприятия данных подключен через относящийся к нему контроллер экрана или изображения к вспомогательной памяти или блоку с жестким диском и параллельно другой автономный блок памяти ступени восприятия данных через относящийся к нему контроллер экрана или изображения подключен к ступени воспроизведения данных.
RU93048462A 1992-10-26 1993-10-25 Система для восприятия и воспроизведения последовательности анимированных видеоизображений в реальном масштабе времени RU2140668C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9212698A FR2697360B1 (fr) 1992-10-26 1992-10-26 Système d'acquisition et de restitution d'une séquence d'images vidéo animée en temps réel.
FR9212698 1992-10-26

Publications (2)

Publication Number Publication Date
RU93048462A RU93048462A (ru) 1996-12-10
RU2140668C1 true RU2140668C1 (ru) 1999-10-27

Family

ID=9434823

Family Applications (1)

Application Number Title Priority Date Filing Date
RU93048462A RU2140668C1 (ru) 1992-10-26 1993-10-25 Система для восприятия и воспроизведения последовательности анимированных видеоизображений в реальном масштабе времени

Country Status (16)

Country Link
EP (1) EP0595700B1 (ru)
JP (1) JPH06215120A (ru)
KR (1) KR940010042A (ru)
CN (1) CN1050208C (ru)
AT (1) ATE147879T1 (ru)
AU (2) AU4884893A (ru)
BR (1) BR9304344A (ru)
CA (1) CA2108921A1 (ru)
DE (1) DE69307459T2 (ru)
DK (1) DK0595700T3 (ru)
ES (1) ES2100494T3 (ru)
FR (1) FR2697360B1 (ru)
GR (1) GR3023137T3 (ru)
MX (1) MX9306621A (ru)
RU (1) RU2140668C1 (ru)
ZA (1) ZA937663B (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1049315C (zh) * 1994-09-23 2000-02-09 联华电子股份有限公司 动态画像的显示装置与方法
JP3955383B2 (ja) 1998-04-03 2007-08-08 富士フイルム株式会社 表示装置およびその制御方法
US6424320B1 (en) * 1999-06-15 2002-07-23 Ati International Srl Method and apparatus for rendering video
JP3971346B2 (ja) * 2002-06-24 2007-09-05 株式会社東芝 動画像再生装置、スケジュール・データ、動画像再生方法、及びプログラム
CA2613998C (en) 2005-06-08 2016-01-05 Thomson Licensing Method, apparatus and system for alternate image/video insertion
CN100447739C (zh) * 2006-03-28 2008-12-31 联想(北京)有限公司 一种实时获取多媒体图像的方法以及设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928253A (en) * 1986-01-25 1990-05-22 Fujitsu Limited Consecutive image processing system
US5008816A (en) * 1987-11-06 1991-04-16 International Business Machines Corporation Data processing system with multi-access memory

Also Published As

Publication number Publication date
ES2100494T3 (es) 1997-06-16
AU1666597A (en) 1997-06-05
CN1050208C (zh) 2000-03-08
DK0595700T3 (da) 1997-07-21
ZA937663B (en) 1994-06-21
MX9306621A (es) 1994-04-29
JPH06215120A (ja) 1994-08-05
DE69307459D1 (de) 1997-02-27
CN1086913A (zh) 1994-05-18
GR3023137T3 (en) 1997-07-30
EP0595700B1 (fr) 1997-01-15
EP0595700A1 (fr) 1994-05-04
BR9304344A (pt) 1994-05-03
AU4884893A (en) 1994-05-12
DE69307459T2 (de) 1997-07-17
AU703989B2 (en) 1999-04-01
ATE147879T1 (de) 1997-02-15
KR940010042A (ko) 1994-05-24
FR2697360A1 (fr) 1994-04-29
FR2697360B1 (fr) 1994-12-30
CA2108921A1 (fr) 1994-04-27

Similar Documents

Publication Publication Date Title
US4694357A (en) Apparatus and method for video signal processing
US5644364A (en) Media pipeline with multichannel video processing and playback
US8873631B2 (en) Video decoding device, video decoding method, video decoding program, and video decoding integrated circuit
KR100230159B1 (ko) 신호 처리기
US6009231A (en) Reproduction of information using a ring buffer with read and write pointers separated from each other by substantially half of the total ring buffer capacity
US5253120A (en) Recording/reproducing apparatus for more efficient recording and reproduction of audio and video signals
JPH0681304B2 (ja) 方式変換装置
US5019908A (en) Apparatus and method for reducing flickering in a still video frame in a digital image processing system
RU2140668C1 (ru) Система для восприятия и воспроизведения последовательности анимированных видеоизображений в реальном масштабе времени
JP3308675B2 (ja) 符号化装置
US6356702B1 (en) Image display apparatus and special picture reproduction controller
EP0522835A2 (en) Decoding apparatus for image signal
AU694119B2 (en) Media pipeline with multichannel video processing and playback
JPS6337868A (ja) 画像信号記録装置
EP0598613B1 (en) Improved interlaced display method
KR0175256B1 (ko) 디지털 비디오 디스크 플레이어의 부영상 데이타 복호 방법 및 그 장치
US5457475A (en) Image display control apparatus
JPS6148281A (ja) 映像信号再生装置
JPS63152289A (ja) デイジタルデ−タレコ−ダ
JPH10257499A (ja) 動画像符号化装置および方法
JP3303979B2 (ja) 画像再生装置
KR100258589B1 (ko) 오에스디 데이터 처리장치
JPH04301986A (ja) 画像記録/再生装置およびその方法
JPH05191801A (ja) 動画像復号化装置のフレームメモリ制御方式
JPH0222980A (ja) 画像メモリ装置