JPH10107066A - 相互接続部形成方法および電子構造 - Google Patents

相互接続部形成方法および電子構造

Info

Publication number
JPH10107066A
JPH10107066A JP9255321A JP25532197A JPH10107066A JP H10107066 A JPH10107066 A JP H10107066A JP 9255321 A JP9255321 A JP 9255321A JP 25532197 A JP25532197 A JP 25532197A JP H10107066 A JPH10107066 A JP H10107066A
Authority
JP
Japan
Prior art keywords
solder
interconnect
solder material
melting temperature
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9255321A
Other languages
English (en)
Inventor
George Berger Daniel
ダニエル・ジョージ・バーガー
Paul Breulette Guy
ガイ・ポウル・ブルイレット
Hersh Danovici David
デヴィッド・ハーシュ・ダノヴィッチ
Alfred Gruber Peter
ピーター・アルフレッド・グルーバー
Lee Humphrey Bruce
ブルース・リー・ハンフリー
Lier Michael
ミカエル・リエール
Thomas Motschif William
ウィリアム・トーマス・モトシフ
Juan Sambusetti Carlos
カルロス・ジュアン・サンバセッティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10107066A publication Critical patent/JPH10107066A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子デバイス上に相互接続部を作製する方法
を提供する。 【解決手段】 微小凹部を有する成形型１０に溶融ハン
ダ２２をフローして、凹部を充填し、凝固させる。次
に、成形型を、高溶融温度ハンダバンプ４０が付着され
たチップを含むウェハ３０に位置合わせする。これによ
り、成形型の各微小凹部は、チップ上の各高溶融温度ハ
ンダバンプに位置合わせされる。次に、位置合わせされ
た成形型／ウェハ・アセンブリ５０を、リフロー炉に通
して、成形凹部内の低溶融温度ハンダを、ウェハ上の高
溶融温度ハンダバンプの頂部上に転写する。これによ
り、２種類の異なるハンダ合金によって２層金属組成物
バンプが形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子構造上に相互
接続部を作製する方法および作製された構造に関し、特
に、このような方法により作製された電子デバイスを作
製する方法に関する。
【０００２】
【従来の技術】現在の半導体製造方法においては、半導
体チップが、ほかのチップあるいは他の電子構造に取付
けられることが多い。チップの取付けは、多くの場合、
２つの異なる方法のうちの１つによって行われる。第１
の方法は、ワイヤボンディング方法である。この方法で
は、アルミニウム・ボンディングパッド上に作られたチ
ップ上の一連のＩ／Ｏバンプ端子の各々が、基板上の接
続パッドに連続的に接合される。第２方法は、フリップ
チップ取付け方法である。この方法では、半導体チップ
上のすべてのＩ／Ｏバンプは、まず初めに、ハンダ材料
で終端される。多く用いられるハンダ材料は、９７％鉛
３％錫の高溶融温度ハンダ合金である。次に、半導体チ
ップは、引っくり返され、ハンダバンプが位置合わせさ
れ、リフロー炉内でリフローされて、基板上のボンディ
ングパッドとのすべてのＩ／０接続を実現する。フリッ
プチップ方法によって達成される１つの利点は、ワイヤ
ボンディング方法と比べて、非常に高密度のＣＭＯＳ回
路への適用可能性であり、および形成される相互接続部
の高い信頼性である。ワイヤボンディング方法は、ま
た、高性能デバイスにおいて作製することのできるＩ／
Ｏ相互接続部の数が制限される。フリップチップ方法の
欠点の１つは、この方法が、元々、高温接合プロセス用
に設計されており、したがって機械的および電気的信頼
性のために選ばれるハンダバンプ材料は、高溶融温度の
鉛／錫ハンダであるということである。高溶融温度ハン
ダは、約３５０℃でハンダをリフローすることによって
接合でき、したがって、セラミックなどのような高温基
板への接合プロセスを制限する。例えば、低い溶融温度
を有する他のハンダ合金を用いることによって、この問
題を克服する解決方法を発見しようと試みられてきた。
低溶融温度合金の多くは、高性能，高密度回路のための
信頼性要件を満たさない。
【０００３】高溶融温度の鉛／錫ハンダバンプを有する
カードへのチップの直接取付けを行う提案された１つの
解決方法は、チップ取付けの前にカードに低温ハンダを
再付着することである。また、高温ハンダバンプへ追加
の錫キャップを蒸着する方法が試みられてきた。これら
両方法は、コストを追加し、およびより複雑な構造を有
するカードを必要とする。例えば、第１の方法は、マス
クのパターニングされた開口に溶融ハンダが注入され
て、開口が基板上の所望のパッド位置に付着できること
を必要とする。注入プロセスは、比較的複雑であり、こ
れは高い製造コストにつながる。
【０００４】さらに、受入れ基板のカードまたはボード
の金属パッドへの低温ハンダの電気化学メッキが試みら
れてきた。半導体チップ上に設けられた高温ハンダバン
プは、基板またはボード上の低温ハンダに接合される。
この方法の欠点は、低温ハンダを基板のパッドに供給す
る電気化学プロセスが、非常に複雑なプロセスであり、
シーディング，フォト処理，メッキなどの種々の工程を
含んでいることである。ハンダバンプの厚さの均一性を
制限し、およびブリッジの問題がハンダバンプ間で発生
することを防止することは困難である。電気化学メッキ
・プロセスは、また、高コスト・プロセスである。
【０００５】したがって、本発明の目的は、従来の方法
の欠点を有さない、半導体チップ上に相互接続部を形成
する方法を提供することにある。
【０００６】本発明の他の目的は、低温接合方法で他の
電子デバイスに半導体チップを接合できるように、半導
体チップ上に相互接続部を形成する方法を提供すること
にある。
【０００７】本発明のさらに他の目的は、少なくとも２
種類の異なる材料で相互接続部（低溶融温度材料が高溶
融温度材料を覆う）を形成することによって、電子デバ
イス上に相互接続部を形成する方法を提供することにあ
る。
【０００８】本発明のさらに他の目的は、最初に、高溶
融温度ハンダでバンプを形成し、次に、低溶融温度ハン
ダでバンプをキャップすることによって、電子デバイス
上に相互接続部を形成する方法を提供することにある。
【０００９】本発明のさらに他の目的は、最初に低溶融
温度ハンダを成形型で形成し、次に、成形されたハンダ
を、半導体チップ上に形成された高溶融温度ハンダバン
プ上に転写することによって、電子デバイス上に相互接
続部を形成する方法を提供することにある。
【００１０】本発明のさらに他の目的は、最初に、低溶
融温度鉛／錫ハンダが成形型で形成され、次に、半導体
チップ上に形成された高溶融温度鉛／錫ハンダ上に転写
される、電子デバイス上に相互接続部を形成する方法を
提供することにある。
【００１１】本発明のさらに他の目的は、少なくとも２
種類の異なる材料で電子構造上に形成された相互接続部
（低溶融温度を有する一方の材料が高溶融温度を有する
他方の材料を実質的に覆う）を有する電子構造を提供す
ることにある。
【００１２】
【課題を解決するための手段】本発明によれば、低い処
理温度で他の電子デバイスに接合することのできる電子
デバイス上に相互接続部を形成する方法、およびこのよ
うな方法によって作製されたデバイスが提供される。
【００１３】好適な実施の形態では、電子デバイス上に
相互接続部を形成する方法は、電子デバイスが形成する
突起上に、第１の相互接続材料を付着し、このような突
起を少なくとも部分的に覆うように、第２の相互接続材
料を付着することによって行われる。ここで、第２の相
互接続材料は、第１の相互接続材料よりも低いフロー温
度を有している。この方法は、微小凹部が設けられた成
形型に溶融ハンダをフローし、成形型を充填し、凝固さ
せることによって行うことができる。次に、成形型を、
高溶融温度ハンダバンプが付着されたチップよりなるウ
ェハに位置合わせする。これにより、成形型の各微小凹
部は、チップ上の各高溶融温度ハンダバンプに位置合わ
せされる。次に、位置合わせされた成形型／ウェハ・ア
センブリを、リフロー炉に通して、成形凹部内の低溶融
温度ハンダを、ウェハ上の高溶融温度ハンダバンプの頂
部上に転写する。したがって、２種類の異なるハンダ合
金よりなる２層金属組成物バンプが形成される。この２
層金属組成物バンプは、チップが、次のようなプロセス
によって、エポキシ・ボードなどのような低温基板に接
合することを可能にする。すなわち、プロセスにおいて
は、低溶融温度ハンダを含むバンプの頂部のみが溶融し
て、基板ボード上の金属パッドと接合を形成する。用い
られる低溶融温度ハンダは、ラミネートされたカードま
たはボード上に通常用いられるハンダに匹敵する溶融温
度を有している。
【００１４】本発明は、さらに、基板上に付着され、電
気的接続を形成する相互接続部を有する電子構造に関す
る。この電子構造では、相互接続部は、互いに密接した
少なくとも２種類の材料で形成されている。一方の材料
は、低溶融温度を有し、他方の材料は、高溶融温度を有
し、低溶融温度材料は、電気的接続が形成される相互接
続部上の領域の高溶融温度材料を少なくとも部分的に覆
っている。ハンダ材料は、鉛，錫，ビスマス，モリブデ
ン，銀，インジウム，アンチモンを含有する材料、およ
びポリマをベースとするハンダ材料よりなるグループか
ら選択することができる。低溶融温度材料は、高溶融温
度材料の溶融温度よりも少なくとも１０℃低い溶融温度
を有するのが望ましい。
【００１５】
【発明の実施の形態】本発明は、２種類の異なるハンダ
組成物でハンダバンプを形成することによって、電子デ
バイス上に相互接続構造を形成する方法と、この方法に
よって作製された電子構造を提供する。
【００１６】図１は、成形枠体１４と、複数の凹部１２
とを有する成形型１０の拡大断面図である。成形型１０
は、２つの重要な要件が満たされる限り、種々の異なる
材料で構成することができる。第１に成形型は、透明材
料で作成するのが好ましい。これは、ハンダ充填品質
と、ウェハ（またはチップ）上のハンダバンプに対す
る、成形凹部内の低溶融温度（または共晶）ハンダの初
期位置合わせの検査を可能にするためである。第２に、
熱膨張係数（ＣＴＥ）は、シリコンウェハのＣＴＥに十
分に近くなければならない。これは、ウェハ／チップ上
のハンダバンプへ、成形凹部内の共晶ハンダをリフロー
する際に、ウェハと成形型の位置合わせを保持できるよ
うにするためである。成形型の適切な材料の一例は、半
透明の低ＣＴＥポリイミド膜［約０．１２７ｍｍ（約
０．００５インチ）厚さ］である。この膜には、レーザ
アブレーションまたはマイクロパンチング技術によっ
て、成形凹部が形成される。成形凹部１２は、続いて、
本発明の低溶融温度ハンダ（共晶ハンダ）で充填され
る。次に、ハンダ充填成形型は、ウェハ／チップ上のハ
ンダバンプに位置合わせされ、機械的手段によって圧力
が加えられて、成形型内のハンダのリフロー温度で転写
が行われる。転写の後、成形型／ウェハ・アセンブリ
は、周囲温度に冷却され、続いてウェハから成形型が取
除かれる。あるいはまた、ハンダ転写が完了するとすぐ
に、アセンブリの冷却の前に、成形型を取除くこともで
きる。
【００１７】成形型の他の構造は、ガラス板である。こ
のガラス板には、ブライド・ホールが形成される。これ
は、ガラス板上に前もって付着またはパターニングされ
た金属またはフォトレジスト膜の開口を経て、ガラスを
化学エッチングすることにより形成される。反応性イオ
ンエッチングおよびレーザアブレーション技術を用い
て、ガラス板の表面に凹部を形成することもできる。ガ
ラスに凹部がエッチングされた後に、表面から薄膜が除
去される。
【００１８】成形型のさらに他の構造では、成形型を、
ガラス板上に付着されたポリイミド膜のような材料の組
合せで構成することができる。付着プロセスは、成形さ
れたハンダの厚さに匹敵する厚さを有するポリイミド膜
を供給できるスピンコーティング，ラミネーション，あ
るいは他の方法によって行うことができる。ポリイミド
膜を、その厚みを経てガラス表面まで連続的にレーザア
ブレーションして、凹部を形成することができる。ハン
ダ注入プロセスの後、低溶融温度ハンダを、前述したよ
うにして、ウェハ／チップ上のハンダバンプに転写する
ことができる。
【００１９】図１に示すように、成形枠体１４を、約
１．５８ｍｍ（約１／１６インチ）〜約３．１７ｍｍ
（約１／８インチ）の厚さを有するガラス板とすること
ができる。成形型のガラス組成物は、成形されたハンダ
が転写されるシリコンウェハのＣＴＥにほぼ同じＣＴＥ
を有するように選ばれる。用いられる適切なガラス材料
は、ホウケイ酸ガラスまたはパイレックス・ガラスとす
ることができる。シリコンに代わるガリウム砒素（Ｇａ
Ａｓ）のウェハに対しては、用いられる適切なガラス材
料は、ガリウム砒素のＣＴＥに近いＣＴＥを有するナト
リウム石灰ガラスである。凹部２０は、直径が約８０〜
１００μｍの顕微鏡スケールで、化学的または物理的エ
ッチング・プロセスによって、ガラス体１４の上面１６
に形成される。化学的エッチング・プロセスでは、金属
膜またはフォトレジストが、ガラス体１４の上面１６に
供給され、次に、標準的なフォトリソフラフィ・プロセ
スによってパターニングされる。ガラスの化学的エッチ
ング・プロセスは、ＫＯＨまたはＮＨ4 Ｆのホット溶液
で行うことができる。このようにして、微小凹部が形成
される。次に、金属膜またはフォトレジスト膜が除去さ
れて、成形型の製造が完了する。物理的エッチング・プ
ロセスでは、ガラス体１４の上面１６に密接触する金属
マスクを利用することによって、反応性イオン・エッチ
ング方法を用いることができる。マスクは、図１に示さ
れる凹部１２の位置に相当する位置に穴を有するクロム
金属またはシリコンで作ることができる。凹部１２は、
ガラス体１４をマスクを通したイオンエッチング・プラ
ズマに暴露することによって、形成される。
【００２０】ポリイミド／ガラスの複合成形型の他の構
造を、図２に示す。まず、ガラス体１４の上面１６上に
ポリイミド液体前駆物質をスピンコーティングすること
によって、ポリイミド膜１８を、ガラス表面１６に供給
し、次に、アニーリング・プロセスで硬化する。あるい
はまた、ポリイミドまたは他の同様の種類の膜を、ガラ
ス体１４にラミネートすることができる。しばしば用い
られる成形型構造は、前述した材料で作られた約１．５
８ｍｍ（約１／１６インチ）〜約３．１７ｍｍ（約１／
８インチ）の厚さを有するガラス板である。ガラス体１
４の全寸法は、直径が１２．７ｃｍまたは２０．３ｃｍ
（５インチまたは８インチ）のシリコンウェハのサイズ
に一致する。ガラス体１４上に付着されたポリイミド膜
１８は、約３０μｍ〜約５０μｍの厚さを有している。
凹部１２を形成する好適な方法は、金属マスクを経て成
形型表面に直接にレーザアブレーションし、あるいは投
影マスクおよびアブレーション手順を用いることによ
る。
【００２１】図３には、図１の成形型１０が、低溶融温
度合金の成形凹部１２を射出成形可能なハンダ２２で充
填した状態で示されている。適切に用いることのできる
典型的な低溶融温度合金は、６３ｗｔ％の錫および３７
ｗｔ％の鉛よりなる鉛／錫ハンダである。射出成形ハン
ダ・プロセスでは、液体の状態でハンダを含むヘッド
と、真空／圧力システムとを有する射出ツールによっ
て、溶融ハンダを微小凹部に注入することができる。射
出ヘッドが成形型表面１６上を動くと、凹部１２は、溶
融ハンダで充填される。射出成形ハンダ充填プロセスの
後に、成形型１０は、ハンダ２２がモールド凹部１２内
で凝固する温度に冷却される。
【００２２】ハンダが凝固した後に、成形型１０は引っ
くり返されて、シリコンウェハ（またはチップ）３０と
位置合わせされる。これは、図４に示される。成形型／
ウェハ・アセンブリ５０は、その位置合わせされた転写
前の状態で示されている。この状態では、成形枠体１４
の共晶ハンダ充填凹部１２は、シリコンウェハ３０上の
高溶融温度ハンダバンプ４０に位置合わせされている。
位置合わせ手順は、成形型の透明性により、およびガラ
スと凹部１２内の凝固ハンダとの間の視覚コントラスト
によって、非常に容易になる。光コントラストは、成形
型内のすべてのハンダ充填凹部の品質検査が、位置合わ
せ手順の前に、充填の完了および品質を確認することを
可能にする。確認後、成形枠体１４は、引っくり返さ
れ、シリコンウェハ３０に位置合わせされる。位置合わ
せ手順の前に、少量のフラックスを、成形型表面１６お
よび凹部内の共晶ハンダ２２に任意に供給することがで
きる。これは、ハンダ転写プロセスの際の濡れ性を改善
し、転写されたハンダの酸化を防止するためである。フ
ラックスは、モールド凹部の共晶ハンダへ、マスクによ
って選択的にスプレーすることによって供給することが
できる。フラックスは、市販されている多くの既知のフ
ラックス組成物の一つであり、好ましくは、水溶性また
は“ノークリーン（no clean）”クラスのフラックスで
ある。成形型が、ガラス成形型の場合に透明であり、ポ
リイミド／ガラス・モールドの場合に半透明であるとき
に、ハンダバンプ４０が成形型１０の共晶ハンダ２２に
対して配置されるように、成形型１０およびシリコンウ
ェハ３０を、正確に位置合わせすることができる。
【００２３】位置合わせ手順が終了した後、および転写
プロセスの際、成形型１０およびウェハ３０を、なんら
かの機械的手段を用いることによって、一定の位置に固
定することができる。クランプ・アセンブリに柔軟なベ
ース材料を含ませることによって差圧を実現することが
でき、その結果、ウェハ／成形型の全界面にわたって、
改善された接触が実現される。典型的な柔軟な材料は、
高温ポリマ・フォームである。これは、圧力下で縮み、
圧力が除去された後、元の寸法に戻るのに十分な弾性を
有している。
【００２４】図４に示すように、成形枠体１４から、ウ
ェハ３０上の高溶融温度ハンダバンプ４０へのハンダ２
２の転写は、フラックス塗布，位置合わせ，クランピン
グのプロセスの後に、モールド／ウェハ・アセンブリ５
０をリフロー炉を通過させることによって行うことがで
きる。炉を清浄するのに、水素，窒素，または形成ガス
を、約２００℃〜約３００℃の温度で使用することが望
ましい。温度の上昇速度および休止時間は、通常のリフ
ロープロセスで用いられる典型的なものである。これら
の処理条件の下で、凹部１２の共晶ハンダ２２は、溶融
して形成枠体１４を離れ、ハンダバンプ４０の上部に転
写し、凝固して、ハンダバンプ４０の上部に低溶融温度
キャップ４２を形成する。これは、図５に示されてい
る。図４に示すハンダバンプ４０は、かなり高い溶融温
度（例えば約３２０℃）を有し、したがってそれらの構
造および形状は、ハンダ転写プロセスによって影響を受
けない。このことは、本発明の手順によって得られた半
導体チップが、元の製造されたデバイスの固有の信頼性
を保持することを可能にする。
【００２５】図５は、上部に付着された多数のハンダバ
ンプ４０と、転写プロセスによって付着された低溶融温
度ハンダのキャップ層４２とを有するウェハ３０の拡大
断面図を示す。本発明により実現された図５のバンプ構
造は、２層金属構造よりなる。この２層金属構造は、一
方では、高溶融温度ハンダの高い信頼性と、電気的／機
械的特性とを保持し、他方では、基板６０に接合するこ
とによってウェハ／チップ３０が、低接合温度で接合す
ることを可能にする。これは、図６に示されている。
【００２６】本発明の方法によって可能となる利点は、
共晶ハンダの量と、必要とされる体積とは、高溶融温度
ハンダの上部にキャップ（または層）を形成することに
対して、制限されることである。これは、本発明によれ
ば、キャップ４２（図５に示す）の共晶ハンダ体積を、
ハンダバンプ４０の全体積のたった約１／４とすること
によって可能となる。転送プロセスのための条件を、次
のように適切に調整することができる。すなわち、溶融
共晶ハンダは、ハンダバンプの底部にまで流下せず、高
い錫含量を有する共晶ハンダと界面６２との間の不所望
な反応を避け、したがってウェハ／チップ３０の電気的
信頼性への影響を避けるようにする。
【００２７】本発明の低温チップ取付け方法によって作
製されるチップ／基板・アセンブリ８０を、図６に示
す。本発明の共晶キャップ転写プロセスが実行されるウ
ェハからダイシングされる半導体チップ７０は、基板６
０に接合される。基板６０は、プリント回路ボード技術
に用いられるポリマ基板、例えばエポキシボードなどと
することができる。接合プロセスは、通常のフラックス
塗布手順を用いてボードまたはカード上のボンディング
パッドにフラックス塗布することにより、酸化を阻止
し、低溶融温度ハンダによる金属パッドの濡れを増強す
る。図６に示すように、バンプ／カードの界面６２の接
合は、ユニークな構造を有している。この構造は、基板
ボンディングパッド３２（通常、銅または金よりなる）
と、高溶融温度ハンダバンプ４０との間の溶融共晶ハン
ダ層によって形成される。高溶融温度ハンダバンプ４０
は、通常、接合プロセスには含まれない。
【００２８】本発明の方法は、シリコン・ウェハ以外の
基板、すなわちＧａＡｓ基板に供給して、ＣＭＯＳおよ
びロジック・メモリ製品のような電子チップをパッケー
ジングすることができる。これらＣＭＯＳおよびロジッ
ク・メモリ製品は、高溶融温度バンプ終端を利用し、低
温チップ取付け方法を必要とする。本発明の方法は、セ
ラミックなどのような他の基板へのフリップチップ取付
けに適用することができる。
【００２９】本発明の低溶融温度ハンダ（または共晶ハ
ンダ）組成物は、多数の合金組成物から適切に選択する
ことができる。例えば、鉛含量が約２２ｗｔ％〜約５２
ｗｔ％、錫含量が約４８ｗｔ％〜約７８ｗｔ％の鉛／錫
合金を適切に用いることができる。より好ましい組成
は、鉛が約２７ｗｔ％〜約４７ｗｔ％、錫が約５３ｗｔ
％〜約７３ｗｔ％である。１つの適切な例は、約３７ｗ
ｔ％の鉛、約６３ｗｔ％の錫である。共晶ハンダ組成物
は、２組分錫合金で作ることもできる。例えば、錫／ビ
スマス，錫／銀，錫／インジウム，錫／アンチモンの合
金である。これら合金中の錫の適切な割合いは、約８５
ｗｔ％〜約９８ｗｔ％であり、ビスマス，銀，インジウ
ム，アンチモンの合金要素の割合いは、約３ｗｔ％〜約
１５ｗｔ％とすることができる。錫／ビスマス／インジ
ウムの３成分合金組成物を用いることもできる。この合
金は、約８５ｗｔ％〜約９５ｗｔ％の錫と、約２ｗｔ％
〜約７ｗｔ％のビスマスと、約２ｗｔ％〜約８ｗｔ％の
インジウムを含有している。高溶融温度ハンダバンプの
組成物は、約９０ｗｔ％〜約９７ｗｔ％の鉛と、約３ｗ
ｔ％〜約１０ｗｔ％の錫とを含有する鉛／錫合金とする
ことができる。
【００３０】本発明を例示的に説明したが、用いられる
用語は、制限的な意味ではなく、説明上の一般的な意味
で用いられていることを理解すべきである。
【００３１】さらに、本発明を好適な実施例およびいく
つかの他の実施例により説明したが、これらの教示を、
本発明の他の可能な変形例に容易に適用できることがわ
かる。
【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）電子構造であって、前記電子構造上に付着され、
前記電子構造に電気的接続を形成する相互接続部を備
え、前記相互接続部は、少なくとも２種類の材料を互い
に密接して有し、一方の材料は、低溶融温度を有し、他
方の材料は高溶融温度を有し、前記低溶融温度材料は、
電気的接続が形成される相互接続部上の領域において、
前記高溶融温度材料を少なくとも部分的に覆っている、
ことを特徴とする電子構造。 （２）前記相互接続部が、２種類の異なる材料を有す
る、ことを特徴とする上記（１）に記載の電子構造。 （３）前記少なくとも２種類の材料が、金属ハンダまた
はポリマをベースとするハンダである、ことを特徴とす
る上記（１）に記載の電子構造。 （４）前記相互接続部が、互いに密接して、第１および
第２のハンダ材料を有する、ことを特徴とする上記
（１）に記載の電子構造。 （５）前記第１のハンダ材料は、前記第２のハンダ材料
の溶融温度よりも、少なくとも１０℃低い溶融温度を有
し、前記第１のハンダ材料は、前記相互接続部と、前記
電子構造が電気的に接続されるデバイスとの間に形成さ
れる界面にほぼ存在する、ことを特徴とする上記（４）
に記載の電子構造。 （６）前記高溶融温度材料は、少なくとも８０ｗｔ％の
鉛よりなり、前記低溶融温度材料は、７０ｗｔ％より少
ない鉛よりなる、ことを特徴とする上記（１）に記載の
電子構造。 （７）前記低溶融温度材料および高溶融温度材料は、３
０ｗｔ％より多い鉛と、７０ｗｔ％より少ない錫とを含
有する、ことを特徴とする上記（１）に記載の電子構
造。 （８）前記電子構造が前記相互接続部によって接合され
る他の電気デバイスをさらに備える、ことを特徴とする
上記（１）に記載の電子構造。 （９）前記少なくとも２種類の材料が、鉛，錫，ビスマ
ス，モリブデン，銀，インジウム，アンチモンよりなる
グループから選択される、ことを特徴とする上記（１）
に記載の電子構造。 （１０）電気構造であって、前記電気構造上に付着さ
れ、前記電気構造と他の電気構造との間に電気的接続を
形成する、ほぼ円柱形状の複数の突起を備え、前記突起
は、前記突起内の別個の領域でそれぞれ異なるフロー温
度を有し、互いに密接する少なくとも２種類の材料を有
し、前記材料は、十分に高い温度にさらされるとリフロ
ーする、ことを特徴とする電気構造。 （１１）前記ほぼ円柱状の突起は、半導体デバイス上に
形成された相互接続部である、ことを特徴とする上記
（１０）に記載の電気構造。 （１２）前記ほぼ円柱状の突起は、所定の溶融温度を有
するハンダバンプである、ことを特徴とする上記（１
０）に記載の電気構造。 （１３）前記突起は、異なるフロー温度を有する２種類
の材料で構成され、低いフロー温度を有する材料は、高
いフロー温度を有する材料を、少なくとも部分的に覆
う、ことを特徴とする上記（１０）に記載の電気構造。 （１４）前記電気構造が、前記突起によって接合される
他の電気構造をさらに備える、ことを特徴とする上記
（１０）に記載の電気構造。 （１５）前記電気構造上の突起と、前記他の電気構造と
の間に界面が形成され、前記界面は、低いフロー温度を
有する材料よりほぼなる、ことを特徴とする上記（１
４）に記載の電気構造。 （１６）電気デバイス上に相互接続部を形成する方法に
おいて、前記電気デバイスが形成する突起上に、第１の
相互接続材料を付着する工程と、前記突起を少なくとも
部分的に覆うように、第２の相互接続材料を付着する工
程とを含み、前記第１および第２の相互接続材料は、異
なるフロー温度を有する、ことを特徴とする方法。 （１７）前記第２の相互接続材料は、前記第１の相互接
続材料よりも低いフロー温度を有する、ことを特徴とす
る上記（１６）に記載の方法。 （１８）前記突起が、ハンダバンプである、ことを特徴
とする上記（１６）に載の方法。 （１９）前記突起は、金属合金またはポリマをベースと
する導電材料で作られる、ことを特徴とする上記（１
６）に記載の方法。 （２０）前記突起は、鉛，錫，ビスマス，モリブデン，
銀，インジウム，アンチモンよりなるグループから選択
される、少なくとも２成分を有する金属合金で作られ
る、ことを特徴とする上記（１６）に記載の方法。 （２１）前記相互接続部によって、前記電気デバイスを
他の電気デバイスに電気的に接合する工程をさらに含
む、ことを特徴とする上記（１６）に記載の方法。 （２２）前記電気デバイスの前記他の電気デバイスへの
接合は、前記２つの電気デバイスの間で前記第２の相互
接続材料をリフローすることによって行う、ことを特徴
とする上記（２１）に記載の方法。 （２３）前記電気デバイスを、前記他の電気デバイス上
に設置されたボンディングパッドに電気的に接続する、
ことを特徴とする上記（２１）に記載の方法。 （２４）前記第１および第２の相互接続材料は、鉛を含
有する、ことを特徴とする上記（１６）に記載の方法。 （２５）前記第１および第２の相互接続材料は、少なく
とも３０ｗｔ％の鉛と、７０ｗｔ％より少ない錫とを含
有する、ことを特徴とする上記（１６）に記載の方法。 （２６）半導体デバイス上にハンダバンプを形成する方
法において、前記半導体デバイス上に第１のハンダ材料
を付着する工程と、前記第１のハンダ材料よりも低いフ
ロー温度を有する第２のハンダ材料を付着して、他の電
子デバイスに接合される、前記第１のハンダ材料上の領
域を、少なくとも部分的に覆う工程と、を含むことを特
徴する方法。 （２７）前記第２のハンダ材料は、前記第１のハンダ材
料よりも少なくとも１０℃低いフロー温度を有する、こ
とを特徴とする上記（２６）に記載の方法。 （２８）前記第１および第２のハンダ材料は、３０ｗｔ
％より多い鉛を含有する、ことを特徴とする上記（２
６）に記載の方法。 （２９）前記第１および第２のハンダ材料は、少なくと
も２種類の金属を含有する金属合金である、ことを特徴
とする上記（２６）に記載の方法。 （３０）前記第１および第２のハンダ材料は、鉛，錫，
ビスマス，銀，モリブデン，インジウム，アンチモンよ
りなるグループから選択される、ことを特徴とする上記
（２６）に記載の方法。 （３１）前記第２のハンダ材料を付着する工程は、ま
ず、前記第２のハンダ材料を成形型で形成し、続いて、
前記第１のハンダ材料で形成されたバンプに転写する工
程をさらに含む、ことを特徴とする上記（２６）に記載
の方法。 （３２）第１の電子デバイスおよび第２の電子デバイス
を電気的に接合する方法において、前記第１の電子デバ
イスの上面に第１のハンダ材料を付着して、突起を形成
する工程と、前記第１のハンダ材料よりも低いフロー温
度を有する第２のハンダ材料を付着して、前記突起の上
部を少なくとも部分的に覆う工程と、前記第１の電子デ
バイスを、前記第２の電子デバイスに押圧して、前記突
起が前記第２の電子デバイスの表面に接触させ、圧力
下、および前記第２のハンダ材料にフローを生じさせる
に十分な温度下で接合させて、２つの電子デバイスを電
気的に接合する工程と、を含むことを特徴とする方法。 （３３）前記第２のハンダ材料は、前記第１のハンダ材
料よりも低い溶融温度を有する、ことを特徴とする上記
（３２）に記載の方法。 （３４）前記圧力は、約０．０７０ｋｇ（ｗｔ）・ｃｍ
-2〜約０．７０ｋｇ（ｗｔ）・ｃｍ-2（約１ｐｓｉ〜約
１０ｐｓｉ）であり、前記温度は、約１８０℃〜約２３
０℃である、ことを特徴とする上記（３２）に記載の方
法。 （３５）前記第１の電子デバイスは、半導体チップであ
り、前記第２の電子デバイスは、基板である、ことを特
徴とする上記（３２）に記載の方法。 （３６）前記第２のハンダ材料は、前記第１のハンダ材
料の溶融温度よりも少なくとも１０℃低い溶融温度を有
する、ことを特徴とする上記（３２）に記載の方法。 （３７）前記第１および第２のハンダ材料は、鉛を含有
する金属合金である、ことを特徴とする上記（３２）に
記載の方法。 （３８）前記第２のハンダ材料を付着する工程は、前記
第２のハンダ材料を成形し、前記第１のハンダ材料に転
写して、前記第１のハンダ材料と組合せる、ことを特徴
とする上記（３２）に記載の方法。
【図面の簡単な説明】
【図１】低溶融温度ハンダを成形する成形装置の拡大断
面図である。
【図２】ポリイミドおよびガラスで構成された複合成形
型の拡大断面図である。
【図３】ハンダ材料で充填された図１の成形型の拡大断
面図である。
【図４】成形型／ウェハ・アセンブリの拡大断面図であ
り、図３の成形型が、上部に高溶融温度ハンダバンプを
有するウェハの上に引っくり返されている。
【図５】高温ハンダバンプをキャップする低温ハンダを
示す図４のウェハ／チップの拡大断面図である。
【図６】ボンディングパッドを有する基板に接合された
図５のウェハ／チップの拡大断面図である。
【符号の説明】
１０ 成形型 １２ 凹部 １４ 成形枠体 １６ 上面 １８ ポリイミド膜 ２２ ハンダ ３０ シリコンウェハ ３２ ボンディングパッド ４０ ハンダバンプ ４２ 低溶融温度キャップ ５０ 成形型／ウェハ・アセンブリ ６０ 基板 ６２ バンプ／カードの界面 ７０ 半導体チップ ８０ チップ／基板・アセンブリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガイ・ポウル・ブルイレット カナダ ジェイ２ジー ９ジェイ６ ケベ ック州 ドウドゥリン 97 (72)発明者 デヴィッド・ハーシュ・ダノヴィッチ カナダ ジェイ２エイチ ２シー８ ケベ ック州 デスアイグルス 24 (72)発明者 ピーター・アルフレッド・グルーバー アメリカ合衆国 10547 ニューヨーク州 モヒガンレイク （５ディー キングス コート） ピーオーボックス220（番地 なし) (72)発明者 ブルース・リー・ハンフリー アメリカ合衆国 05465 バーモント州 ジェリコボックス199 アールディー２ （番地なし) (72)発明者 ミカエル・リエール アメリカ合衆国 10598 ニューヨーク州 ヨークタウン ハイツ ラッドクリフ ドライブ 3126 (72)発明者 ウィリアム・トーマス・モトシフ アメリカ合衆国 05452 バーモント州 エセックスジャンクション タングルウッ ド ドライブ 10 (72)発明者 カルロス・ジュアン・サンバセッティ アメリカ合衆国 10520 ニューヨーク州 クロトン−オン−ハドソン サッシ ド ライブ ４

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】電子構造であって、前記電子構造上に付着
    され、前記電子構造に電気的接続を形成する相互接続部
    を備え、前記相互接続部は、少なくとも２種類の材料を
    互いに密接して有し、一方の材料は、低溶融温度を有
    し、他方の材料は高溶融温度を有し、前記低溶融温度材
    料は、電気的接続が形成される相互接続部上の領域にお
    いて、前記高溶融温度材料を少なくとも部分的に覆って
    いる、ことを特徴とする電子構造。
  2. 【請求項２】前記相互接続部が、２種類の異なる材料を
    有する、ことを特徴とする請求項１記載の電子構造。
  3. 【請求項３】前記少なくとも２種類の材料が、金属ハン
    ダまたはポリマをベースとするハンダである、ことを特
    徴とする請求項１記載の電子構造。
  4. 【請求項４】前記相互接続部が、互いに密接して、第１
    および第２のハンダ材料を有する、ことを特徴とする請
    求項１記載の電子構造。
  5. 【請求項５】前記第１のハンダ材料は、前記第２のハン
    ダ材料の溶融温度よりも、少なくとも１０℃低い溶融温
    度を有し、前記第１のハンダ材料は、前記相互接続部
    と、前記電子構造が電気的に接続されるデバイスとの間
    に形成される界面にほぼ存在する、ことを特徴とする請
    求項４記載の電子構造。
  6. 【請求項６】前記高溶融温度材料は、少なくとも８０ｗ
    ｔ％の鉛よりなり、前記低溶融温度材料は、７０ｗｔ％
    より少ない鉛よりなる、ことを特徴とする請求項１記載
    の電子構造。
  7. 【請求項７】前記低溶融温度材料および高溶融温度材料
    は、３０ｗｔ％より多い鉛と、７０ｗｔ％より少ない錫
    とを含有する、ことを特徴とする請求項１記載の電子構
    造。
  8. 【請求項８】前記電子構造が前記相互接続部によって接
    合される他の電気デバイスをさらに備える、ことを特徴
    とする請求項１記載の電子構造。
  9. 【請求項９】前記少なくとも２種類の材料が、鉛，錫，
    ビスマス，モリブデン，銀，インジウム，アンチモンよ
    りなるグループから選択される、ことを特徴とする請求
    項１記載の電子構造。
  10. 【請求項１０】電気構造であって、前記電気構造上に付
    着され、前記電気構造と他の電気構造との間に電気的接
    続を形成する、ほぼ円柱形状の複数の突起を備え、前記
    突起は、前記突起内の別個の領域でそれぞれ異なるフロ
    ー温度を有し、互いに密接する少なくとも２種類の材料
    を有し、前記材料は、十分に高い温度にさらされるとリ
    フローする、ことを特徴とする電気構造。
  11. 【請求項１１】前記ほぼ円柱状の突起は、半導体デバイ
    ス上に形成された相互接続部である、ことを特徴とする
    請求項１０記載の電気構造。
  12. 【請求項１２】前記ほぼ円柱状の突起は、所定の溶融温
    度を有するハンダバンプである、ことを特徴とする請求
    項１０記載の電気構造。
  13. 【請求項１３】前記突起は、異なるフロー温度を有する
    ２種類の材料で構成され、低いフロー温度を有する材料
    は、高いフロー温度を有する材料を、少なくとも部分的
    に覆う、ことを特徴とする請求項１０記載の電気構造。
  14. 【請求項１４】前記電気構造が、前記突起によって接合
    される他の電気構造をさらに備える、ことを特徴とする
    請求項１０記載の電気構造。
  15. 【請求項１５】前記電気構造上の突起と、前記他の電気
    構造との間に界面が形成され、前記界面は、低いフロー
    温度を有する材料よりほぼなる、ことを特徴とする請求
    項１４記載の電気構造。
  16. 【請求項１６】電気デバイス上に相互接続部を形成する
    方法において、 前記電気デバイスが形成する突起上に、第１の相互接続
    材料を付着する工程と、 前記突起を少なくとも部分的に覆うように、第２の相互
    接続材料を付着する工程とを含み、 前記第１および第２の相互接続材料は、異なるフロー温
    度を有する、ことを特徴とする方法。
  17. 【請求項１７】前記第２の相互接続材料は、前記第１の
    相互接続材料よりも低いフロー温度を有する、ことを特
    徴とする請求項１６記載の方法。
  18. 【請求項１８】前記突起が、ハンダバンプである、こと
    を特徴とする請求項１６記載の方法。
  19. 【請求項１９】前記突起は、金属合金またはポリマをベ
    ースとする導電材料で作られる、ことを特徴とする請求
    項１６記載の方法。
  20. 【請求項２０】前記突起は、鉛，錫，ビスマス，モリブ
    デン，銀，インジウム，アンチモンよりなるグループか
    ら選択される、少なくとも２成分を有する金属合金で作
    られる、ことを特徴とする請求項１６記載の方法。
  21. 【請求項２１】前記相互接続部によって、前記電気デバ
    イスを他の電気デバイスに電気的に接合する工程をさら
    に含む、ことを特徴とする請求項１６記載の方法。
  22. 【請求項２２】前記電気デバイスの前記他の電気デバイ
    スへの接合は、前記２つの電気デバイスの間で前記第２
    の相互接続材料をリフローすることによって行う、こと
    を特徴とする請求項２１記載の方法。
  23. 【請求項２３】前記電気デバイスを、前記他の電気デバ
    イス上に設置されたボンディングパッドに電気的に接続
    する、ことを特徴とする請求項２１記載の方法。
  24. 【請求項２４】前記第１および第２の相互接続材料は、
    鉛を含有する、ことを特徴とする請求項１６記載の方
    法。
  25. 【請求項２５】前記第１および第２の相互接続材料は、
    少なくとも３０ｗｔ％の鉛と、７０ｗｔ％より少ない錫
    とを含有する、ことを特徴とする請求項１６記載の方
    法。
  26. 【請求項２６】半導体デバイス上にハンダバンプを形成
    する方法において、 前記半導体デバイス上に第１のハンダ材料を付着する工
    程と、 前記第１のハンダ材料よりも低いフロー温度を有する第
    ２のハンダ材料を付着して、他の電子デバイスに接合さ
    れる、前記第１のハンダ材料上の領域を、少なくとも部
    分的に覆う工程と、 を含むことを特徴する方法。
  27. 【請求項２７】前記第２のハンダ材料は、前記第１のハ
    ンダ材料よりも少なくとも１０℃低いフロー温度を有す
    る、ことを特徴とする請求項２６記載の方法。
  28. 【請求項２８】前記第１および第２のハンダ材料は、３
    ０ｗｔ％より多い鉛を含有する、ことを特徴とする請求
    項２６記載の方法。
  29. 【請求項２９】前記第１および第２のハンダ材料は、少
    なくとも２種類の金属を含有する金属合金である、こと
    を特徴とする請求項２６記載の方法。
  30. 【請求項３０】前記第１および第２のハンダ材料は、
    鉛，錫，ビスマス，銀，モリブデン，インジウム，アン
    チモンよりなるグループから選択される、ことを特徴と
    する２６記載の方法。
  31. 【請求項３１】前記第２のハンダ材料を付着する工程
    は、まず、前記第２のハンダ材料を成形型で形成し、続
    いて、前記第１のハンダ材料で形成されたバンプに転写
    する工程をさらに含む、ことを特徴とする請求項２６記
    載の方法。
  32. 【請求項３２】第１の電子デバイスおよび第２の電子デ
    バイスを電気的に接合する方法において、 前記第１の電子デバイスの上面に第１のハンダ材料を付
    着して、突起を形成する工程と、 前記第１のハンダ材料よりも低いフロー温度を有する第
    ２のハンダ材料を付着して、前記突起の上部を少なくと
    も部分的に覆う工程と、 前記第１の電子デバイスを、前記第２の電子デバイスに
    押圧して、前記突起が前記第２の電子デバイスの表面に
    接触させ、圧力下、および前記第２のハンダ材料にフロ
    ーを生じさせるに十分な温度下で接合させて、２つの電
    子デバイスを電気的に接合する工程と、を含むことを特
    徴とする方法。
  33. 【請求項３３】前記第２のハンダ材料は、前記第１のハ
    ンダ材料よりも低い溶融温度を有する、ことを特徴とす
    る請求項３２記載の方法。
  34. 【請求項３４】前記圧力は、約０．０７０ｋｇ（ｗｔ）
    ・ｃｍ-2〜約０．７０ｋｇ（ｗｔ）・ｃｍ-2（約１ｐｓ
    ｉ〜約１０ｐｓｉ）であり、前記温度は、約１８０℃〜
    約２３０℃である、ことを特徴とする請求項３２記載の
    方法。
  35. 【請求項３５】前記第１の電子デバイスは、半導体チッ
    プであり、前記第２の電子デバイスは、基板である、こ
    とを特徴とする請求項３２記載の方法。
  36. 【請求項３６】前記第２のハンダ材料は、前記第１のハ
    ンダ材料の溶融温度よりも少なくとも１０℃低い溶融温
    度を有する、ことを特徴とする請求項３２記載の方法。
  37. 【請求項３７】前記第１および第２のハンダ材料は、鉛
    を含有する金属合金である、ことを特徴とする請求項３
    ２記載の方法。
  38. 【請求項３８】前記第２のハンダ材料を付着する工程
    は、前記第２のハンダ材料を成形し、前記第１のハンダ
    材料に転写して、前記第１のハンダ材料と組合せる、こ
    とを特徴とする請求項３２記載の方法。
JP9255321A 1996-09-25 1997-09-19 相互接続部形成方法および電子構造 Pending JPH10107066A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/710,992 US6127735A (en) 1996-09-25 1996-09-25 Interconnect for low temperature chip attachment
US08/710992 1996-09-25

Publications (1)

Publication Number Publication Date
JPH10107066A true JPH10107066A (ja) 1998-04-24

Family

ID=24856347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9255321A Pending JPH10107066A (ja) 1996-09-25 1997-09-19 相互接続部形成方法および電子構造

Country Status (4)

Country Link
US (2) US6127735A (ja)
JP (1) JPH10107066A (ja)
KR (1) KR100267874B1 (ja)
TW (1) TW373236B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346433B1 (en) * 1999-03-10 2002-02-12 Towa Corporation Method of coating semiconductor wafer with resin and mold used therefor
US6706621B2 (en) 1999-10-21 2004-03-16 International Business Machines Corporation Wafer integrated rigid support ring
JP2013187254A (ja) * 2012-03-06 2013-09-19 Tamura Seisakusho Co Ltd はんだバンプの形成方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307160B1 (en) * 1998-10-29 2001-10-23 Agilent Technologies, Inc. High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
US6674647B2 (en) * 2002-01-07 2004-01-06 International Business Machines Corporation Low or no-force bump flattening structure and method
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6798667B2 (en) * 2002-08-23 2004-09-28 Ati Technologies, Inc. Solder ball collapse control apparatus and method thereof
US20040065933A1 (en) * 2002-10-08 2004-04-08 Foong Chee Seng Flip chip optical and imaging sensor device
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
DE10320337A1 (de) * 2003-05-06 2004-08-26 Infineon Technologies Ag Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung
KR100659527B1 (ko) * 2003-10-22 2006-12-20 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US20060043603A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
US7273806B2 (en) * 2004-12-09 2007-09-25 International Business Machines Corporation Forming of high aspect ratio conductive structure using injection molded solder
TWI237364B (en) * 2004-12-14 2005-08-01 Advanced Semiconductor Eng Flip chip package with anti-floating mechanism
KR100690245B1 (ko) * 2005-04-06 2007-03-12 삼성전자주식회사 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법
US20060289607A1 (en) * 2005-06-28 2006-12-28 Buchwalter Stephen L Composite solder transfer moldplate structure and method of making same
JP4040644B2 (ja) * 2005-07-28 2008-01-30 シャープ株式会社 半田付け実装構造の製造方法および半田付け実装方法
US20070166875A1 (en) * 2005-12-29 2007-07-19 Intel Corporation Method of forming a microelectronic package and microelectronic package formed according to the method
KR100790978B1 (ko) * 2006-01-24 2008-01-02 삼성전자주식회사 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
US7786588B2 (en) * 2006-01-31 2010-08-31 International Business Machines Corporation Composite interconnect structure using injection molded solder technique
US7713575B2 (en) * 2006-03-31 2010-05-11 International Business Machines Corporation Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US7473580B2 (en) * 2006-05-18 2009-01-06 International Business Machines Corporation Temporary chip attach using injection molded solder
US20080179035A1 (en) * 2007-01-25 2008-07-31 International Business Machines Corporation Flexible nozzle for injection molded solder
US7732320B2 (en) * 2007-02-05 2010-06-08 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
US20090039142A1 (en) * 2007-08-06 2009-02-12 Raschid Jose Bezama Method for Forming a Solder Mold with Venting Channels and Method for Using the Same
US8148255B2 (en) * 2007-09-18 2012-04-03 International Business Machines Corporation Techniques for forming solder bump interconnects
US20110079702A1 (en) 2009-10-06 2011-04-07 International Business Machines Corporation Forming a protective layer on a mold and mold having a protective layer
CN102280557A (zh) * 2010-06-10 2011-12-14 连营科技股份有限公司 发光元件组立装置及其方法
US8561880B2 (en) 2012-02-11 2013-10-22 International Business Machines Corporation Forming metal preforms and metal balls
US8875978B2 (en) 2012-02-11 2014-11-04 International Business Machines Corporation Forming constant diameter spherical metal balls
EP2688093B1 (en) 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
US8920934B2 (en) * 2013-03-29 2014-12-30 Intel Corporation Hybrid solder and filled paste in microelectronic packaging
US9818717B2 (en) * 2016-02-24 2017-11-14 International Business Machines Corporation Enhanced cleaning for water-soluble flux soldering
US20190067176A1 (en) * 2016-03-22 2019-02-28 Intel Corporation Void reduction in solder joints using off-eutectic solder
CN108346952B (zh) * 2018-01-25 2020-11-24 番禺得意精密电子工业有限公司 电连接器固持装置
DE102018114013A1 (de) 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102021103360A1 (de) * 2021-02-05 2022-08-11 Few Fahrzeugelektrik Werk Gmbh & Co. Kg Verfahren zur Herstellung einer Vorverzinnungsanordnung und derartige Vorverzinnungsanordnung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512051A (en) * 1965-12-29 1970-05-12 Burroughs Corp Contacts for a semiconductor device
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346433B1 (en) * 1999-03-10 2002-02-12 Towa Corporation Method of coating semiconductor wafer with resin and mold used therefor
US6706621B2 (en) 1999-10-21 2004-03-16 International Business Machines Corporation Wafer integrated rigid support ring
JP2013187254A (ja) * 2012-03-06 2013-09-19 Tamura Seisakusho Co Ltd はんだバンプの形成方法

Also Published As

Publication number Publication date
US6340630B1 (en) 2002-01-22
KR100267874B1 (ko) 2000-10-16
KR19980024109A (ko) 1998-07-06
TW373236B (en) 1999-11-01
US6127735A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
JPH10107066A (ja) 相互接続部形成方法および電子構造
US6149122A (en) Method for building interconnect structures by injection molded solder and structures built
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US6164523A (en) Electronic component and method of manufacture
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6426241B1 (en) Method for forming three-dimensional circuitization and circuits formed
JPH077038A (ja) 電子パッケージ
US5631447A (en) Uses of uniaxially electrically conductive articles
JP2005012098A (ja) 半導体装置及びその製造方法
KR100644977B1 (ko) 회로 장치의 제조 방법
EP0329314A1 (en) Uses of uniaxially electrically conductive articles
GB2364172A (en) Flip Chip Bonding Arrangement
JP4440494B2 (ja) 半導体装置の製造方法
US6574861B1 (en) System and method for solder ball rework
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
JPH1079403A (ja) 半導体装置及びその製造方法
JP2633745B2 (ja) 半導体装置の実装体
JPH1012659A (ja) 電子部品の接続構造
JPH11307688A (ja) 配線基板及びその製造方法
JP2006049791A (ja) 半導体素子及びこの半導体素子を実装した半導体素子実装基板
JP2001085471A (ja) 電子部品の実装方法
JPH0878419A (ja) バンプ及びそれを用いた半導体装置の製造方法
JP2000003933A (ja) 半導体装置の製造方法及び半導体装置