JPH097473A - 突入電流制限回路 - Google Patents
突入電流制限回路Info
- Publication number
- JPH097473A JPH097473A JP15640995A JP15640995A JPH097473A JP H097473 A JPH097473 A JP H097473A JP 15640995 A JP15640995 A JP 15640995A JP 15640995 A JP15640995 A JP 15640995A JP H097473 A JPH097473 A JP H097473A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitor
- transistor
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 抵抗焼損する可能性がなく、大形状で高価格
のヒューズ抵抗を使用しなくする。 【構成】 電源電圧が投入されると、トランジスタ１８
がオンし、コレクタ電流Ｉc が流れ、コンデンサ１４が
充電される。コンデンサ１４の電圧が（電源電圧−０．
７Ｖ）になると、トランジスタ１８のベース電流Ｉb が
流れなくなり、トランシズタ１８がオフし、コンデンサ
１４の電圧が電源電圧近くになる。その後、スイッチ１
５を閉じて、最後にスイッチング負荷１３を動作させ
る。スイッチング負荷１３が動作中に故障によりショー
トすると、トランジスタ１８にコレクタ電流Ｉc が流れ
てしまうが、コンデンサ１７がベース電流Ｉb により充
電され、充電が終了すると、トランジスタ１８がオフ
し、全電流が流れなくなる。
のヒューズ抵抗を使用しなくする。 【構成】 電源電圧が投入されると、トランジスタ１８
がオンし、コレクタ電流Ｉc が流れ、コンデンサ１４が
充電される。コンデンサ１４の電圧が（電源電圧−０．
７Ｖ）になると、トランジスタ１８のベース電流Ｉb が
流れなくなり、トランシズタ１８がオフし、コンデンサ
１４の電圧が電源電圧近くになる。その後、スイッチ１
５を閉じて、最後にスイッチング負荷１３を動作させ
る。スイッチング負荷１３が動作中に故障によりショー
トすると、トランジスタ１８にコレクタ電流Ｉc が流れ
てしまうが、コンデンサ１７がベース電流Ｉb により充
電され、充電が終了すると、トランジスタ１８がオフ
し、全電流が流れなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、大電力スイッチ回路な
どにおける突入電流制限回路に関するものである。
どにおける突入電流制限回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；戸川治朗著、「実用電源回路ハンドブック」、１
９８８年、Ｐ．１９６ ＤＣコンバータでは、ＤＣ−ＤＣコンバータとしてのス
イッチング負荷に大電流を供給する必要があり、スイッ
チング負荷と並列に数μＦ〜数１０００μＦの大容量コ
ンデンサが接続されている。このため、ＤＣコンバータ
に電源を供給した直後に、その大容量コンデンサを充電
する大きな電流が流れ、電源電圧を低下させる、スイッ
チング負荷と電源とを接続するヒューズを溶断させる等
の障害を起こす。図２は、上記障害を避けるべく構成さ
れた従来の突入電流制限回路を示す回路図である。以
下、図２の動作の説明をする。図２に示すように、入力
端子１，２間に電源投入した直後に先ず、抵抗６を通し
てゆっくりとコンデンサ４を電源電圧まで充電し、充電
完了後にスイッチ５を閉じ、最後にスイッチング負荷３
を動作させるという手順を取っていた。スイッチ５とし
ては、リレー接点、トランジスタ、サイリスタなどが使
用されている。
例えば、次のような文献に記載されるものがあった。 文献；戸川治朗著、「実用電源回路ハンドブック」、１
９８８年、Ｐ．１９６ ＤＣコンバータでは、ＤＣ−ＤＣコンバータとしてのス
イッチング負荷に大電流を供給する必要があり、スイッ
チング負荷と並列に数μＦ〜数１０００μＦの大容量コ
ンデンサが接続されている。このため、ＤＣコンバータ
に電源を供給した直後に、その大容量コンデンサを充電
する大きな電流が流れ、電源電圧を低下させる、スイッ
チング負荷と電源とを接続するヒューズを溶断させる等
の障害を起こす。図２は、上記障害を避けるべく構成さ
れた従来の突入電流制限回路を示す回路図である。以
下、図２の動作の説明をする。図２に示すように、入力
端子１，２間に電源投入した直後に先ず、抵抗６を通し
てゆっくりとコンデンサ４を電源電圧まで充電し、充電
完了後にスイッチ５を閉じ、最後にスイッチング負荷３
を動作させるという手順を取っていた。スイッチ５とし
ては、リレー接点、トランジスタ、サイリスタなどが使
用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
突入電流制限回路においては、次のような課題があっ
た。スイッチ５は、コンデンサ４の電圧が電源電圧に達
した後に閉じるシーケンスになっているため、スイッチ
ング負荷３が故障してショート状態になった場合には、
スイッチ５の両端の電圧は電源電圧に等しくなり、スイ
ッチ５は開いたままとなる。そのため、抵抗６の両端に
は、電源電圧が加わり、数１０〜数１００Ωの抵抗６は
発熱して、危険であるので、抵抗６には、ヒューズ形抵
抗が用いられ自己溶断するようになっている。しかし、
ヒューズ形抵抗は極めて形状が大きく、また高価である
という問題がある。さらに、表面実装用のチップ形ヒュ
ーズ抵抗では、熱破壊される以前に、印加される電圧に
よって破壊してしまうという欠点もあって満足のゆくも
のではなかった。
突入電流制限回路においては、次のような課題があっ
た。スイッチ５は、コンデンサ４の電圧が電源電圧に達
した後に閉じるシーケンスになっているため、スイッチ
ング負荷３が故障してショート状態になった場合には、
スイッチ５の両端の電圧は電源電圧に等しくなり、スイ
ッチ５は開いたままとなる。そのため、抵抗６の両端に
は、電源電圧が加わり、数１０〜数１００Ωの抵抗６は
発熱して、危険であるので、抵抗６には、ヒューズ形抵
抗が用いられ自己溶断するようになっている。しかし、
ヒューズ形抵抗は極めて形状が大きく、また高価である
という問題がある。さらに、表面実装用のチップ形ヒュ
ーズ抵抗では、熱破壊される以前に、印加される電圧に
よって破壊してしまうという欠点もあって満足のゆくも
のではなかった。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、直流電圧を供給する第１と第２の入
力端子と第１のコンデンサと負荷との並列接続回路との
間に設けられる突入電流制限回路において、以下の回路
を備えている。すなわち、前記第１の入力端子に入力さ
れる直流電圧に対して、負の電圧を入力する前記第２の
入力端子に接続された第１の電極と、前記並列回路に接
続された第２の電極と、導通を制御する第３の電極とを
有するスイッチ回路と、エミッタが前記第２の入力端子
に接続されたＮＰＮトランジスタと、前記ＮＰＮトラン
ジスタのコレクタに接続された第１の端子と前記スイッ
チ回路の前記第２の電極に接続された第２の端子とを有
する第１の抵抗と、前記第１の抵抗の第２の端子に接続
された第４の電極と第５の電極とを有する第２のコンデ
ンサと、前記第２のコンデンサの第５の電極に接続され
た第３の端子と前記ＮＰＮトランジスタのベースに接続
された第４の端子とを有する第２の抵抗と、前記第２の
入力端子に接続された第５の端子と前記ＮＰＮトランジ
スタのベースに接続された第６の端子とを有する第３の
抵抗とを備えている。
を解決するために、直流電圧を供給する第１と第２の入
力端子と第１のコンデンサと負荷との並列接続回路との
間に設けられる突入電流制限回路において、以下の回路
を備えている。すなわち、前記第１の入力端子に入力さ
れる直流電圧に対して、負の電圧を入力する前記第２の
入力端子に接続された第１の電極と、前記並列回路に接
続された第２の電極と、導通を制御する第３の電極とを
有するスイッチ回路と、エミッタが前記第２の入力端子
に接続されたＮＰＮトランジスタと、前記ＮＰＮトラン
ジスタのコレクタに接続された第１の端子と前記スイッ
チ回路の前記第２の電極に接続された第２の端子とを有
する第１の抵抗と、前記第１の抵抗の第２の端子に接続
された第４の電極と第５の電極とを有する第２のコンデ
ンサと、前記第２のコンデンサの第５の電極に接続され
た第３の端子と前記ＮＰＮトランジスタのベースに接続
された第４の端子とを有する第２の抵抗と、前記第２の
入力端子に接続された第５の端子と前記ＮＰＮトランジ
スタのベースに接続された第６の端子とを有する第３の
抵抗とを備えている。
【０００５】
【作用】第１の発明によれば、以上のように突入電流制
限回路を構成したので、第１と第２の入力端子間に電源
電圧が印加されると、ＮＰＮトランジスタがオンし、第
１の抵抗を通してコレクタ電流が流れ、第１のコンデン
サが徐々に充電される。ＮＰＮトランジスタのエミッタ
・コレクタ間の電圧が一定の値に達すると、ＮＰＮトラ
ンジスタがオフする。そこで、スイッチ回路を閉じて、
負荷を動作させる。動作中に、負荷が故障などによりシ
ョートすると、第２のコンデンサが充電され、充電が終
了すると、ベース電流が流れなくなり、ＮＰＮトランジ
スタがオフする。そのため、全電流が流れなくなる。従
って、前記課題を解決できるのである。
限回路を構成したので、第１と第２の入力端子間に電源
電圧が印加されると、ＮＰＮトランジスタがオンし、第
１の抵抗を通してコレクタ電流が流れ、第１のコンデン
サが徐々に充電される。ＮＰＮトランジスタのエミッタ
・コレクタ間の電圧が一定の値に達すると、ＮＰＮトラ
ンジスタがオフする。そこで、スイッチ回路を閉じて、
負荷を動作させる。動作中に、負荷が故障などによりシ
ョートすると、第２のコンデンサが充電され、充電が終
了すると、ベース電流が流れなくなり、ＮＰＮトランジ
スタがオフする。そのため、全電流が流れなくなる。従
って、前記課題を解決できるのである。
【０００６】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す突入電流制限回路
の回路図である。本第１の実施例の突入電流制限回路が
従来の突入電流制限回路と異なる点は、抵抗１６−１〜
１６−３、コンデンサ１７、及びＮＰＮトランジスタ１
８を設けて、電源投入時には、抵抗１６−１を通じてゆ
っくりとコンデンサ１４を電源電圧近くまで充電し、ス
イッチング負荷１３が故障によりショート状態になった
場合には、コンデンサ１７の働きによりＮＰＮトランジ
スタ１８をオフして、電流を流さないようにしたことで
ある。図１に示すように、負入力端子１２に対して正の
電圧（例えば、０Ｖ）を入力する第１の入力端子として
の正入力端子１１と負の直流電圧を入力する第２の入力
端子としての負入力端子１２を有している。正入力端子
１１は、スイッチング負荷（例えば、コントロール回
路、ＦＥＴで構成されたスイッチ、トランスなどで構成
される）１３と第１のコンデンサ１４が接続されてい
る。スイッチング負荷１３とコンデンサ１４の他端は接
続され、並列回路を構成している。
の回路図である。本第１の実施例の突入電流制限回路が
従来の突入電流制限回路と異なる点は、抵抗１６−１〜
１６−３、コンデンサ１７、及びＮＰＮトランジスタ１
８を設けて、電源投入時には、抵抗１６−１を通じてゆ
っくりとコンデンサ１４を電源電圧近くまで充電し、ス
イッチング負荷１３が故障によりショート状態になった
場合には、コンデンサ１７の働きによりＮＰＮトランジ
スタ１８をオフして、電流を流さないようにしたことで
ある。図１に示すように、負入力端子１２に対して正の
電圧（例えば、０Ｖ）を入力する第１の入力端子として
の正入力端子１１と負の直流電圧を入力する第２の入力
端子としての負入力端子１２を有している。正入力端子
１１は、スイッチング負荷（例えば、コントロール回
路、ＦＥＴで構成されたスイッチ、トランスなどで構成
される）１３と第１のコンデンサ１４が接続されてい
る。スイッチング負荷１３とコンデンサ１４の他端は接
続され、並列回路を構成している。
【０００７】スイッチング負荷１３とコンデンサ１４
は、スイッチ１５の第２の電極、第１の抵抗１６−１の
第２の端子、第２のコンデンサ１７の第５の電極にそれ
ぞれ接続されている。スイッチ１５の第１の電極は、負
入力端子１２及びＮＰＮトランジスタ１８のエミッタと
接続されている。スイッチ１５の導通を制御する第３の
電極には、図示しない制御回路が接続されている。トラ
ンジスタ１８のコレクタは抵抗１６−１の第１の端子と
接続され、トランジタ１８のベースは第２の抵抗１６−
２の第３の端子と接続されている。抵抗１６−２の第４
の端子とコンデンサ１７の第５の電極はそれぞれ接続さ
れている。トランジスタ１８のベース、エミッタ間には
第３の抵抗１６−３が接続されている。本第１の実施例
では、コンデンサ１３は６．６μＦ、ＮＰＮトランジス
タ１８は２ＳＣ１００５、抵抗１６−１は６８ｋΩ、抵
抗１６−２は６８ｋΩ、抵抗１６−３は１００ｋΩ、コ
ンデンサ１７の容量４．７μＦ、入力電圧は４８Ｖとす
る。Ｖi は入力端子１１，１２間の電圧、Ｖ1 はスイッ
チ１５の両端電圧、Ｉb はトランジスタ１８のベース電
流、Ｉc はトランジスタ１８のコレクタ電流、Ｖ2はコ
ンデンサ１４の電圧である。
は、スイッチ１５の第２の電極、第１の抵抗１６−１の
第２の端子、第２のコンデンサ１７の第５の電極にそれ
ぞれ接続されている。スイッチ１５の第１の電極は、負
入力端子１２及びＮＰＮトランジスタ１８のエミッタと
接続されている。スイッチ１５の導通を制御する第３の
電極には、図示しない制御回路が接続されている。トラ
ンジスタ１８のコレクタは抵抗１６−１の第１の端子と
接続され、トランジタ１８のベースは第２の抵抗１６−
２の第３の端子と接続されている。抵抗１６−２の第４
の端子とコンデンサ１７の第５の電極はそれぞれ接続さ
れている。トランジスタ１８のベース、エミッタ間には
第３の抵抗１６−３が接続されている。本第１の実施例
では、コンデンサ１３は６．６μＦ、ＮＰＮトランジス
タ１８は２ＳＣ１００５、抵抗１６−１は６８ｋΩ、抵
抗１６−２は６８ｋΩ、抵抗１６−３は１００ｋΩ、コ
ンデンサ１７の容量４．７μＦ、入力電圧は４８Ｖとす
る。Ｖi は入力端子１１，１２間の電圧、Ｖ1 はスイッ
チ１５の両端電圧、Ｉb はトランジスタ１８のベース電
流、Ｉc はトランジスタ１８のコレクタ電流、Ｖ2はコ
ンデンサ１４の電圧である。
【０００８】図３は、図１の波形図である。以下、図３
を参照しつつ、図１の動作の説明をする。 （ａ） 正常動作の場合 電源入力端子１１，１２に直流電圧が印加されない入力
電圧Ｖi が零の状態では、コンデンサ１４には電荷が全
く無い状態であり、コンデンサ１４の電圧Ｖ2は零であ
る。電源入力端子１１，１２に入力電圧Ｖi （Ｖi ＝４
８Ｖ）が印加されると、スイッチ１５の両端電圧Ｖ1 に
電源電圧が加わり、トランシスタ１８のベース・エミッ
タ間が順バイアスされて、ベース電流Ｉb が流れる。例
えば、スイッチ１５がオフの状態で電源電圧が印加され
ると、その瞬間、コンデンサ１４，１７の電圧は、零
で、抵抗１６−３の両端電圧も１Ｖ以下で、ほぼ４８Ｖ
が抵抗１６−２に加わる。したがって、トラジスタ１８
のベース電流Ｉb として、４８Ｖ／６８ＫΩ＝０．７０
５ｍＡが流れ、ｈFE＝１００とすると、最大（抵抗１６
−１が無ければ）７０．５ｍＡの充電電流が流れる。こ
のベース電流Ｉb は、抵抗１６−２と１６−３の並列合
成値と電源電圧によって定まり、持続時間は、抵抗１６
−２と１６−３の並列合成値とコンデンサ１７との時定
数に依る。
を参照しつつ、図１の動作の説明をする。 （ａ） 正常動作の場合 電源入力端子１１，１２に直流電圧が印加されない入力
電圧Ｖi が零の状態では、コンデンサ１４には電荷が全
く無い状態であり、コンデンサ１４の電圧Ｖ2は零であ
る。電源入力端子１１，１２に入力電圧Ｖi （Ｖi ＝４
８Ｖ）が印加されると、スイッチ１５の両端電圧Ｖ1 に
電源電圧が加わり、トランシスタ１８のベース・エミッ
タ間が順バイアスされて、ベース電流Ｉb が流れる。例
えば、スイッチ１５がオフの状態で電源電圧が印加され
ると、その瞬間、コンデンサ１４，１７の電圧は、零
で、抵抗１６−３の両端電圧も１Ｖ以下で、ほぼ４８Ｖ
が抵抗１６−２に加わる。したがって、トラジスタ１８
のベース電流Ｉb として、４８Ｖ／６８ＫΩ＝０．７０
５ｍＡが流れ、ｈFE＝１００とすると、最大（抵抗１６
−１が無ければ）７０．５ｍＡの充電電流が流れる。こ
のベース電流Ｉb は、抵抗１６−２と１６−３の並列合
成値と電源電圧によって定まり、持続時間は、抵抗１６
−２と１６−３の並列合成値とコンデンサ１７との時定
数に依る。
【０００９】トランジタ１８のコレクタ電流Ｉc とし
て、ベース電流Ｉb のｈFE倍の電流が流れるが、ｈFEが
十分に大きければ、コレクタ電流Ｉc は抵抗１６−１で
制限される値（例えば、ｈFEが１００００位あれば、コ
レクタ電流として７Ａの電流が流れるところが、（トラ
ンジスタ１８のエミッタと抵抗１６−１の第２の端子と
の間の電圧／抵抗１６−１の抵抗値）の傾きからトラン
ジスタ１８の動作点におけるコレクタ電流が決まるた
め、抵抗１６−１により制限される）となり、ベース電
流Ｉb とともに徐々に低下しながら、コンデンサ１４を
充電する。コンデンサ１４の電圧Ｖ2 が、（電源電圧−
０．７Ｖ）に達してしまうと、スイッチ１５の両端には
０．７Ｖが印加され、トランジスタ（ＳＣ１００５）１
８のベース電流Ｉb は流れなくなり、充電動作は停止す
る。この後、スイッチ１５を閉状態にしてもコンデンサ
１４は、すでに電源電圧とほぼ等しい値まで充電されて
いるので、大きな充電電流が流れることがない。
て、ベース電流Ｉb のｈFE倍の電流が流れるが、ｈFEが
十分に大きければ、コレクタ電流Ｉc は抵抗１６−１で
制限される値（例えば、ｈFEが１００００位あれば、コ
レクタ電流として７Ａの電流が流れるところが、（トラ
ンジスタ１８のエミッタと抵抗１６−１の第２の端子と
の間の電圧／抵抗１６−１の抵抗値）の傾きからトラン
ジスタ１８の動作点におけるコレクタ電流が決まるた
め、抵抗１６−１により制限される）となり、ベース電
流Ｉb とともに徐々に低下しながら、コンデンサ１４を
充電する。コンデンサ１４の電圧Ｖ2 が、（電源電圧−
０．７Ｖ）に達してしまうと、スイッチ１５の両端には
０．７Ｖが印加され、トランジスタ（ＳＣ１００５）１
８のベース電流Ｉb は流れなくなり、充電動作は停止す
る。この後、スイッチ１５を閉状態にしてもコンデンサ
１４は、すでに電源電圧とほぼ等しい値まで充電されて
いるので、大きな充電電流が流れることがない。
【００１０】最後に、例えば、スイッチング負荷１３中
のコントロール回路よりＦＥＴで構成されたスイッチの
ゲートに電圧を印加し、そのスイッチをオンし、コンデ
ンサ１４の電荷をトランスの１次側に放電させて、トラ
ンスの２次側に電力を供給するというスイッチング負荷
１３の動作を行わせる。また、トラジスタ１８のコレク
タ電流Ｉc が流れて、１Ｖ前後に充電されたコンデンサ
１７の電荷は、スイッチ１５が閉じたことにより、コン
デンサ１７→スイッチ１５→抵抗１６−３→抵抗１６−
２のルートで放電し、コンデンサ１７の電圧が零の初期
状態に戻る。そして、電源が停止すると、コンデンサ１
４の電荷は電源の内部インピーダンス及びスイッチング
負荷１３の内部インピーダンスにより放電し、コンデン
サ１４の電圧は０となり、初期状態に戻る。
のコントロール回路よりＦＥＴで構成されたスイッチの
ゲートに電圧を印加し、そのスイッチをオンし、コンデ
ンサ１４の電荷をトランスの１次側に放電させて、トラ
ンスの２次側に電力を供給するというスイッチング負荷
１３の動作を行わせる。また、トラジスタ１８のコレク
タ電流Ｉc が流れて、１Ｖ前後に充電されたコンデンサ
１７の電荷は、スイッチ１５が閉じたことにより、コン
デンサ１７→スイッチ１５→抵抗１６−３→抵抗１６−
２のルートで放電し、コンデンサ１７の電圧が零の初期
状態に戻る。そして、電源が停止すると、コンデンサ１
４の電荷は電源の内部インピーダンス及びスイッチング
負荷１３の内部インピーダンスにより放電し、コンデン
サ１４の電圧は０となり、初期状態に戻る。
【００１１】（ｂ） 動作中にスイッチング負荷１３が
ショートした場合の動作 動作中にスイッチング負荷１３が故障しショート状態に
なった場合には、スイッチ１５の端子電圧Ｖ2 が電源電
圧となり、スイッチ１５が開いてしまうので、トランジ
スタ１８のコレクタ電流Ｉc が抵抗１６−１を通して流
れてしまう。しかし、コンデンサ１７はベース電流Ｉb
によって充電され、電源電圧近くまで充電されると充電
が終了し、ベース電流Ｉb が流れなくなり、トランジス
タ１８がオフ状態になる。そのため、全ての電流が流れ
なくなる。以上説明したように、本第１の実施例によれ
ば、スイッチング負荷１３と並列に接続される大容量コ
ンデンサ１４の充電を、抵抗の代わりにＣＲ時定数によ
るベース電流とコレクタに制限抵抗１６−１を持ったト
ランジスタ１８で行ったため、スイッチング負荷１３が
ショート事故を起こした場合でも短時間で全ての電流が
流れなくなり、抵抗焼損する可能性が無いので、予め大
形状で高価格なヒューズ抵抗を使用する必要がなくなっ
た。
ショートした場合の動作 動作中にスイッチング負荷１３が故障しショート状態に
なった場合には、スイッチ１５の端子電圧Ｖ2 が電源電
圧となり、スイッチ１５が開いてしまうので、トランジ
スタ１８のコレクタ電流Ｉc が抵抗１６−１を通して流
れてしまう。しかし、コンデンサ１７はベース電流Ｉb
によって充電され、電源電圧近くまで充電されると充電
が終了し、ベース電流Ｉb が流れなくなり、トランジス
タ１８がオフ状態になる。そのため、全ての電流が流れ
なくなる。以上説明したように、本第１の実施例によれ
ば、スイッチング負荷１３と並列に接続される大容量コ
ンデンサ１４の充電を、抵抗の代わりにＣＲ時定数によ
るベース電流とコレクタに制限抵抗１６−１を持ったト
ランジスタ１８で行ったため、スイッチング負荷１３が
ショート事故を起こした場合でも短時間で全ての電流が
流れなくなり、抵抗焼損する可能性が無いので、予め大
形状で高価格なヒューズ抵抗を使用する必要がなくなっ
た。
【００１２】第２の実施例 図４は、本発明の第２の実施例の突入電流制限回路の回
路図であり、図１中の要素と共通の要素には共通の符号
を付してある。本第２の実施例の突入電流制限回路が第
１の実施例の突入電流制限回路と異なる点は、図１中の
抵抗１６−１を無くし、その代わりに抵抗２６−１をト
ランジスタ１８のエミッタ側と負入力端子１２側との間
に接続したことである。以下、図４の動作を説明する。 （ａ） 通常動作 第１の実施例と同様に、電源が投入され、電源入力端子
１１，１２間に電源電圧が印加されると、トランジスタ
１８がオンして、コレクタ電流Ｉc によってコンデンサ
１４が充電され、コンデンサ１４の電圧が（電源電圧−
０．７Ｖ）になると、トランジスタ１８はオフする。そ
の後、スイッチ１５を閉じて、最後にスイッチング負荷
１３を動作させる。
路図であり、図１中の要素と共通の要素には共通の符号
を付してある。本第２の実施例の突入電流制限回路が第
１の実施例の突入電流制限回路と異なる点は、図１中の
抵抗１６−１を無くし、その代わりに抵抗２６−１をト
ランジスタ１８のエミッタ側と負入力端子１２側との間
に接続したことである。以下、図４の動作を説明する。 （ａ） 通常動作 第１の実施例と同様に、電源が投入され、電源入力端子
１１，１２間に電源電圧が印加されると、トランジスタ
１８がオンして、コレクタ電流Ｉc によってコンデンサ
１４が充電され、コンデンサ１４の電圧が（電源電圧−
０．７Ｖ）になると、トランジスタ１８はオフする。そ
の後、スイッチ１５を閉じて、最後にスイッチング負荷
１３を動作させる。
【００１３】トランジスタ１８のコレクタ電流Ｉc のピ
ーク値は、以下の式により求められる。 Ｖi ＝Ｉc ・Ｒ26-1＋ＶBE＋（Ｉc ／ｈFE）・Ｒ16-2 ・・・（１） ここで、Ｒ26-1、Ｒ16-2は、抵抗２６−１、１６−２の
抵抗値、ｈFEはトランジスタ１８のｈFE、ＶBEはベース
・エミッタ間の電圧である。また、ベースと負入力端子
１２間の電圧が最大となるコンデンサ１４の電圧を０、
ベース電流＝抵抗１６−２を流れる電流、ｈFEが十分大
きいものとし、コレクタ電流Ｉc ＝エミッタ電流Ｉe と
している。式（１）より、式（２）が得られる。 Ｉc ＝（Ｖin−ＶBE）／（Ｒ26-1＋Ｒ16-2／ｈFE） ・・・（２） よって、ｈFEを十分大きくしておけば、コンデンサ１７
の充電電流Ｉc は、ほぼＲ26-1によって決定される。例
えば、トランジスタ１８がオンする時のＶBE＝０．７Ｖ
とすると、Ｉc は式（３）で得られる。 Ｉc ＝（Ｖin−０．７）／（Ｒ26-1＋Ｒ16-2／ｈFE） ・・・（３） （ｂ） 負荷スイッチ１３がショートした場合の動作 動作中にスイッチング負荷１３が故障しショート状態に
なった場合には、コンデンサ１７の充電が終了するとベ
ース電流が流れなくなり、トランジスタ１８がオフす
る。そのため、全電流が流れなくなる。
ーク値は、以下の式により求められる。 Ｖi ＝Ｉc ・Ｒ26-1＋ＶBE＋（Ｉc ／ｈFE）・Ｒ16-2 ・・・（１） ここで、Ｒ26-1、Ｒ16-2は、抵抗２６−１、１６−２の
抵抗値、ｈFEはトランジスタ１８のｈFE、ＶBEはベース
・エミッタ間の電圧である。また、ベースと負入力端子
１２間の電圧が最大となるコンデンサ１４の電圧を０、
ベース電流＝抵抗１６−２を流れる電流、ｈFEが十分大
きいものとし、コレクタ電流Ｉc ＝エミッタ電流Ｉe と
している。式（１）より、式（２）が得られる。 Ｉc ＝（Ｖin−ＶBE）／（Ｒ26-1＋Ｒ16-2／ｈFE） ・・・（２） よって、ｈFEを十分大きくしておけば、コンデンサ１７
の充電電流Ｉc は、ほぼＲ26-1によって決定される。例
えば、トランジスタ１８がオンする時のＶBE＝０．７Ｖ
とすると、Ｉc は式（３）で得られる。 Ｉc ＝（Ｖin−０．７）／（Ｒ26-1＋Ｒ16-2／ｈFE） ・・・（３） （ｂ） 負荷スイッチ１３がショートした場合の動作 動作中にスイッチング負荷１３が故障しショート状態に
なった場合には、コンデンサ１７の充電が終了するとベ
ース電流が流れなくなり、トランジスタ１８がオフす
る。そのため、全電流が流れなくなる。
【００１４】以上説明したように、本第２の実施例によ
れば、充電電流の最大を抵抗２６−１によって決定する
ことができ、第１の実施例と同様の利点がある。なお、
本発明は、上記実施例に限定されず種々の変形が可能で
ある。その変形例としては、例えば次のようなものがあ
る。 （１） 図１中のスイッチ１５、抵抗１６−１〜１６−
３、コンデンサ１７、トランジスタ１８を正入力端子１
１側に設けて、トランジスタ１８をＰＮＰトランジスタ
としてもよい。 （２） 図４中のスイッチ１５、抵抗２６−１、１６−
２、１６−３、コンデンサ１７、トランジスタ１８を正
入力端子１１側に設けて、トランジスタ１８をＰＮＰト
ランジスタとしてもよい。 （３） スイッチング負荷を用いた例を示したが、スイ
ッチング機能を有しない負荷であってもよい。
れば、充電電流の最大を抵抗２６−１によって決定する
ことができ、第１の実施例と同様の利点がある。なお、
本発明は、上記実施例に限定されず種々の変形が可能で
ある。その変形例としては、例えば次のようなものがあ
る。 （１） 図１中のスイッチ１５、抵抗１６−１〜１６−
３、コンデンサ１７、トランジスタ１８を正入力端子１
１側に設けて、トランジスタ１８をＰＮＰトランジスタ
としてもよい。 （２） 図４中のスイッチ１５、抵抗２６−１、１６−
２、１６−３、コンデンサ１７、トランジスタ１８を正
入力端子１１側に設けて、トランジスタ１８をＰＮＰト
ランジスタとしてもよい。 （３） スイッチング負荷を用いた例を示したが、スイ
ッチング機能を有しない負荷であってもよい。
【００１５】
【発明の効果】以上詳細に説明したように、第１〜第４
の発明によれば、ＮＰＮトランジスタ又はＰＮＰトラン
ジスタと第１の抵抗により、第１のコンデンサを徐々に
充電し、負荷が故障などによりショートしても、第２の
コンデサンの充電が終了すると、ＮＰＮトランジスタ又
はＰＮＰトランジスタがオフするので、電流が流れるこ
とがなくなる。よって、抵抗焼損する可能性がなく、大
形状で高価格のヒューズ抵抗を使用する必要がなくな
る。
の発明によれば、ＮＰＮトランジスタ又はＰＮＰトラン
ジスタと第１の抵抗により、第１のコンデンサを徐々に
充電し、負荷が故障などによりショートしても、第２の
コンデサンの充電が終了すると、ＮＰＮトランジスタ又
はＰＮＰトランジスタがオフするので、電流が流れるこ
とがなくなる。よって、抵抗焼損する可能性がなく、大
形状で高価格のヒューズ抵抗を使用する必要がなくな
る。
【図１】本発明の第１の実施例を示す突入電流制限回路
の回路図である。
の回路図である。
【図２】従来の突入電流制限回路の回路図である。
【図３】図１の波形図である。
【図４】本発明の第２の実施例を示す突入電流制限回路
の回路図である。
の回路図である。
１１ 正入力端子 １２ 負入力端子 １３ スイッチング負荷 １４ コンデンサ １５ スイッチ １６−１〜１６−３，２６−１ 抵抗 １７ コンデンサ １８ ＮＰＮトランジス
タ
タ
Claims (4)
- 【請求項１】 直流電圧を供給する第１と第２の入力端
子と、第１のコンデンサと負荷の並列接続回路との間に
設けられる突入電流制限回路において、 前記第１の入力端子に入力される直流電圧に対して、負
の電圧を入力する前記第２の入力端子に接続された第１
の電極と、前記並列回路に接続された第２の電極と、導
通を制御する第３の電極とを有するスイッチ回路と、 エミッタが前記第２の入力端子に接続されたＮＰＮトラ
ンジスタと、 前記ＮＰＮトランジスタのコレクタに接続された第１の
端子と前記スイッチ回路の前記第２の電極に接続された
第２の端子とを有する第１の抵抗と、 前記第１の抵抗の第２の端子に接続された第４の電極と
第５の電極とを有する第２のコンデンサと、 前記第２のコンデンサの第５の電極に接続された第３の
端子と前記ＮＰＮトランジスタのベースに接続された第
４の端子とを有する第２の抵抗と、 前記第２の入力端子に接続された第５の端子と前記ＮＰ
Ｎトランジスタのベースに接続された第６の端子とを有
する第３の抵抗とを、 備えたことを特徴とする突入電流制限回路。 - 【請求項２】 直流電圧を供給する第１と第２の入力端
子と、第１のコンデンサと負荷の並列接続回路との間に
設けられる突入電流制限回路において、 前記第１の入力端子に入力される直流電圧に対して、負
の電圧を入力する前記第２の入力端子に接続された第１
の電極と、前記並列回路に接続された第２の電極と、導
通を制御する第３の電極とを有するスイッチ回路と、 前記第２の入力端子に接続された第１の端子と第２の端
子とを有する第１の抵抗と、 エミッタが前記第１の抵抗の前記第２の端子に接続され
たＮＰＮトランジスタと、 前記ＮＰＮトランジスタのコレクタに接続された第４の
電極と第５の電極とを有する第２のコンデンサと、 前記第２のコンデンサの第５の電極に接続された第３の
端子と前記ＮＰＮトランジスタのベースに接続された第
４の端子とを有する第２の抵抗と、 前記第２の入力端子に接続された第５の端子と前記ＮＰ
Ｎトランジスタのベースに接続された第６の端子とを有
する第３の抵抗とを、 備えたことを特徴とする突入電流制限回路。 - 【請求項３】 直流電圧を供給する第１と第２の入力端
子と、第１のコンデンサと負荷の並列接続回路との間に
設けられる突入電流制限回路において、 前記第２の入力端子に入力される直流電圧に対して、正
の電圧を入力する前記第１の入力端子に接続された第１
の電極と、前記並列回路に接続された第２の電極と、導
通を制御する第３の電極とを有するスイッチ回路と、 エミッタが前記第１の入力端子に接続されたＰＮＰトラ
ンジスタと、 前記ＰＮＰトランジスタのコレクタに接続された第１の
端子と前記スイッチ回路の前記第２の電極に接続された
第２の端子とを有する第１の抵抗と、 前記第１の抵抗の前記第２の端子に接続された第４の電
極と第５の電極とを有する第２のコンデンサと、 前記第２のコンデンサの第５の電極に接続された第３の
端子と前記ＰＮＰトランジスタのベースに接続された第
４の端子とを有する第２の抵抗と、 前記第１の入力端子に接続された第５の端子と前記ＰＮ
Ｐトランジスタのベースに接続された第６の端子とを有
する第３の抵抗とを、 備えたことを特徴とする突入電流制限回路。 - 【請求項４】 直流電圧を供給する第１と第２の入力端
子と、第１のコンデンサと負荷の並列接続回路との間に
設けられる突入電流制限回路において、 前記第２の入力端子に入力される直流電圧に対して、正
の電圧を入力する前記第１の入力端子に接続された第１
の電極と、前記並列回路に接続された第２の電極と、導
通を制御する第３の電極とを有するスイッチ回路と、 前記前記第２の入力端子に接続された第１の端子と第２
の端子とを有する第１の抵抗と、 エミッタが前記第１の抵抗の前記第２の端子に接続され
たＰＮＰトランジスタと、 前記ＰＮＰトランジスタのコレクタに接続された第４の
電極と第５の電極とを有する第２のコンデンサと、 前記第２のコンデンサの第５の電極に接続された第３の
端子と前記ＰＮＰトランジスタのベースに接続された第
４の端子とを有する第２の抵抗と、 前記第２の入力端子に接続された第５の端子と前記ＰＮ
Ｐトランジスタのベースに接続された第６の端子を有す
る第３の抵抗とを、 備えたことを特徴とする突入電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15640995A JPH097473A (ja) | 1995-06-22 | 1995-06-22 | 突入電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15640995A JPH097473A (ja) | 1995-06-22 | 1995-06-22 | 突入電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH097473A true JPH097473A (ja) | 1997-01-10 |
Family
ID=15627122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15640995A Withdrawn JPH097473A (ja) | 1995-06-22 | 1995-06-22 | 突入電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH097473A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041782A (ja) * | 2011-08-19 | 2013-02-28 | Fuji Electric Co Ltd | 消弧装置および開閉器 |
| JP5839137B1 (ja) * | 2015-04-20 | 2016-01-06 | ソニー株式会社 | スイッチング装置 |
| WO2021005793A1 (ja) * | 2019-07-11 | 2021-01-14 | 三菱電機株式会社 | 直流分電盤 |
-
1995
- 1995-06-22 JP JP15640995A patent/JPH097473A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041782A (ja) * | 2011-08-19 | 2013-02-28 | Fuji Electric Co Ltd | 消弧装置および開閉器 |
| JP5839137B1 (ja) * | 2015-04-20 | 2016-01-06 | ソニー株式会社 | スイッチング装置 |
| JP6011707B1 (ja) * | 2015-04-20 | 2016-10-19 | ソニー株式会社 | スイッチング装置 |
| WO2016170699A1 (ja) * | 2015-04-20 | 2016-10-27 | ソニー株式会社 | スイッチング装置 |
| US10811203B2 (en) | 2015-04-20 | 2020-10-20 | Sony Corporation | Switching device |
| WO2021005793A1 (ja) * | 2019-07-11 | 2021-01-14 | 三菱電機株式会社 | 直流分電盤 |
| JPWO2021005793A1 (ja) * | 2019-07-11 | 2021-11-25 | 三菱電機株式会社 | 直流分電盤 |
| CN114128067A (zh) * | 2019-07-11 | 2022-03-01 | 三菱电机株式会社 | 直流配电盘 |
| US12015266B2 (en) | 2019-07-11 | 2024-06-18 | Mitsubishi Electric Corporation | DC distribution panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59956B2 (ja) | 放電灯点灯装置 | |
| US6078143A (en) | Gas discharge lamp ballast with output voltage clamping circuit | |
| JPH097473A (ja) | 突入電流制限回路 | |
| US6057648A (en) | Gas discharge lamp ballast with piezoelectric transformer | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH10243555A (ja) | 突入電流制限回路 | |
| JPS62157412A (ja) | インピ−ダンス調節装置 | |
| JPH06284571A (ja) | 突入電流防止回路 | |
| JP4026903B2 (ja) | 交流点火装置 | |
| JP4374669B2 (ja) | 開閉装置 | |
| JP4000621B2 (ja) | 車両用負荷駆動装置 | |
| JPH0735236Y2 (ja) | 突入電流防止回路 | |
| KR102150534B1 (ko) | 릴레이 구동 장치 및 그 동작 방법 | |
| JPH033668A (ja) | 電圧形インバータ装置の初期充電回路 | |
| JPH0488820A (ja) | スイッチ類の保護回路 | |
| JP2636299B2 (ja) | 直流放電灯用点灯装置 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JPH07231659A (ja) | 部分平滑回路 | |
| JP2731526B2 (ja) | インバータ装置 | |
| JP2994380B1 (ja) | 直流電源回路 | |
| JPS6034786Y2 (ja) | デイ−ゼルエンジン始動予熱装置 | |
| JP2853028B2 (ja) | 除電器用高電圧電源の遮断回路 | |
| JPH0237241Y2 (ja) | ||
| JPH0226821B2 (ja) | ||
| JPS587839Y2 (ja) | 単相誘導電動機の２重電圧切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |