JPH09504919A - 非同期データ伝送及びソース・トラフィック制御システム - Google Patents

Abstract

(57)【要約】 非同期データ伝送及びソース・トラフィック制御システムは、バス・マスタ（１００）と、双方向データ・バス（１２０〜１２８）に結合されたバス・ユーザ（１１２、１１４、１１６）とを含む。バス・マスタ（１００）は、それぞれのバス・ユーザ（１１２、１１４、１１６）とシステム・クロック（１２０）とフレーム・クロック（１２２）とに、２つのクロック信号（１２０、１２２）を提供する。フレーム・クロックは、フレームの開始を指定する。フレーム・フォーマットは、好ましくは、１５又は１６のシステム・クロック・サイクルを含み、その最初のものが要求フィールドとして、最後のものが付与フィールドとして指定される。残りのサイクルの１又は複数のものには、制御及び／又はルーティング情報が割り当てられ、残りのサイクルは、固定された長さのデータ・フィールドを含む。要求フィールドの間には、任意の数のバス・ユーザ（１１２、１１４、１１６）が、バス・マスタ（１００）によって受け取られるアクセスを要求する。付与フィールドの間には、バス・マスタ（１００）は、次のフレームのデータ部分全体に対して、選択されたバス・ユーザ（１１２、１１４、１１６）へのアクセスを付与する。次のフレームに対してどのバス・ユーザ（１１２、１１４、１１６）がアクセスを付与されるかは、バス・ユーザ（１１２、１１４、１１６）の知らないバス・マスタにおけるアービトレーション・アルゴリズムに従って決定される。非同期データ伝送及びソース・トラフィック制御システムは、特に、ＢＩＳＤＮシステムにおいて用いられるＡＴＭセルの内容の伝送を調整する際に、応用され得る。

Description

【発明の詳細な説明】 非同期データ伝送及びソース・トラフィック制御システム 発明の背景 １．発明の分野 本発明は、広くは、バス・マスタと複数のバス・ユーザとの間での非同期デー タ通信に関する。更に詳しくは、本発明は、バス・マスタがバス・ユーザの動作 特性を変更する必要なしにバスの動作特性を変更することを可能にする、非同期 データ伝送システムのためのバス・フレーム及びバス構造に関する。 ２．技術の現状 バス・マスタと複数のバス・ユーザとの間でのデータ通信は、この技術分野で は広く知られている。そのような通信システムは、一般的には、バス・マスタと すべてのバス・ユーザとが接続されている双方向のデータ・バスを含む。バス・ マスタは、典型的には、データ・バスから分離されたクロック・バス上ですべて のバス・ユーザによって受け取られる少なくとも１つの同期クロック信号を生じ る。バス幅に等しい１つのデータ単位が、１クロック・サイクルの間に、バス上 に、又はバスから離れて、伝送される。すべてのバス・ユーザは、データを、バ スから離れて同時に伝送できるが、任意の与えられたクロック・サイクルの間に は、ただ１つのバス・ユーザだけがバス上でデータを伝送できる。バス上でデー タを伝送するバス・ユーザ（バス・マスタでもよい）は、「アクセス」を有する 又は「アクティブ」であると称される。与えられたクロック・サイクルの間にど のバス・ユーザがアクセスを与えられるかを決定するためには、アービトレーシ ョン（ａｒｂｉｔｒａｔｉｏｎ）の手順が確立される。典型的には、それぞれの バス・ユーザには、データ・「フレーム」と称される固定された数のタイム・ス ロットにおけるタイム・スロットが割り当てられる。バス・アクセスを定義する フレームには、データ伝送に割り当てられるタイム・スロットに加えて、制御情 報の交換のために、１又は複数のタイム・スロットが提供され得る。クロック・ サイクルはクロック・バスを介してすべてのバス・ユーザによって受け取られる ので、 それぞれのバス・ユーザはその割り当てられたタイム・スロットを待ち、そして 、その割り当てられたサイクルの間に、データをバスに伝送する。 特に非同期データ伝送システムでは、バス・ユーザはその割り当てられたタイ ム・スロットの間にデータをバス上に伝送する準備が常にできているとは限らな いことが認識されている。逆に、他のバス・ユーザが、フレームへのアクセスが 割り当てられデータをバス上に伝送できるよりも早く、バス上への伝送のために データを集積することもあり得る。結果として、あるユーザに対しては他のユー ザに対してよりも比較的多くのアクセスを許容する、すなわち、フレームにおけ るより多くのスロットを許容するようにアクセスのメカニズムを調節することが 望ましいことが多い。バス・アクセスをアービトレーション（仲裁）するために 多くの進歩したアルゴリズムが開発されてきている。しかし、これらの既知のシ ステムでは、典型的に、それぞれのバス・ユーザがそれ自身にどのくらい多くの アクセスが配分されているかがわかるように、アービトレーション方式について 知っていることが要求されている。 発明の概要 従って、本発明の目的は、すべてのバス・ユーザへの調節可能なバス・アクセ スを自動的に与える非同期データ伝送システムのためのバス構造及びバス・フレ ーム・フォーマットを提供することである。 本発明の別の目的は、バス・ユーザがバス・アクセスをアービトレーションす るのに用いられるアービトレーション方式について知っていることを要求しない バス構造及びバス・フレーム・フォーマットを、非同期データ伝送システムにお いて提供することである。 本発明の更に別の目的は、任意の与えられた時刻にどのバス・ユーザがバスへ のアクセスを有するのかを決定するアクセス識別手順を、非同期データ伝送シス テムにおいて提供することである。 本発明の目的は、また、それぞれのバス・ユーザが、バスへのアクセスを要求 し、バス・マスタにバスへのアクセスを与えるように要求することを可能にする バス構造及びバス・フレーム・フォーマットを、非同期データ伝送システムにお いて提供することである。 以下で詳細に説明するこれらの目的に従って、本発明の非同期データ伝送シス テムは、双方向性のデータ・バスとクロック・バスとに結合されたバス・マスタ と複数のバス・ユーザとを含む。クロック・バスは、それぞれのバス・ユーザに 対して、システム・クロックとフレーム・クロックとを与える。システム・クロ ックは、システムの基本的な伝送クロックである（すなわち、データは、１つの システム・クロック・サイクルの間に、データ・バス上に置かれ、データ・バス から取られる）のに対し、フレーム・クロックは、フレームの開始を指定する。 フレーム・フォーマットは、好ましくは、１６のシステム・クロックのサイクル を含み、その最初のものは要求（ｒｅｑｕｅｓｔ）フィールドに指定され、その 最後のものは認可（ｇｒａｎｔ：付与する）フィールドを含む。その他のサイク ルの中の１又は複数のものに、制御及び／又は経路指定（ルーティング）情報が 割り当てられ、残りのサイクルに、バス上の又はバス上にない１つの特定のユー ザから１又は複数の他のユーザへのデータの伝送が割り当てられる。それぞれの バス・フレームの第１のサイクルの間には、複数のバス・ユーザがアクセスを要 求することがあり、これらの要求は、バス・マスタによって受け取られる。それ ぞれのバス・フレームの最後のサイクルの間には、バス・マスタは、次のフレー ムのデータ部分の全体に関して、選択されたバス・ユーザへのアクセスを認可（ 付与）する。バス・ユーザは、このように、規則的に（各セルについて１度）、 次のフレームに関してアクセスを要求することが許され、バス・マスタは、規則 的に（各フレームについて１度）、選択されたバス・ユーザにアクセスを付与す ることが許される。次のフレームへのアクセスがどのユーザに付与されるかは、 バス・ユーザの知らないバス・マスタにおけるアービトレーション・アルゴリズ ムに従って決定される。アービトレーション・アルゴリズムは、よって、バス・ ユーザには知らせることなしに、バス・マスタによって任意の時刻に、変更され 得る。従って、例えば、バス上のトラフィックが変化するにつれて（異なるユー ザが多かれ少なかれアクセスを要求することにより）、アービトレーション・ア ルゴリズムは、それに従って、バス・アクセスの最も効率的な配分を提供するよ うにバス・マスタにより調整され得る。 本発明の別の実施例によれば、付加的なデータ・クロック信号が、バス・アク セスを付与されたバス・ユーザによって第３のクロック・バス上に提供される。 このデータ・クロックは、システム・クロックよりも高速であり、フレームの連 続するデータ伝送部分の間に付与されたバス・ユーザによって駆動（ドライブ） される。付加的なデータ・クロックの使用は、クロック及びデータ信号が同じソ ースから発生され従ってスキューが効果的に除去されるので、高速のアプリケー ションにおいて特に有用である。バス・マスタと付与されたバス・ユーザとによ って提供されるデータ・バス上の信号の間で生じ得るコンフリクトを回避するた めに、付与されたバス・ユーザによって駆動される付加的なデータ・クロック信 号は、クロック速度が増加されている（システム・クロックに比較して）。これ により、データ伝送は、バス・マスタがその制御情報をデータ・バス上に送る前 に完了することが保証される。 本発明の更なる目的や効果は、添付の図面と共に以下の詳細な説明を参照する ことにより、当業者には明らかになるだろう。 図面の簡単な説明 図１は、本発明によるバス構造の第１の実施例の概略図である。 図２は、本発明によるバス構造の第２の実施例の概略図である。 図３は、本発明による代表的なバス・フレームを示す表である。 図４は、本発明の別の実施例の３つのクロック信号を示すタイミング・ダイア グラムである。 図５は、本発明の第３の実施例を示す図１に類似した図である。 図６は、本発明によるバス拡張の構造の概略図である。 図７は、本発明の第３の実施例による代表的なバス・フレームを示す図３に類 似した表である。 図８は、バス・アクセス・プライオリティ符号化のためのフォーマットを示す 表である。 図９は、本発明の第３の実施例の４つのクロック信号を示すタイミング・ダイ アグラムである。 図１０は、バックプレーン・クロック実現を示す図５に類似した図である。 図１１ａ〜図１１ｇは、本発明の第３の実施例による種々のアドレス構造を示 す表である。 好適実施例の詳細な説明 図１を参照すると、本発明のバス構造の第１の実施例は、すべてが双方向デー タ・バス１８に結合されたバス・マスタ１０と複数のバス・ユーザ１２、１４、 １６と、システム・クロック・バス２０と、フレーム・クロック・バス２２とを 含む。３つだけのバス・ユーザ１２、１４、１６が示されているが、図１の破線 によって暗示されているように、バス１８、２０、２２には、多くのバス・ユー ザを結合し得ることは理解できよう。上述のように、データ・バス１８は、双方 向性であり、バス・ユーザ１２、１４、１６とバス・マスタ１０との中の任意の ものがデータ・バス１８に対してまたそこからのデータ伝送が可能である。クロ ック・バス２０、２２は、バス・マスタ１０によって駆動（ドライブ）され、す べてのバス・ユーザ１２、１４、１６によって、「読み取られるだけ」である。 データ・バス１８は、好ましくは３２ビット幅であり、システム・クロック２０ の１サイクルの間に、２つの１６ビット・ワード（４バイト）の伝送を許容する 。 高速のアプリケーションに対して好適である本発明の第２の実施例に従えば、 バス構造は、図２に示されるように、データ・クロック・バス２４を含む。デー タ・クロック・バス２４は、データ・バスへのアクセスを付与されたバス・ユー ザ１２、１４、１６によって駆動され、残りのバス・ユーザ１２、１４、１６の すべてによって読み取られる。後に更に詳細に説明するように、付加的なデータ ・クロック・バス２４は、付与されたユーザによりバス上に駆動されるデータと それに対応するクロック信号との間の遅延時間の変動を削減するために、システ ム・クロック・バス２０よりも高い周波数で駆動される。 本発明によれば、バス・ユーザ１２、１４、１６の間の、又は、バス・ユーザ とバス・マスタ１０との間のデータ伝送の構造は、バス・フレームを介して達成 される。本発明の好適実施例では、フレームは、１６サイクルのシステム・クロ ック２０から構成される。フレームの第１のサイクルは、システム・フレーム・ バス２２上のアクティブな信号によって指定される。本発明による代表的なフレ ームは、図３に示されている。 図３を参照する前に、バスのデータ伝送フォーマットは、ＢＩＳＤＮ（広帯域 サービス総合デジタル通信網）において用いられるＡＴＭ（非同期転送モード） セルの内容の伝送に適応するように設計されていることを理解すべきである。複 数のバス・ユーザによって駆動される第１のサイクルは、「要求」（ｒｅｑｕｅ ｓｔ）フィールドを含む。１つのバス・ユーザによって駆動される第２のサイク ルは、ＡＴＭセルへのオプショナルなプレフィクス（ｐｒｅｆｉｘ）を運び、こ れは、あるＡＴＭスイッチにおいて用いられる内部セル・ルーティング・プレフ ィクスとしてなど、システムに特定の目的に用いられ得る。そのバス・ユーザに よって駆動される第３のサイクルは、ＡＴＭセルの最初の４バイトを運び、セル ＶＰＩ（仮想パス・インジケータ）及びＶＣＩ（仮想回路インジケータ）ナンバ リング・フィールドと、ＰＴＩ（ペイロード・タイプ・インジケータ）及びＣＬ Ｐ（セル・ロス・プライオリティ）フィールドとを含む。次の１２のサイクルは 、これもまたそのバス・ユーザによって駆動されるが、４８バイトのＡＴＭセル ・ペイロードを運ぶ。バス・フレームの最後のサイクルは、バス・マスタによっ て駆動され、次の（継続する）バス・フレームの間にどのユーザがバス・アクセ スを付与されるかに関する情報を含む。 特に、図３に示されているように、フレームの第１のクロック・サイクル（０ ）の間には、バス・ユーザは、次に続くフレームへのアクセスの要求を送信する 。要求は、クロック・サイクル（０）の間にデータ・バスの１つのラインへのア クセスを有するそれぞれのユーザによって送信され、ユーザが要求を発している 場合にはフラグが挙げられる（すなわち、データ・バス上に１が置かれる）。例 えばデータ・バス上の３２のバス・ユーザのそれぞれからの一意的な要求信号の 組合せの結果として、どのバス・ユーザが要求をしているのかを指示するダブル ・ワードが生じる。たとえば、３２のバス・ユーザがありすべてが要求をしてい る場合には、このダブル・ワードは、すべて１を含む。もちろん、ユーザの中の どれかだけが要求している又はどれも要求していないという場合には、ダブル・ ワードは異なる形態となる。３２よりも多くのバス・ユーザがありデータ・バス が３２ビット幅である場合には、データ・バスへのユーザの適切なアクセスを保 証するために異なる方式を用いることができる。１つだけのラインへのアクセス を有する代わりに、要求サイクルの間にそれぞれのユーザがすべてのラインにア ク セスすることもできるが、関心対象の特定のラインを除くすべてのラインはゼロ に設定されることを認識すべきである。典型的なバス実現では論理ゼロに対して 高い電圧状態に引かれるオープン・トランジスタ・インターフェースを用いるの で、ユーザの割り当てられたラインに１を書き込むことにより、論理１がそのラ インに対して低い電圧レベルとしてアサートされることになる。 図３のバス・フレーム・フォーマットに戻ると、フレームの第２のクロック・ サイクル（１）は、上述のように、内部セル・ルーティング・フィールドに対し て、オプションで提供される。フレームの第３のクロック・サイクル（２）は、 上述のＢＩＳＤＮ標準によって定義されるようにＡＴＭセル・ヘッダの情報フィ ールドを含む。部分的にＢＩＳＤＮ標準に基づいて、ＡＴＭセル・ヘッダは、８ ビットの仮想パス・インジケータＶＰＩと１６ビットの仮想チャンネル・インジ ケータＶＣＩと３ビットのペイロード・タイプ・インジケータと１ビットのイン ジケータＣＬＰ（セル・ロス・プライオリティ）とを有する４ビットのフロー制 御フィールドＡＢＣＤか、又は、１２ビットのＶＰＩと１６ビットのＶＣＩと３ ビットのＰＴＩと１ビットのＣＬＰか、のどちらかを含む。 バス・フレームの第４のクロック・サイクル（３）から第１５のクロック・サ イクル（１４）は、ＡＴＭセル「ペイロード」を含む。それぞれのクロック・サ イクルが、有効に４バイトであるダブル・ワード（３２ビット）のデータ・バス 上への配置を許容するので、１２のクロック・サイクルによって、４８バイトの データが、先に付与を受けたバス・ユーザによるバス上に配置されることが可能 になる。 フレームの最後のクロック・サイクル（１５）は、どのバス・ユーザが次に続 くフレームへのアクセスを有するのかを識別するバス・マスタからの情報を含む 。３２のバス・ユーザのシステムでは、フレームへの次のアクセスを有するバス ・ユーザは、５ビットの付与番号（Ｇｒａｎｔ Ｎｕｍ）によって識別される。 付与番号の妥当性は、付与イネーブル・ビット（ＧＥＮ）によって確立される。 ３２よりも多くのバス・ユーザがあるシステムでは、付加的なシステム制御ビッ トが、上述の要求フィールドに関するページ又はグループ数を識別するのに用い られる。 上述のように、異なる要求方式を用いることができる。例えば、複数の要求は 、３２よりも多くのバス・ユーザに適応するようにページングされ（ｐａｇｅｄ ）得る。ページングされた要求においては、バス・マスタは、それぞれのシーケ ンシャルなフレームの最後のサイクルの間に、あるページをイネーブルし、イネ ーブルされたページに割り当てられたバス・ユーザは、次に続くフレームの最初 のサイクルの間に要求をする。次のページは、次のフレームの間にイネーブルさ れ、すべてのページがイネーブルされてしまうまでこれが続き、この手順が反復 される。更に、要求フィールドは、ページングされた要求と直接の要求との両方 を含むようにセグメントに分割されることにより、プライオリティを有するバス ・ユーザは、ページングされるのを待つ必要がなくなる。また、要求フィールド の直接の要求セグメントは、ページ要求と関連させることができ、それによって 、特定のページに割り当てられたバス・ユーザは、それらのページが任意の順序 で（ｏｕｔ ｏｆ ｔｕｒｎ）イネーブルされることを要求できる。当業者であ れば、ここまでの開示によって、多くの異なる要求フィールドを本発明の目的に 適合するように設計し、それぞれバス・ユーザが望むようにバスへのアクセスを 独立に要求するようにできることを理解するであろう。 上述のように、本発明の好適なバス・フレームは、フレームがシステム・フレ ーム・クロック・バス上のアクティブ信号によって開始する１６サイクルのシス テム・クロック（内部ルーティング・フィールドが用いられなければ１５）にお いて完了する。図４は、システム・クロック・バス・サイクルと比較したシステ ム・セル・フレーム・クロック・バス・サイクルを図解するタイミング・ダイア グラムを示す。図４はまた、図２との関係で上述した本発明の別の実施例による システム・クロック・バスよりも高い周波数を有するデータ・クロック・バスの サイクルを示す。図４に示されているように、データ・クロック・バス・サイク ルは、フレームの第４のサイクル（３）の後に開始し、１２サイクルの間、シス テム・クロックよりも高速で続くことによって、システム・クロックの第１５の サイクル（１４）が終了する前に終了する。実際、付与されたユーザによって駆 動されるデータ・クロック・バスは、好ましくは、システム・クロックを含めて クロック・サイクル４と１３との間に１２のサイクルを含む。以上のフレームに 関する説明から理解されるように、付与されたバス・ユーザが４８バイトをデー タ・バス上に伝送するのは、この付与されたユーザによって駆動されたデータ・ クロック・バスの１２サイクルの間である。データ・クロックを用いてこの４８ バイトの伝送を駆動することにより、データ・バス上のデータとそのクロック信 号との間の相対的な変動が減少する。換言すれば、クロック／データ・スキュー が最小に維持される。ユーザによって駆動されるデータ・クロック・バスのデー タ速度を増加させることによって、付与されたユーザによって提供されるＡＴＭ セル・データとバス・マスタによってデータ・バス上に置かれる制御データとの 間のデータ衝突の可能性は、完全に除去される。 当業者であれば理解するように、フレームの最初のサイクルとフレームの最後 のサイクルとの間の時間に、バス・マスタは、次のフレームへのアクセスがどの バス・ユーザに付与されるのかを決定しなければならない。上述のように、すべ てのバス・ユーザが同時にアクセスを要求することも有り得る。本発明によれば 、フレームの最初のサイクルの間にバス・ユーザによってなされた要求はバス・ マスタによってラッチされることにより、バス・ユーザは、付与されたアクセス を待つ間に要求を反復する必要はなくなる。更に、バス・ユーザは、送らなけれ ばならないデータで満たされているセルの数に対応して、別個の要求を登録でき る。このように、それぞれのバス・ユーザから登録された要求の数は、どのくら い多くのデータをそのバス・ユーザが送らなければならないのかをバス・マスタ に示すのに用いられ得る。 バス・マスタによるバス・フレームへのアクセス付与の決定は、アービトレー ション・アルゴリズムに従ってなされる。多数のアービトレーション・アルゴリ ズムの中の任意のものを用いることができるが、望むのであれば、バス・ユーザ が送らなければならないデータの量や、特定のバス・ユーザに与えられるプライ オリティや、バス・ユーザによって要求されるアクセスの周波数なども考慮され る。更に、時間の経過に亘って要求フィールドの内容を記憶することにより、バ ス・マスタに付随するプロセッサが、バス上の最近のトラフィック・パターンに 基づいて、アクセス付与に関する合理的な決定をすることができる。当業者であ れば理解するように、バス・ユーザは、次のバス・フレームへのバス・ユーザの アクセスに関するバス・マスタの選択をどのようなアルゴリズムが駆動している のかについては、決して知る必要がない。本発明によるバス・ユーザによるシー ケンシャルな要求とバス・マスタによる付与とによって、アービトレーション・ アルゴリズムが変更される度に、バス・ユーザを再構成する必要性が除かれてい る。上述のバス・アービトレーション能力を有する中央バス・マスタの使用によ って、バス・ユーザのどれにも知らせる必要なしに、単一の位置からのバス・シ ステムの動作特性の急速な変更がイネーブルされる。 用いられ得るバスアービトレーション・アルゴリズムの例には、ラウンド・ロ ビン・プロトコル、修正されたラウンド・ロビン・プロトコル、サーキュラ・プ ライオリティ・プロトコル、ソース・レート制御プロトコルなどが含まれる。ラ ウンド・ロビン・プロトコルでは、バス・ユーザは、シーケンシャルなプライオ リティ番号を割り当てられ、そのプライオリティ番号の順序で要求が付与される 。例えば、バス・ユーザ１、３、５、９が第１のフレームの間にアクセスを要求 し、バス・ユーザ２、４、６が第２のフレームの間にアクセスを要求する場合に は、これらは、1、２、３、４、５、６、９の順序でアクセスを付与される。第 ３のフレームの間に、バス・ユーザ８がアクセスを要求する場合には、バス・ユ ーザ９の方が先にアクセスを要求していたにもかかわらず、バス・ユーザ８はバ ス・ユーザ９よりも前にアクセスを付与される。アクセスを付与された後には、 ユーザは、アクセス・リストの最後に配置される。修正されたラウンド・ロビン ・プロトコルにおいては、誰が最初に要求したかに基づいてプライオリティの順 序を加えることを除いては、同じ手順に従う。上の例では、アクセスは、１、３ 、５、９、２、４、６の順序でアクセスが付与される。第３のフレームの間に、 バス・ユーザ８がアクセスを要求する場合には、バス・ユーザ８は、バス・ユー ザ６の後にアクセスを付与される。再び、アクセスを付与された後には、ユーザ は、アクセス・リストの最後に配置される。ラウンド・ロビン・プロトコルは、 所定のシーケンシャルなプライオリティに従ってバス・ユーザへのアクセスを付 与する「サーキュラ・プライオリティ・コーダ」を用いて実現し得る。バス・ユ ーザは、アクセスを付与された後には、最も低いプライオリティを与えられ、残 りのすべてのバス・ユーザのプライオリティがシーケンシャルに１ステップだけ 上がる。 バス・マスタだけが各バス・ユーザのアクセスを制御するので、アクセスのプラ イオリティを決定するのには、任意のプロトコルを用いることができる。上述し たように、バス・マスタは、バス・モニタ・デバイスと協議して、ソース・レー ト・プロトコルを実行できる。その場合には、アクセスのプライオリティは、各 バス・ユーザによってなされた要求の数に従って決定される。例えば、頻繁に要 求したバス・ユーザには、高いプライオリティが割り当てられ、要求が頻繁でな かったバス・ユーザには、低いプライオリティが割り当てられる。バスの活動が モニタされるにつれて、プライオリティの割り当ては変更し得る。 次に図５を参照すると、本発明の第３の実施例は、タイミング・マスタ及びバ ス・アービタ１００と、双方向データ・バス１１８に結合された複数のユーザ１ １２、１１４、１１６と、クロック・バス１２０と、フレーム・バス１２２とを 含む。ユーザ１１２、１１４、１１６は、また、双方向肯定応答（ＡＣＫ）バス １２６と、双方向輻輳（ｃｏｎｇｅｓｔｉｏｎ＝ＣＯＮＪ）バス１２８とに結合 されている。ＡＴＭセルは、任意のユーザから任意の別のユーザに、又は任意の 数の他のユーザに（マルチキャスト）伝送され得る。１つのユーザが１度にバス に対して１つのセルを送り、これが、任意の１又は複数のユーザによってバスか ら読まれ得る。バス・タイミング・マスタは、システム伝送クロックとバス・フ レーミング信号とを与えるが、これらは共に、すべてのバス・アクセス動作の同 期をとるのに用いられる。バス・アクセスは、バス・アービタによって制御され る。ユーザは、バス・アービタからのバス・アクセスを要求する。バス・アービ タは、アクセス要求を受け取り、必要に応じてそれらを並び替え、付与を発行す る。付与が発行される際には、１つのユーザが１つのセルをバスに送る。すべて の付与は、バス上の１つのセル時間に対するものだけである。ユーザは、バス・ アービタによってアクセスを付与される際には、現在のバス・サイクルの付与フ ェーズの間に、ＡＣＫラインをアサート（代入）することによって、受諾を指示 する。輻輳などのアドレス指定された端子における局所的な条件によって、ＡＣ Ｋが発生されないこともある。送り側のバス・ユーザは、セルが送られたのと同 じフレームの付与フェーズの間に、ＣＯＮＪライン上のアサートされたＣＯＮＪ 信号を感知することによって、宛て先において、輻輳された指示を検出すること が ある。 バスは、１つのカードの上に実現されることもあり、それにより、設計上の均 一性が保持できる。結果的に、単一カード構成の動作速度は、比較的高速である 。たとえば、８つのＳＯＮＥＴ／ＳＤＨの１５５．５２ＭＨｚラインを完全に相 互に接続するスイッチは、バス動作速度が４８ＭＨｚで単一のカード上に実現で きる。バスの最も通常の物理的な実現は、バックプレーンにおける多重プラグイ ン・カードによるものである。これは、ほとんどのターミナル・マルチプレクサ 又はアッド／ドロップ・マルチプレクサのモデルで有り得る。これらのシステム は、一般的に、単一カード構成において得られる速度よりも低速で動作するが、 これは、設計の中に、変動する負荷とバックプレーンとの影響が生じるからであ る。ＳＯＮＥＴ／ＳＤＨの１５５．５２及び６２２．０４ＭＨｚのアッド／ドロ ップ・マルチプレクサ又はリング構造のアッド／ドロップ・マルチプレクサが、 ３０ＭＨｚ又はそれより低い周波数で動作するバス構成によって実現し得る。 本発明によるバスの主な応用例の１つは、１５５．５２又は６２２．０４ＭＨ ｚラインまでの低速ユーザからのトラフィックを、ＡＴＭスイッチング・システ ムに戻す接続のために集中させる場合である。特に、Ｔｌ及びＥｌの応用に対し ては、マルチプレクサに接続され得るラインの数は、１つのバックプレーンに対 して便利である場合を超え得る。従って、本発明は、図６に示されているような バス拡張を提供する。示されているように、１本のバス１０１が、メイン・バス ・セグメントとして用いられている。他のバス２０１、３０１は、指定された拡 張セグメントである。各セグメントの動作は、論理的には、他のセグメントとは 独立である。すなわち、各セグメントは、それ自身のシステム・クロック源と、 それ自身のバス・アービタとを有する。バス・ユーザは、任意のバス・セグメン トに接着できる。拡張バスからメイン・バスへの接続は、相互に背面で接続され た２つのバス・ユーザを介してであり、その一方はメイン・バスに接続されてお り、また、メイン・バス１０１と拡張バス２０１との間の接続は、バス・ユーザ １１１、２１１を介している。同様に、メイン・バス１０１と拡張バス３０１と の間の接続は、バス・ユーザ１１５、３１５を介する。２重アクセスのメカニズ ムは、拡張バスをメイン・バスに論理的に接続することに含まれる。拡張上のユ ーザは、 最初に、要求し、次に、それが接続されている拡張へのアクセスを与えられる。 メイン・バスへの接続として機能しているユーザは、その拡張バスに接続されて いないユーザに向けられたすべてのセルを受け取り、それらを、メイン・バス上 のその接続されたユーザにリレーする。このメイン・バス・ユーザは、次に、拡 張バスからのセルをリレーするために、メイン・バスへのアクセスを要求する。 複数の異なるルーティングの可能性が、本発明のバス構造によって支持されて いる。ルーティングの可能性とそれを支持するセル・アドレス・モードのいくつ かを次に挙げる。 アドレス・モード ルーティング 単一アドレス、データ 任意のバス・セグメント上の任意のユーザ から任意のセグメント上の任意のユーザへ 単一アドレス、制御 任意のバス・セグメント上の任意のバス・ ユーザのコントローラから任意のセグメン ト上の任意のバス・ユーザのコントローラ へ 単一アドレス、ループバック 任意のバス・セグメント上の任意のバス・ ユーザのコントローラから、任意の特定さ れたバス・ユーザを介して、任意のセグメ ント上の当初のバス・ユーザに戻る 多重アドレス、データ 任意のバス・セグメント上の任意のバス・ ユーザから任意のバス・セグメント上の任 意の組のバス・ユーザへ 多重アドレス、制御 任意のバス・セグメント上の任意のバス・ ユーザのコントローラから任意のバス・セ グメント上の任意の組のバス・ユーザのコ ントローラへ ブロードキャスト、データ 任意のバス・セグメント上の任意のバス・ ユーザからすべてのバス・セグメント上の すべてのユーザへ ブロードキャスト、制御 任意のバス・セグメント上の任意のバス・ ユーザのコントローラからすべてのセグメ ント上のすべてのユーザのコントローラへ これらの可能性により、ユーザ・データとバス制御情報とを含むセル通信が可能 になる。特定のアドレス指定モードを、以下で詳細に説明する。 任意のバス・システムの実現において、システム全体の動作に対して責任を有 する少なくとも１つのシステム制御プロセッサが想定される。更に、ユーザごと に備えられる個別のモジュール・プロセッサもおそらく存在する。よって、一般 的に、システム・プロセッサとモジュール・プロセッサとの間における、何らか の形式のシステム内部的な通信に対する必要が存在する。バス実現は、このシス テム内部通信のための別個のプロセッサ間のバスを用いるか、又は、望むのであ れば、バス自体を用いる。データ・タイプの上述のセル・ルーティング・タイプ は、これらのシステム通信及び制御目的のものである。 バスに提示されるすべてのセルのフォーマットは、図３を参照して既に説明し たような予め定義されたフレームに従う。図５及び図６に示されているような本 発明の実施例では、しかし、図７に示されたもののような修正されたセル・フォ ーマットが望まれる。 図７に示されているように、バスに与えられるすべてのセルのフォーマットは 、１６サイクル構造である。１つの３２ビット・ワードが、システム伝送クロッ ク の各サイクルと共に伝送される。セルバス（ＣｅｌｌＢｕｓ）・サイクルには３ つのフェーズがある。すなわち、要求、セル・ボディ（ＣｅｌｌＢｏｄｙ）、及 び付与である。要求バス・サイクルの間には、バス・ユーザは、バスへのアクセ スを要求できる。アクセス要求は、ユーザが、１又は２の割り当てられたビット をバス上にアサートする際になされる。それぞれのバス・ユーザには、３２ビッ トのバス・ワードにおける１又は２の判然としたビット位置が割り当てられる。 Ｍ個のユーザには、バス上で２ビットが割り当てられる。残りの（３２−２Ｍ） 個の位置には、１ビット位置がそれぞれ割り当てられる。バス・アクセスは、バ ス・ユーザのアクセス要求プライオリティに基づいて、バス・アービタによって 制御される。高いプライオリティの要求には、それよりも低いプライオリティの 要求よりも前に、バス・アクセスが与えられる。バス・ユーザは、２つのカテゴ リに分けられる。すなわち、動的に可変のバス・アクセス・プライオリティを有 するものと、固定されたバス・アクセス・プライオリティを有するものと、であ る。動的に可変のバス・アクセス・プライオリティを有するものには、３２ビッ ト・フィールドにおいて、Ｎｂ及びＮａの２ビットの位置が割り当てられる。１ ６までのバス・ユーザには、２つの要求ビットが割り当てられる。これらのユー ザは、０から（Ｍ−１）までの番号が付けられる。ユーザＮに対してＮａとＮｂ との２つの要求ビットを割り当てることにより、そのユーザは、図７において定 義されているように、３つの異なるレベルの物理的なアクセス・プライオリティ において、バス・アクセスを要求することが可能になる。 バス・ユーザへのバス・アクセス・プライオリティの割り当ては、システム設 計の必要性に依存して、２つの方法で行うことができる。最も単純な方法は、シ ステム設計によってプライオリティ割り当てを固定することである。たとえば、 低いほうの１４のターミナルには可変のプライオリティを割り当てて、他方で、 残りの４つには、固定されたプライオリティを割り当てることができる。固定さ れたプライオリティのユーザは、通常は、低いプライオリティにおいて設定され るが、システム設計がそれを変更することができる。固定された割り当ての利点 は、バス構造に対するシステム構成のフェーズがないことであり、よって、シス テムの故障又は再ロードの際に回復の手順がない。可変アクセス・プライオリテ ィ のターミナルには、ゼロから上の連続した数が割り当てられ、固定されたアクセ ス・プライオリティのターミナルには、３１より下の数が割り当てられる。よっ て、システム・コントローラがターミナルに問い合わせ、動的なプライオリティ と固定されたプライオリティのユーザの間の分割を決定することができる。番号 ０から３１までのそれぞれに制御メッセージを送り応答を要求することにより、 １６だけが答える場合には、すべてが可変プライオリティである。すべての３２ が答える場合には、それらはすべて固定されたプライオリティである。どのよう な分割でも、それによってそれぞれのクラスにおけるユーザの数を決定すること はアルゴリズム的に可能な応答を生じる。 図７に示されるように、それぞれのバス・フレームの以下の１４のバス・サイ クルの間に、バスは、このバスにセルを送る許可を受け取ったユーザ・ターミナ ルによって駆動される。すべてのセルのフォーマットは、同一である。セルボデ ィの最初の３２ビット・ワードは、バス・ルーティング情報と、エラー検出情報 とを含む。次の１３のバス・サイクルは、ＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）を除いた、バスに送られる５２バイトのセルを含む。ＨＥＣは、内 部的には運ばれない。 最初の３２ビット・ワードのセルボディは、その上側の２バイトが、バス・ル ーティング情報を含み、また、この情報に対するエラー保護を伴う。以下で詳細 に説明するように、このユーザは、セルをルーティングし、又は、ブロードキャ スト又はマルチキャスト・セルとして識別する。 バス・ルーティング情報フィールドは、１２ビット幅である。バス上での正し いルーティングを保証するために、ルーティング・フィールドの４つのＬＳＢ（ 最下位ビット）は、上側の１２の上のハミング・コードを含む。 バスがより大きなスイッチに対する「フロント・エンド」であるアプリケーシ ョン、すなわち、スイッチ自体がルーティング・ヘッダを必要とするアプリケー ションを支持するために、２バイトの外部ルーティング・ヘッダ拡張フィールド が含まれる。これらの２バイトは、その使用がオプショナルである。用いない場 合には、このフィールドは、すべてゼロである。 次の１３のバス・サイクル（２から１４）の間には、１つのセルのヘッダとペ イロードとが、アクセスを与えられたユーザによってバスに送られる。ヘッダ（ ＧＦＣ、ＶＰＩ、ＶＣＩ、ＰＴＩ、ＣＬＰ）の４バイトは、１つのサイクルの中 に整列される。それぞれのそれに続くサイクル（３から１４）は、４つのセル・ ペイロード・バイトを含む。セル・ペイロード・バイトのバイト整列は、ヘッダ ・バイトの場合と同じである。すなわち、ヘッダの先頭のビット（ＧＦＣ）は、 ３２ビットのバス・ワードの最上位エンドにあり、セル・ペイロードの先頭のバ イト（バイト０）は、最上位バイト位置にある。すなわち、このフォーマットは 、ビッグ・エンディアン（Ｂｉｇ Ｅｎｄｉａｎ）である。 付与サイクル（１５）の間は、バスは、別れた駆動（スプリット・ドライブ） を有する。セルＢＩＰ−８（ビット・インターリーブド・パリティ、以下で説明 する）は、付与されたバス・ユーザによって、伝送の最後のバイトとして駆動さ れる。低い側の７ビットは、バス・アービタによって駆動される。バス・アービ タは、１つのターミナルに１つの付与を発行し、１つのセルをそれぞれの付与サ イクルの間にバスに送る。内部的なバス・エラーを検出するために、ビット・イ ンターリーブド・パリティ（ＢＩＰ）が、最初の外部ルーティング・ヘッダ・バ イトから、最後のデータ・バイトを介して、データ・フィールドに亘って計算さ れる。このチェックサムが、付与されたバス・ユーザによって発生され、受け取 り側のバス・ユーザによってチェックされる。エラーの際には、セルは廃棄され る。付与ワードの５つのＬＳＢは、バス・アービタが付与を発行しているユーザ の数であるバイナリ符号化された数（０〜３１）を含む。ＭＳＢは、ビット位置 ４にあり、ＬＳＢは、ビット位置０にある。付与イネーブル・ビットは、付与が ユーザに発行されるときは常に１に設定される。５ビットの付与フィールドに亘 って計算され付与イネーブル・フィールドを加えた奇パリティ・チェックは、ビ ット６に置かれる。これは、バス・エラーに対する保護のためである。付与フィ ールドの残りは、用いられていないが、一般的なシステム制御目的や、セルボデ ィへの他のデータ拡張のために用いられ得る。 図９は、クロック・エッジに対するバス上の動作のシーケンスを図解するノミ ナルなタイミング・ダイアグラムを示す。伝送は、クロック・エッジ当たり１つ の３２ビット・ワードを有するバス伝送クロック（ＢＴＣ）のエッジに基づく。 バス・フレーム時間は、ＢＴＣの１６サイクルに１度生じるフレーム・パルス（ ＢＦ）によって定義される。データは、ＢＴＣの１つのクロック・エッジ上でバ スに向けて駆動され、ＢＴＣの次に続く同じエッジ上でバスから受け取られる。 バス・ルーティング・アドレスは、そのエラー検出フィールドと共に、セルボデ ィの第１のサイクルにおいてバス上に配置される。アドレス指定されたユーザが そのアドレスを含むルーティング・フィールドを見る場合には、そして、指示さ れるエラーがない場合には、それは、現在のバス・サイクルの付与フェーズの間 に、ＡＣＫラインをアサートすることによって、セル受け取りを指示する。第２ のオプショナルな条件インジケータ・ビットであるＣＯＮＪは、宛て先における 輻輳指示の送り側ユーザに戻る通信を可能にするために含まれる。ＣＯＮＪ信号 のタイミングは、セルが送られるのと同じフレームの付与フェーズの間は、ＡＣ Ｋ信号のものと同一である。アクティブなＣＯＮＪは、輻輳の指示である。アク ティブでないＣＯＮＪは、指示ではない。どの条件が輻輳を定義するかの定義と アクティブなＣＯＮＪ指示の結果的な動作とは、特定されていない。しかし、好 ましくは、ＣＯＮＪ信号は、バス・ユーザがそれ以上のデータを受け取ることが できなくなるより前に送られる。 バックプレーン実現のためには、特別のクロックの扱いが、バックプレーンの 遅延効果を含むデータ伝送を許容するように定義される。バス伝送クロックのソ ースは、図１０に示されるようなバスの一端に物理的に接続される。２つのバス 伝送クロック・トレースが、バックプレーンに含まれる。これら２つは、ＢＴＣ が接続されているのとは反対側のバックプレーン端部において接続される。この 構成を用いることによって、ＢＴＣパルスが、１つのクロック・ラインの一端で 開始し、そのトレースを横断して伝播し、そのトレースの端部で反転し、次に元 のソースの方向へ伝播して戻る。この構造では、クロック・パルスの伝播に関連 する明らかで予測可能な遅延が存在する。第１のラインである直接にＢＴＣソー スに接続されたものは、データがバスから読み取られる時間として、すべてのバ ス・ユーザによって用いられる。第２のラインである、戻る方向のものは、デー タがバスの上に書き込まれる時間として、すべてのバス・ユーザによって用いら れる。 上述のように、バス・アドレス指定は、制御及び診断目的だけでなく、データ ・セル相互接続のための多数の異なるモードを支持する。異なるアドレス構造が 、図１１ａから図１１ｇに示されている。図１１ａは、１つのユーザから別のユ ーザへのセルの通常の伝送のために用いられるアドレス構造を示しており、上で 、「単一アドレス、データ」と称されたものである。バス・ユーザ・アドレス（ Ａ０からＡ４）は、５ビットのフィールドであり、ユーザをメイン・バス上又は 拡張バス上で識別する。Ａ０が、ＬＳＢである。３ビットのフィールド（Ｒ０か らＲ２）は、単一のＰＨＹ（ＡＴＭ ＢＩＳＤＮプロトコル基準モデルの物理層 ）の場合におけるセル・ルーティングか、又は、マルチＰＨＹ構成の場合におけ るＰＨＹデバイス選択かのどちらかを可能にするために、含まれている。Ｒ０が ＬＳＢである。ビットＭが論理１に設定される場合には、マルチＰＨＹ構成が選 択される。この場合には、Ｒフィールドが用いられ、８つのＰＨＹ層のデバイス の中の１つをアドレス指定する。ビットＭが論理０に設定される場合には、単− ＰＨＹ構成が選択され、Ｒフィールドが用いられて、どのアウトレット・キュー の中にセルがルーティングされるかを選択する。２ビットのフィールド（Ｘ０か らＸ１）がユーザに対するバス拡張番号を選択するのに用いられる。Ｘ０がＬＳ Ｂである。すべてのアドレス構造のすべての割り当てられていないビットは、ソ ース・ポイントにおいてゼロに設定され、すべての宛て先ポイントにおいて無視 される。サブフィールドＲ、Ｘ、Ｍ、Ａは、すべて、「単一アドレス、データ」 のアドレス構造においては、必須である。 制御セルを１つのバス・ユーザから別のバス・ユーザに送るのに用いられるア ドレス構造は、上では、「単一アドレス、制御」と称され、図１１ｂに示されて いる。この構造においては、サブフィールドＸ、Ａが必須である。 「単一アドレス、ループバック」に対する構造は、図１１ｃに示されている。 これは、特定された位置へのループバック・セルに先にセットアップされたバス ・ユーザに到着するセルのためのアドレス指定を表す。この構造では、フィール ドＸ、Ａが必須である。 図１１ｄは、すべてのユーザによって受け取られるべきセルを区別するために 用いられる構造である、「ブロードキャスト、データ」を示している。この構造 では、セル・タイプ・コーディングを超えては、必須のフィールドは存在しない 。 「ブロードキャスト、制御」のアドレス構造が、図１１ｅに示されている。こ のアドレス構造は、すべてのユーザのコントローラによって受け取られるべきセ ルを区別するのに用いられる。セル・タイプ・コーディングを超えては、必須の フィールドは存在しない。 図１１ｆ及び図１１ｇに示されている「マルチキャスト・アドレス、データ」 と「マルチキャスト・アドレス、制御」に対しては、９ビットのフィールド（Ｍ ０からＭ８）が用いられて、異なるマルチキャスト・セッションに関連するセル を区別する。Ｍ０がＬＳＢであり、このアドレス構造では、Ｍフィールドが必須 である。 本発明によるバス上での動作のシーケンスは、固定されている。要求サイクル が、バス伝送フレームにおける最初である。要求サイクルの間は、メイン又は拡 張バス上の任意の又はすべてのバス・ユーザは、バス・アクセスの要求をなし得 る。バス・アクセスの要求は、送るべきセルを有するバス・ユーザによってなさ れ、要求バス・サイクルの間に、その割り当てられた１又は複数の要求ビットを アサートするユーザによってなされる。用いられる電気技術は、すべて、「オー プン・ドレイン」型の技術であって、要求ビット手段をアサートすることにより 、ユーザは、要求サイクルの間に、その１又は複数のビットを「プルダウン」す る。固定されたアクセス・プライオリティ、従って、１ビットの要求フィールド 割り当てだけを有するバス・ユーザは、セルが送られる準備ができているならば 、割り当てられたビットをアサートする。２つの要求ビットを割り当てられた、 従って、可変プライオリティを有するバス・ユーザは、要求サイクルの間に１又 は２ビットのどちらかをアサートし、プライオリティのレベルは、動作条件に依 存する。 可変プライオリティとして定義されたバス・ユーザは、依然として、プライオ リティの１つのレベルにおいて、すべての要求を行う。２つの例は、高トラフィ ック・ユーザと低トラフィック・ユーザとである。高トラフィック・ユーザは、 すべての要求を高いプライオリティで行い、インレット待ち行列を避けるが、他 方で、低トラフィック・ユーザは、すべての要求を低いプライオリティで行うが 、 これは、それが、サービスに関していくぶん待つ余裕があるからである。また、 ユーザは、それ自身の内部条件の瞬間的な測定に基づいて、そのアクセス・プラ イオリティを変更することを動的に決定できる。例えば、プライオリティのレベ ルは、そのインレット待ち行列の深さが何らかの限度を超える場合には、ユーザ が増加させ得る。バスは、バス・アービタがどちらのバス・ユーザが固定された プライオリティを有し、そのプライオリティが何であり、どちらのバス・ユーザ が動的なプライオリティを有しているかを知っている場合に限り、両方のメカニ ズムが共存することを許容する。 フレームのセルボディ・フェーズの１４サイクルの間に、現在の付与を受け取 ったユーザは、セルをバスに対して駆動する。ユーザは、図７に定義されている 順序で１４サイクルをすべて駆動し、すべてのフィールドを完了させる。フレー ムの最後のサイクルは付与サイクルであり、その間に、バス・アービタは、１つ のセルに対し１つの特定のユーザとして、バスへのアクセスを与える。バス・ア ービタが付与サイクルの間に与えるバス・アクセス付与は、直後のセルボディの ためのものである。すなわち、付与サイクルに続く第２のクロック・サイクルに おいて開始するセルボディである。付与サイクルに続く直後のサイクルは、次の 要求サイクルであり、次の１つであり、次に続くセルボディの最初である。 以上で、非同期データ伝送及びソース・トラフィック制御システムのいくつか の実施例を説明し図解してきた。本発明の特定の実施例を説明してきたが、本発 明がそれに限定されることを意図するものではない。その理由は、本発明は、こ の技術が許容するのと同様の範囲を有することが意図されており、また、この明 細書もそのようなに読み得ることが意図されているからである。よって、３２ビ ットのバス程度にフレーム幅が開示されているが、ほかのフレーム構成を用いる こともできることが理解されよう。同様に、フレームのサイクルの好適な数は１ ６であるが、１５のサイクル・フレームも、本発明の概念から離れることなく、 用いることができる。また、３つの特定のクロック・バスが示されているが、ほ かのタイプのクロック・バスを用いて同じ結果を得ることもできる。更に、要求 フィールドに関して特定のフォーマットが開示されているが、ほかのフォーマッ トを用いることも可能であり、本明細書に開示されているものと同じ又は同様の 機能 を達成することができる。従って、当業者であれば、次の請求の範囲に記載され ている精神と範囲から逸脱することなく、これ以外の修正を提供された発明に対 して行うことができることが、理解されよう。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＡＵ，ＣＡ，ＣＮ，ＪＰ 【要約の続き】 対して、選択されたバス・ユーザ（１１２、１１４、１ １６）へのアクセスを付与する。次のフレームに対して どのバス・ユーザ（１１２、１１４、１１６）がアクセ スを付与されるかは、バス・ユーザ（１１２、１１４、 １１６）の知らないバス・マスタにおけるアービトレー ション・アルゴリズムに従って決定される。非同期デー タ伝送及びソース・トラフィック制御システムは、特 に、ＢＩＳＤＮシステムにおいて用いられるＡＴＭセル の内容の伝送を調整する際に、応用され得る。

Claims (1)

1. 【特許請求の範囲】 １．非同期データ伝送及びソース・トラフィック制御システムであって、 ａ）双方向データ・バスと、 ｂ）第１の周波数の第１のクロック信号を有する第１のクロック・バスと、 ｃ）前記双方向データ・バスに双方向的に結合され、前記第１のクロック・バ スに結合されたバス・マスタと、 ｄ）前記双方向データ・バスに双方的に結合され、前記第１のクロック・バス に結合され、前記第１のクロック信号を受け取る複数のバス・ユーザと、を備え ており、 前記複数のバス・ユーザには、前記複数のバス・ユーザによってなされた要求 に応答して、前記バス・マスタにより、前記双方向データ・バスへの書き込みア クセスが個別に付与され、前記複数のバス・ユーザによる前記要求は、反復する バス・フレーム・フォーマットの要求フィールドの間になされ、前記書き込みア クセスは、前記反復するバス・フレーム・フォーマットの付与フィールドの間に 、前記バス・マスタにより、個別のバス・ユーザに対して付与され、 前記反復するバス・フレーム・フォーマットは、所定の数のサイクルの前記第 １のクロック信号を含み、前記所定の数のサイクルは、前記要求フィールドとデ ータ・フィールドと前記付与フィールドとを定義し、 第１のフレームの前記要求フィールドにおいてなされた前記要求の１つは、第 ２のフレームの前記データ・フィールドの間に、書き込みアクセスに対する前記 第１のフレームの前記付与フィールドにおいて付与される、非同期データ伝送及 びソース・トラフィック制御システム。 ２．請求項１記載のシステムであって、前記双方向データ・バスは、３２ビッ ト幅であるシステム。 ３．請求項１記載のシステムであって、前記第１のクロック・バスは、前記バ ス・マスタによって駆動されるシステム。 ４．請求項１記載のシステムであって、前記反復するバス・フレームは、１５ 又は１６サイクルの前記第１のクロック信号を含むシステム。 ５．請求項４記載のシステムであって、 前記要求フィールドは、前記１５又は１６のクロック・サイクルの第１のもの の間に生じ、前記付与フィールドは、前記１５又は１６のクロック・サイクルの 最後のものの間に生じる、システム。 ６．請求項１記載のシステムであって、 前記複数のバス・ユーザのそれぞれは、ページ内に一意的な識別番号を有し、 前記バス・ユーザは、その一意的な識別番号を前記双方向バスに書き込むこと により、そのページの前記要求フィールドの間に要求をする、システム。 ７．請求項６記載のシステムであって、前記一意的な識別番号のそれぞれは、 複数のバイナリ０と１つのバイナリ１とから成るシステム。 ８．請求項６記載のシステムであって、 前記複数のバス・ユーザは、グループに従って配列されており、 前記一意的な識別番号は、グループの識別番号を含む、システム。 ９．請求項８記載のシステムであって、 前記複数のバス・ユーザは、１度に１グループが要求をし、前記付与フィール ドは、どのグループが次に要求をするのかを識別するグループ識別番号を含む、 システム。 １０．請求項６記載のシステムであって、 前記付与フィールドは、前記ページの中の前記一意的な識別番号の１つに関係 する複数のビットを含み、前記一意的な識別番号の前記１つは、前記要求フィー ルドの間に前記双方向データ・バスに書き込まれた１ビットに対応する、システ ム。 １１．請求項１記載のシステムであって、前記バス・マスタは、アービトレー ション・アルゴリズムに従って要求を付与するシステム。 １２．請求項１記載のシステムであって、 所定の量のデータを前記データ・フィールドに書き込むことができ、 前記複数のバス・ユーザのそれぞれは、前記複数のバス・ユーザのそれぞれが 送らなければならないそれぞれの所定の量のデータに対して１つの要求をする、 システム。 １３．請求項１記載のシステムであって、 ｅ）第２の周波数の第２のクロック信号を有するクロック・フレーム・バスを 更に備え、前記バス・マスタと前記複数のバス・ユーザのそれぞれとは、前記第 ２のクロック・バスに結合されており、 前記第２のクロック信号の各サイクルは、前記反復するバス・フレームを含む 所定の数の第１のクロック信号の中の最初の１つを指示する、システム。 １４．請求項１３記載のシステムであって、前記第２のクロック・バスは前記 バス・マスタによって駆動されるシステム。 １５．請求項１記載のシステムであって、 ｅ）第２の周波数の第２のクロック信号を有する第２のクロック・バスを更に 備え、前記第２の周波数は前記第１の周波数よりも高く、前記複数のバス・ユー ザのそれぞれは、前記第２のクロック・バスに結合されており、 前記複数のバス・ユーザのそれぞれは、前記第２の周波数で、前記双方向デー タ・バスに書き込む、システム。 １６．請求項１５記載のシステムであって、前記第２のクロック・バスは、前 記バス・マスタによって前記データ・バスへのアクセスを付与されたバス・ユー ザにより駆動されるシステム。 １７．バス・マスタと複数のバス・ユーザとが双方向データ・バスと第１のク ロック・バスとに結合されている非同期データ伝送及びソース・トラフィック制 御の方法であって、 ａ）データ伝送のためのバス・フレーム・フォーマットを、その間にデータが 前記双方向データ・バスに書き込まれる前記第１のクロック・バスの所定の数の 第１のクロック・サイクルとして定義するステップと、 ｂ）前記バス・フレーム・フォーマットの前記所定の数の第１のクロック・サ イクルの１つを、その間に送るべきデータを有するバス・ユーザが前記双方向デ ータ・バスへのアクセスのために要求を書き込む要求フィールドとして定義する ステップと、 ｃ）前記バス・フレーム・フォーマットの前記所定の数の第１のクロック・サ イクルの別の１つを、その間に前記バス・マスタが前記双方向データ・バスへの アクセスの付与を書き込み送るべきデータを有する前記バス・ユーザの選択され た１つを識別する付与フィールドとして定義するステップと、 ｄ）前記バス・フレーム・フォーマットの複数の前記所定の数の第１のクロッ ク・サイクルを、その間に前記複数のバス・ユーザの先に選択された１つがデー タを前記双方向データ・バスに書き込むデータ・フィールドとして定義するステ ップと、を含み、 前記データ・フィールドは、前記要求フィールドに続き、前記付与フィールド に先行し、 送るべきデータを有する前記バス・ユーザの前記選択された１つは、第１のフ レームの前記付与フィールドにおいて、第２のフレームにおける前記複数のバス ・ユーザの前記先に選択された１つとして識別される、方法。 １８．請求項１７記載の方法であって、 ｅ）フレーム・クロック・バスを前記バス・マスタと前記複数のバス・ユーザ とに結合するステップと、 ｆ）前記フレーム・クロック・バスのそれぞれのクロック・サイクルにおいて フレームを開始するステップと、 を更に含む方法。 １９．請求項１７記載の方法であって、 ｅ）前記複数のバス・ユーザのそれぞれにページ内の一意的な識別番号を割り 当てるステップを更に含み、 送るべきデータを有する前記バス・ユーザは、前記バス・ユーザの前記一意的 な識別番号に対応する少なくとも１ビットの位置において前記双方向データ・バ スに書き込むことによって、前記ページに対する前記要求フィールドの間に、ア クセスを要求し、 前記バス・マスタは、前記双方向データ・バスに対して、前記バス・ユーザの 前記選択された１つの前記一意的な識別番号に対応する複数ビットを書き込むこ とによって、前記付与フィールドの間に、アクセスを付与する、方法。 ２０．請求項１７記載の方法であって、 前記バス・マスタが、送るべきデータを有している前記バス・ユーザのどれが アービトレーション・アルゴリズムに基づいてアクセスを付与されるかを決定す る方法。 ２１．非同期データ伝送及びソース・トラフィック制御システムであって、 ａ）第１の双方向データ・バスと、 ｂ）第１の周波数の第１のクロック信号を有する第１のクロック・バスと、 ｃ）前記第１の双方向データ・バスに双方向的に結合され、前記第１のクロッ ク・バスに結合された第１のバス・マスタと、 ｄ）第１の肯定応答バスと、 ｅ）前記第１の双方向データ・バスと前記肯定応答バスとに双方的に結合され 、前記第１のクロック・バスに結合され、前記第１のクロック信号を受け取る複 数の第１のバス・ユーザと、を備えており、 前記複数の第１のバス・ユーザには、前記複数の第１のバス・ユーザによって なされた要求に応答して、前記バス・マスタへの書き込みアクセスが個別に付与 され、前記複数の第１のバス・ユーザによる前記要求は、反復するバス・フレー ム・フォーマットの要求フィールドの間になされ、前記書き込みアクセスは、前 記反復するバス・フレーム・フォーマットの付与フィールドの間に、前記第１の バス・マスタにより、個別の第１のバス・ユーザに対して付与され、 前記反復するバス・フレーム・フォーマットは、所定の数のサイクルの前記第 １のクロック信号を含み、前記所定の数のサイクルは、前記要求フィールドとデ ータ・フィールドと前記付与フィールドとを定義し、 第１のフレームの前記要求フィールドにおいてなされた前記要求の１つは、第 ２のフレームの前記データ・フィールドの間に、書き込みアクセスに対する前記 第１のフレームの前記付与フィールドにおいて付与され、 アクセスを付与される前記個別の第１のバス・ユーザは、前記第２のフレーム の前記付与フィールドの間に前記肯定応答バスをアサートする、非同期データ伝 送及びソース・トラフィック制御システム。 ２２．請求項２１記載のシステムであって、 前記バス・ユーザのそれぞれには、前記要求フィールドの中の１ビットが割り 当てられ、前記要求フィールドにおけるそれぞれのビットをアサートすることに よって、要求が、前記バス・ユーザによりなされるシステム。 ２３．請求項２２記載のシステムであって、 前記バス・ユーザの少なくともいくつかは、前記要求フィールドの中の２ビッ トが割り当てられ、前記２ビットの一方又は両方をアサートすることにより、要 求をなし、アクセスのプライオリティは、前記２ビットのどちらがアサートされ るかによって決定されるシステム。 ２４．請求項２１記載のシステムであって、前記複数のバス・ユーザのそれぞ れはアドレスを有し、宛て先バス・ユーザのアドレスは、前記バス・フレーム・ フォーマットのルーティング・フィールドの間に前記双方向データ・バスに書き 込まれるシステム。 ２５．請求項２４記載のシステムであって、 ｆ）前記複数のバス・ユーザが双方向的に結合されている輻輳バスを更に備え ており、 前記付与フィールドの間のアサートされた輻輳バスは、前記宛て先バス・ユー ザの輻輳された状態を指示する、システム。 ２６．請求項２４記載のシステムであって、 宛て先バス・ユーザの前記アドレスは、別のバス・ユーザ又は前記バス・マス タの一方によって前記双方向データ・バスに書き込まれるシステム。 ２７．請求項２４記載のシステムであって、 ｆ）第２の双方向データ・バスと、 ｇ）第２のクロック・バスと、 ｈ）前記第２の双方向データ・バスに双方向的に結合され、前記第１のクロッ ク・バスに結合された第２のバス・マスタと、 ｉ）前記第２の双方向データ・バスに双方的に結合され、前記第２のクロック ・バスに結合された複数の第２のバス・ユーザと、を備えており、 前記第２のバス・ユーザの１つは、前記第１のバス・ユーザの１つに双方向的 に結合されており、 前記複数の第２のバス・ユーザには、前記複数の第２のバス・ユーザによって なされた要求に応答して、前記第２のバス・マスタにより、前記第２の双方向デ ータ・バスへの書き込みアクセスが個別に付与され、前記複数の第２のバス・ユ ーザによる前記要求は、前記要求フィールドの間になされる、システム。