JP3516684B2 - 非同期データ伝送及びソース・トラフィック制御システム - Google Patents

非同期データ伝送及びソース・トラフィック制御システム

Info

Publication number
JP3516684B2
JP3516684B2 JP50989195A JP50989195A JP3516684B2 JP 3516684 B2 JP3516684 B2 JP 3516684B2 JP 50989195 A JP50989195 A JP 50989195A JP 50989195 A JP50989195 A JP 50989195A JP 3516684 B2 JP3516684 B2 JP 3516684B2
Authority
JP
Japan
Prior art keywords
bus
clock
users
data
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50989195A
Other languages
English (en)
Other versions
JPH09504919A (ja
Inventor
アップ，ダニエル・シー
Original Assignee
トランスウィッチ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスウィッチ・コーポレーション filed Critical トランスウィッチ・コーポレーション
Publication of JPH09504919A publication Critical patent/JPH09504919A/ja
Application granted granted Critical
Publication of JP3516684B2 publication Critical patent/JP3516684B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5613—Bus (including DQDB)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Description

【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、広くは、バス・マスタと複数のバス・ユー
ザとの間での非同期データ通信に関する。更に詳しく
は、本発明は、バス・マスタがバス・ユーザの動作特性
を変更する必要なしにバスの動作特性を変更することを
可能にする、非同期データ伝送システムのためのバス・
フレーム及びバス構造に関する。
2.技術の現状 バス・マスタと複数のバス・ユーザとの間でのデータ
通信は、この技術分野では広く知られている。そのよう
な通信システムは、一般的には、バス・マスタとすべて
のバス・ユーザとが接続されている双方向のデータ・バ
スを含む。バス・マスタは、典型的には、データ・バス
から分離されたクロック・バス上ですべてのバス・ユー
ザによって受け取られる少なくとも１つの同期クロック
信号を生じる。バス幅に等しい１つのデータ単位が、１
クロック・サイクルの間に、バス上に、又はバスから離
れて、伝送される。すべてのバス・ユーザは、データ
を、バスから離れて同時に伝送できるが、任意の与えら
れたクロック・サイクルの間には、ただ１つのバス・ユ
ーザだけがバス上でデータを伝送できる。バス上でデー
タを伝送するバス・ユーザ（バス・マスタでもよい）
は、「アクセス」を有する又は「アクティブ」であると
称される。与えられたクロック・サイクルの間にどのバ
ス・ユーザがアクセスを与えられるかを決定するために
は、アービトレーション（arbitration）の手順が確立
される。典型的には、それぞれのバス・ユーザには、デ
ータ・「フレーム」と称される固定された数のタイム・
スロットにおけるタイム・スロットが割り当てられる。
バス・アクセスを定義するフレームには、データ伝送に
割り当てられるタイム・スロットに加えて、制御情報の
交換のために、１又は複数のタイム・スロットが提供さ
れ得る。クロック・サイクルはクロック・バスを介して
すべてのバス・ユーザによって受け取られるので、それ
ぞれのバス・ユーザはその割り当てられたタイム・スロ
ットを待ち、そして、その割り当てられたサイクルの間
に、データをバスに伝送する。
特に非同期データ伝送システムでは、バス・ユーザは
その割り当てられたタイム・スロットの間にデータをバ
ス上に伝送する準備が常にできているとは限らないこと
が認識されている。逆に、他のバス・ユーザが、フレー
ムへのアクセスが割り当てられデータをバス上に伝送で
きるよりも早く、バス上への伝送のためにデータを集積
することもあり得る。結果として、あるユーザに対して
は他のユーザに対してよりも比較的多くのアクセスを許
容する、すなわち、フレームにおけるより多くのスロッ
トを許容するようにアクセスのメカニズムを調節するこ
とが望ましいことが多い。バス・アクセスをアービトレ
ーション（仲裁）するために多くの進歩したアルゴリズ
ムが開発されてきている。しかし、これらの既知のシス
テムでは、典型的に、それぞれのバス・ユーザがそれ自
身にどのくらい多くのアクセスが配分されているかがわ
かるように、アービトレーション方式について知ってい
ることが要求されている。
発明の概要 従って、本発明の目的は、すべてのバス・ユーザへの
調節可能なバス・アクセスを自動的に与える非同期デー
タ伝送システムのためのバス構造及びバス・フレーム・
フォーマットを提供することである。
本発明の別の目的は、バス・ユーザがバス・アクセス
をアービトレーションするのに用いられるアービトレー
ション方式について知っていることを要求しないバス構
造及びバス・フレーム・フォーマットを、非同期データ
伝送システムにおいて提供することである。
本発明の更に別の目的は、任意の与えられた時刻にど
のバス・ユーザがバスへのアクセスを有するのかを決定
するアクセス識別手順を、非同期データ伝送システムに
おいて提供することである。
本発明の目的は、また、それぞれのバス・ユーザが、
バスへのアクセスを要求し、バス・マスタにバスへのア
クセスを与えるように要求することを可能にするバス構
造及びバス・フレーム・フォーマットを、非同期データ
伝送システムにおいて提供することである。
以下で詳細に説明するこれらの目的に従って、本発明
の非同期データ伝送システムは、双方向性のデータ・バ
スとクロック・バスとに結合されたバス・マスタと複数
のバス・ユーザとを含む。クロック・バスは、それぞれ
のバス・ユーザに対して、システム・クロックとフレー
ム・クロックとを与える。システム・クロックは、シス
テムの基本的な伝送クロックである（すなわち、データ
は、１つのシステム・クロック・サイクルの間に、デー
タ・バス上に置かれ、データ・バスから取られる）のに
対し、フレーム・クロックは、フレームの開始を指定す
る。フレーム・フォーマットは、好ましくは、16のシス
テム・クロックのサイクルを含み、その最初のものは要
求（request）フィールドに指定され、その最後のもの
は認可（grant:付与する）フィールドを含む。その他の
サイクルの中の１又は複数のものに、制御及び／又は経
路指定（ルーティング）情報が割り当てられ、残りのサ
イクルに、バス上の又はバス上にない１つの特定のユー
ザから１又は複数の他のユーザへのデータの伝送が割り
当てられる。それぞれのバス・フレームの第１のサイク
ルの間には、複数のバス・ユーザがアクセスを要求する
ことがあり、これらの要求は、バス・マスタによって受
け取られる。それぞれのバス・フレームの最後のサイク
ルの間には、バス・マスタは、次のフレームのデータ部
分の全体に関して、選択されたバス・ユーザへのアクセ
スを認可（付与）する。バス・ユーザは、このように、
規則的に（各セルについて１度）、次のフレームに関し
てアクセスを要求することが許され、バス・マスタは、
規則的に（各フレームについて１度）、選択されたバス
・ユーザにアクセスを付与することが許される。次のフ
レームへのアクセスがどのユーザに付与されるかは、バ
ス・ユーザの知らないバス・マスタにおけるアービトレ
ーション・アルゴリズムに従って決定される。アービト
レーション・アルゴリズムは、よって、バス・ユーザに
は知らせることなしに、バス・マスタによって任意の時
刻に、変更され得る。従って、例えば、バス上のトラフ
ィックが変化するにつれて（異なるユーザが多かれ少な
かれアクセスを要求することにより）、アービトレーシ
ョン・アルゴリズムは、それに従って、バス・アクセス
の最も効率的な配分を提供するようにバス・マスタによ
り調整され得る。
本発明の別の実施例によれば、付加的なデータ・クロ
ック信号が、バス・アクセスを付与されたバス・ユーザ
によって第３のクロック・バス上に提供される。このデ
ータ・クロックは、システム・クロックよりも高速であ
り、フレームの連続するデータ伝送部分の間に付与され
たバス・ユーザによって駆動（ドライブ）される。付加
的なデータ・クロックの使用は、クロック及びデータ信
号が同じソースから発生され従ってスキューが効果的に
除去されるので、高速のアプリケーションにおいて特に
有用である。バス・マスタと付与されたバス・ユーザと
によって提供されるデータ・バス上の信号の間で生じ得
るコンフリクトを回避するために、付与されたバス・ユ
ーザによって駆動される付加的なデータ・クロック信号
は、クロック速度が増加されている（システム・クロッ
クに比較して）。これにより、データ伝送は、バス・マ
スタがその制御情報をデータ・バス上に送る前に完了す
ることが保証される。
本発明の更なる目的や効果は、添付の図面と共に以下
の詳細な説明を参照することにより、当業者には明らか
になるだろう。
図面の簡単な説明 図１は、本発明によるバス構造の第１の実施例の概略
図である。
図２は、本発明によるバス構造の第２の実施例の概略
図である。
図３は、本発明による代表的なバス・フレームを示す
表である。
図４は、本発明の別の実施例の３つのクロック信号を
示すタイミング・ダイアグラムである。
図５は、本発明の第３の実施例を示す図１に類似した
図である。
図６は、本発明によるバス拡張の構造の概略図であ
る。
図７は、本発明の第３の実施例による代表的なバス・
フレームを示す図３に類似した表である。
図８は、バス・アクセス・プライオリティ符号化のた
めのフォーマットを示す表である。
図９は、本発明の第３の実施例の４つのクロック信号
を示すタイミング・ダイアグラムである。
図10は、バックプレーン・クロック実現を示す図５に
類似した図である。
図11a〜図11gは、本発明の第３の実施例による種々の
アドレス構造を示す表である。
好適実施例の詳細な説明 図１を参照すると、本発明のバス構造の第１の実施例
は、すべてが双方向データ・バス18に結合されたバス・
マスタ10と複数のバス・ユーザ12、14、16と、システム
・クロック・バス20と、フレーム・クロック・バス22と
を含む。３つだけのバス・ユーザ12、14、16が示されて
いるが、図１の破線によって暗示されているように、バ
ス18、20、22には、多くのバス・ユーザを結合し得るこ
とは理解できよう。上述のように、データ・バス18は、
双方向性であり、バス・ユーザ12、14、16とバス・マス
タ10との中の任意のものがデータ・バス18に対してまた
そこからのデータ伝送が可能である。クロック・バス2
0、22は、バス・マスタ10によって駆動（ドライブ）さ
れ、すべてのバス・ユーザ12、14、16によって、「読み
取られるだけ」である。データ・バス18は、好ましくは
32ビット幅であり、システム・クロック20の１サイクル
の間に、２つの16ビット・ワード（４バイト）の伝送を
許容する。
高速のアプリケーションに対して好適である本発明の
第２の実施例に従えば、バス構造は、図２に示されるよ
うに、データ・クロック・バス24を含む。データ・クロ
ック・バス24は、データ・バスへのアクセスを付与され
たバス・ユーザ12、14、16によって駆動され、残りのバ
ス・ユーザ12、14、16のすべてによって読み取られる。
後に更に詳細に説明するように、付加的なデータ・クロ
ック・バス24は、付与されたユーザによりバス上に駆動
されるデータとそれに対応するクロック信号との間の遅
延時間の変動を削減するために、システム・クロック・
バス20よりも高い周波数で駆動される。
本発明によれば、バス・ユーザ12、14、16の間の、又
は、バス・ユーザとバス・マスタ10との間のデータ伝送
の構造は、バス・フレームを介して達成される。本発明
の好適実施例では、フレームは、16サイクルのシステム
・クロック20から構成される。フレームの第１のサイク
ルは、システム・フレーム・バス22上のアクティブな信
号によって指定される。本発明による代表的なフレーム
は、図３に示されている。
図３を参照する前に、バスのデータ伝送フォーマット
は、BISDN（広帯域サービス総合デジタル通信網）にお
いて用いられるATM（非同期転送モード）セルの内容の
伝送に適応するように設計されていることを理解すべき
である。複数のバス・ユーザによって駆動される第１の
サイクルは、「要求」（request）フィールドを含む。
１つのバス・ユーザによって駆動される第２のサイクル
は、ATMセルへのオプショナルなプレフィクス（prefi
x）を運び、これは、あるATMスイッチにおいて用いられ
る内部セル・ルーティング・プレフィクスとしてなど、
システムに特定の目的に用いられ得る。そのバス・ユー
ザによって駆動される第３のサイクルは、ATMセルの最
初の４バイトを運び、セルVPI（仮想パス・インジケー
タ）及びVCI（仮想回路インジケータ）ナンバリング・
フィールドと、PTI（ペイロード・タイプ・インジケー
タ）及びCLP（セル・ロス・プライオリティ）フィール
ドとを含む。次の12のサイクルは、これもまたそのバス
・ユーザによって駆動されるが、48バイトのATMセル・
ペイロードを運ぶ。バス・フレームの最後のサイクル
は、バス・マスタによって駆動され、次の（継続する）
バス・フレームの間にどのユーザがバス・アクセスを付
与されるかに関する情報を含む。
特に、図３に示されているように、フレームの第１の
クロック・サイクル（０）の間には、バス・ユーザは、
次に続くフレームへのアクセスの要求を送信する。要求
は、クロック・サイクル（０）の間にデータ・バスの１
つのラインへのアクセスを有するそれぞれのユーザによ
って送信され、ユーザが要求を発している場合にはフラ
グが挙げられる（すなわち、データ・バス上に１が置か
れる）。例えばデータ・バス上の32のバス・ユーザのそ
れぞれからの一意的な要求信号の組合せの結果として、
どのバス・ユーザが要求をしているのかを指示するダブ
ル・ワードが生じる。たとえば、32のバス・ユーザがあ
りすべてが要求をしている場合には、このダブル・ワー
ドは、すべて１を含む。もちろん、ユーザの中のどれか
だけが要求している又はどれも要求していないという場
合には、ダブル・ワードは異なる形態となる。32よりも
多くのバス・ユーザがありデータ・バスが32ビット幅で
ある場合には、データ・バスへのユーザの適切なアクセ
スを保証するために異なる方式を用いることができる。
１つだけのラインへのアクセスを有する代わりに、要求
サイクルの間にそれぞれのユーザがすべてのラインにア
クセスすることもできるが、関心対象の特定のラインを
除くすべてのラインはゼロに設定されることを認識すべ
きである。典型的なバス実現では論理ゼロに対して高い
電圧状態に引かれるオープン・トランジスタ・インター
フェースを用いるので、ユーザの割り当てられたライン
に１を書き込むことにより、論理１がそのラインに対し
て低い電圧レベルとしてアサートされることになる。
図３のバス・フレーム・フォーマットに戻ると、フレ
ームの第２のクロック・サイクル（１）は、上述のよう
に、内部セル・ルーティング・フィールドに対して、オ
プションで提供される。フレームの第３のクロック・サ
イクル（２）は、上述のBISDN標準によって定義される
ようにATMセル・ヘッダの情報フィールドを含む。部分
的にBISDN標準に基づいて、ATMセル・ヘッダは、８ビッ
トの仮想パス・インジケータVPIと16ビットの仮想チャ
ンネル・インジケータVCIと３ビットのペイロード・タ
イプ・インジケータと１ビットのインジケータCLP（セ
ル・ロス・プライオリティ）とを有する４ビットのフロ
ー制御フィールドABCDか、又は、12ビットのVPIと16ビ
ットのVCIと３ビットのPTIと１ビットのCLPか、のどち
らかを含む。
バス・フレームの第４のクロック・サイクル（３）か
ら第15のクロック・サイクル（14）は、ATMセル「ペイ
ロード」を含む。それぞれのクロック・サイクルが、有
効に４バイトであるダブル・ワード（32ビット）のデー
タ・バス上への配置を許容するので、12のクロック・サ
イクルによって、48バイトのデータが、先に付与を受け
たバス・ユーザによるバス上に配置されることが可能に
なる。
フレームの最後のクロック・サイクル（15）は、どの
バス・ユーザが次に続くフレームへのアクセスを有する
のかを識別するバス・マスタからの情報を含む。32のバ
ス・ユーザのシステムでは、フレームへの次のアクセス
を有するバス・ユーザは、５ビットの付与番号（Grant
Num）によって識別される。付与番号の妥当性は、付
与イネーブル・ビット（GEN）によって確立される。32
よりも多くのバス・ユーザがあるシステムでは、付加的
なシステム制御ビットが、上述の要求フィールドに関す
るページ又はグループ数を識別するのに用いられる。
上述のように、異なる要求方式を用いることができ
る。例えば、複数の要求は、32よりも多くのバス・ユー
ザに適応するようにページングされ（paged）得る。ペ
ージングされた要求においては、バス・マスタは、それ
ぞれのシーケンシャルなフレームの最後のサイクルの間
に、あるページをイネーブルし、イネーブルされたペー
ジに割り当てられたバス・ユーザは、次に続くフレーム
の最初のサイクルの間に要求をする。次のページは、次
のフレームの間にイネーブルされ、すべてのページがイ
ネーブルされてしまうまでこれが続き、この手順が反復
される。更に、要求フィールドは、ページングされた要
求と直接の要求との両方を含むようにセグメントに分割
されることにより、プライオリティを有するバス・ユー
ザは、ページングされるのを待つ必要がなくなる。ま
た、要求フィールドの直接の要求セグメントは、ページ
要求と関連させることができ、それによって、特定のペ
ージに割り当てられたバス・ユーザは、それらのページ
が任意の順序で（out of turn）イネーブルされるこ
とを要求できる。当業者であれば、ここまでの開示によ
って、多くの異なる要求フィールドを本発明の目的に適
合するように設計し、それぞれバス・ユーザが望むよう
にバスへのアクセスを独立に要求するようにできること
を理解するであろう。
上述のように、本発明の好適なバス・フレームは、フ
レームがシステム・フレーム・クロック・バス上のアク
ティブ信号によって開始する16サイクルのシステム・ク
ロック（内部ルーティング・フィールドが用いられなけ
れば15）において完了する。図４は、システム・クロッ
ク・バス・サイクルと比較したシステム・セル・フレー
ム・クロック・バス・サイクルを図解するタイミング・
ダイアグラムを示す。図４はまた、図２との関係で上述
した本発明の別の実施例によるシステム・クロック・バ
スよりも高い周波数を有するデータ・クロック・バスの
サイクルを示す。図４に示されているように、データ・
クロック・バス・サイクルは、フレームの第４のサイク
ル（３）の後に開始し、12サイクルの間、システム・ク
ロックよりも高速で続くことによって、システム・クロ
ックの第15のサイクル（14）が終了する前に終了する。
実際、付与されたユーザによって駆動されるデータ・ク
ロック・バスは、好ましくは、システム・クロックを含
めてクロック・サイクル４と13との間に12のサイクルを
含む。以上のフレームに関する説明から理解されるよう
に、付与されたバス・ユーザが48バイトをデータ・バス
上に伝送するのは、この付与されたユーザによって駆動
されたデータ・クロック・バスの12サイクルの間であ
る。データ・クロックを用いてこの48バイトの伝送を駆
動することにより、データ・バス上のデータとそのクロ
ック信号との間の相対的な変動が減少する。換言すれ
ば、クロック／データ・スキューが最小に維持される。
ユーザによって駆動されるデータ・クロック・バスのデ
ータ速度を増加させることによって、付与されたユーザ
によって提供されるATMセル・データとバス・マスタに
よってデータ・バス上に置かれる制御データとの間のデ
ータ衝突の可能性は、完全に除去される。
当業者であれば理解するように、フレームの最初のサ
イクルとフレームの最後のサイクルとの間の時間に、バ
ス・マスタは、次のフレームへのアクセスがどのバス・
ユーザに付与されるのかを決定しなければならない。上
述のように、すべてのバス・ユーザが同時にアクセスを
要求することも有り得る。本発明によれば、フレームの
最初のサイクルの間にバス・ユーザによってなされた要
求はバス・マスタによってラッチされることにより、バ
ス・ユーザは、付与されたアクセスを待つ間に要求を反
復する必要はなくなる。更に、バス・ユーザは、送らな
ければならないデータで満たされているセルの数に対応
して、別個の要求を登録できる。このように、それぞれ
のバス・ユーザから登録された要求の数は、どのくらい
多くのデータをそのバス・ユーザが送らなければならな
いのかをバス・マスタに示すのに用いられ得る。
バス・マスタによるバス・フレームへのアクセス付与
の決定は、アービトレーション・アルゴリズムに従って
なされる。多数のアービトレーション・アルゴリズムの
中の任意のものを用いることができるが、望むのであれ
ば、バス・ユーザが送らなければならないデータの量
や、特定のバス・ユーザに与えられるプライオリティ
や、バス・ユーザによって要求されるアクセスの周波数
なども考慮される。更に、時間の経過に亘って要求フィ
ールドの内容を記憶することにより、バス・マスタに付
随するプロセッサが、バス上の最近のトラフィック・パ
ターンに基づいて、アクセス付与に関する合理的な決定
をすることができる。当業者であれば理解するように、
バス・ユーザは、次のバス・フレームへのバス・ユーザ
のアクセスに関するバス・マスタの選択をどのようなア
ルゴリズムが駆動しているのかについては、決して知る
必要がない。本発明によるバス・ユーザによるシーケン
シャルな要求とバス・マスタによる付与とによって、ア
ービトレーション・アルゴリズムが変更される度に、バ
ス・ユーザを再構成する必要性が除かれている。上述の
バス・アービトレーション能力を有する中央バス・マス
タの使用によって、バス・ユーザのどれにも知らせる必
要なしに、単一の位置からのバス・システムの動作特性
の急速な変更がイネーブルされる。
用いられ得るバスアービトレーション・アルゴリズム
の例には、ラウンド・ロビン・プロトコル、修正された
ラウンド・ロビン・プロトコル、サーキュラ・プライオ
リティ・プロトコル、ソース・レート制御プロトコルな
どが含まれる。ラウンド・ロビン・プロトコルでは、バ
ス・ユーザは、シーケンシャルなプライオリティ番号を
割り当てられ、そのプライオリティ番号の順序で要求が
付与される。例えば、バス・ユーザ１、３、５、９が第
１のフレームの間にアクセスを要求し、バス・ユーザ
２、４、６が第２のフレームの間にアクセスを要求する
場合には、これらは、１、２、３、４、５、６、９の順
序でアクセスを付与される。第３のフレームの間に、バ
ス・ユーザ８がアクセスを要求する場合には、バス・ユ
ーザ９の方が先にアクセスを要求していたにもかかわら
ず、バス・ユーザ８はバス・ユーザ９よりも前にアクセ
スを付与される。アクセスを付与された後には、ユーザ
は、アクセス・リストの最後に配置される。修正された
ラウンド・ロビン・プロトコルにおいては、誰が最初に
要求したかに基づいてプライオリティの順序を加えるこ
とを除いては、同じ手順に従う。上の例では、アクセス
は、１、３、５、９、２、４、６の順序でアクセスが付
与される。第３のフレームの間に、バス・ユーザ８がア
クセスを要求する場合には、バス・ユーザ８は、バス・
ユーザ６の後にアクセスを付与される。再び、アクセス
を付与された後には、ユーザは、アクセス・リストの最
後に配置される。ラウンド・ロビン・プロトコルは、所
定のシーケンシャルなプライオリティに従ってバス・ユ
ーザへのアクセスを付与する「サーキュラ・プライオリ
ティ・コーダ」を用いて実現し得る。バス・ユーザは、
アクセスを付与された後には、最も低いプライオリティ
を与えられ、残りのすべてのバス・ユーザのプライオリ
ティがシーケンシャルに１ステップだけ上がる。バス・
マスタだけが各バス・ユーザのアクセスを制御するの
で、アクセスのプライオリティを決定するのには、任意
のプロトコルを用いることができる。上述したように、
バス・マスタは、バス・モニタ・デバイスと協議して、
ソース・レート・プロトコルを実行できる。その場合に
は、アクセスのプライオリティは、各バス・ユーザによ
ってなされた要求の数に従って決定される。例えば、頻
繁に要求したバス・ユーザには、高いプライオリティが
割り当てられ、要求が頻繁でなかったバス・ユーザに
は、低いプライオリティが割り当てられる。バスの活動
がモニタされるにつれて、プライオリティの割り当ては
変更し得る。
次に図５を参照すると、本発明の第３の実施例は、タ
イミング・マスタ及びバス・アービタ100と、双方向デ
ータ・バス118に結合された複数のユーザ112、114、116
と、クロック・バス120と、フレーム・バス122とを含
む。ユーザ112、114、116は、また、双方向肯定応答（A
CK）バス126と、双方向輻輳（congestion＝CONJ）バス1
28とに結合されている。ATMセルは、任意のユーザから
任意の別のユーザに、又は任意の数の他のユーザに（マ
ルチキャスト）伝送され得る。１つのユーザが１度にバ
スに対して１つのセルを送り、これが、任意の１又は複
数のユーザによってバスから読まれ得る。バス・タイミ
ング・マスタは、システム伝送クロックとバス・フレー
ミング信号とを与えるが、これらは共に、すべてのバス
・アクセス動作の同期をとるのに用いられる。バス・ア
クセスは、バス・アービタによって制御される。ユーザ
は、バス・アービタからのバス・アクセスを要求する。
バス・アービタは、アクセス要求を受け取り、必要に応
じてそれらを並び替え、付与を発行する。付与が発行さ
れる際には、１つのユーザが１つのセルをバスに送る。
すべての付与は、バス上の１つのセル時間に対するもの
だけである。ユーザは、バス・アービタによってアクセ
スを付与される際には、現在のバス・サイクルの付与フ
ェーズの間に、ACKラインをアサート（代入）すること
によって、受諾を指示する。輻輳などのアドレス指定さ
れた端子における局所的な条件によって、ACKが発生さ
れないこともある。送り側のバス・ユーザは、セルが送
られたのと同じフレームの付与フェーズの間に、CONJラ
イン上のアサートされたCONJ信号を感知することによっ
て、宛て先において、輻輳された指示を検出することが
ある。
バスは、１つのカードの上に実現されることもあり、
それにより、設計上の均一性が保持できる。結果的に、
単一カード構成の動作速度は、比較的高速である。たと
えば、８つのSONET/SDHの155.52MHzラインを完全に相互
に接続するスイッチは、バス動作速度が48MHzで単一の
カード上に実現できる。バスの最も通常の物理的な実現
は、バックプレーンにおける多重プラグイン・カードに
よるものである。これは、ほとんどのターミナル・マル
チプレクサ又はアッド／ドロップ・マルチプレクサのモ
デルで有り得る。これらのシステムは、一般的に、単一
カード構成において得られる速度よりも低速で動作する
が、これは、設計の中に、変動する負荷とバックプレー
ンとの影響が生じるからである。SONET/SDHの155.52及
び622.04MHzのアッド／ドロップ・マルチプレクサ又は
リング構造のアッド／ドロップ・マルチプレクサが、30
MHz又はそれより低い周波数で動作するバス構成によっ
て実現し得る。
本発明によるバスの主な応用例の１つは、155.52又は
622.04MHzラインまでの低速ユーザからのトラフィック
を、ATMスイッチング・システムに戻す接続のために集
中させる場合である。特に、Tl及びElの応用に対して
は、マルチプレクサに接続され得るラインの数は、１つ
のバックプレーンに対して便利である場合を超え得る。
従って、本発明は、図６に示されているようなバス拡張
を提示する。示されているように、１本のバス101が、
メイン・バス・セグメントとして用いられている。他の
バス201、301は、指定された拡張セグメントである。各
セグメントの動作は、論理的には、他のセグメントとは
独立である。すなわち、各セグメントは、それ自身のシ
ステム・クロック源と、それ自身のバス・アービタとを
有する。バス・ユーザは、任意のバス・セグメントに接
着できる。拡張バスからメイン・バスへの接続は、相互
に背面で接続された２つのバス・ユーザを介してであ
り、その一方はメイン・バスに接続されており、また、
メイン・バス101と拡張バス201との間の接続は、バス・
ユーザ111、211を介している。同様に、メイン・バス10
1と拡張バス301との間の接続は、バス・ユーザ115、315
を介する。２重アクセスのメカニズムは、拡張バスをメ
イン・バスに論理的に接続することに含まれる。拡張上
のユーザは、最初に、要求し、次に、それが接続されて
いる拡張へのアクセスを与えられる。メイン・バスへの
接続として機能しているユーザは、その拡張バスに接続
されていないユーザに向けられたすべてのセルを受け取
り、それらを、メイン・バス上のその接続されたユーザ
にリレーする。このメイン・バス・ユーザは、次に、拡
張バスからのセルをリレーするために、メイン・バスへ
のアクセスを要求する。
複数の異なるルーティングの可能性が、本発明のバス
構造によって支持されている。ルーティングの可能性と
それを支持するセル・アドレス・モードのいくつかを次
に挙げる。
これらの可能性により、ユーザ・データとバス制御情報
とを含むセル通信が可能になる。特定のアドレス指定モ
ードを、以下で詳細に説明する。
任意のバス・システムの実現において、システム全体
の動作に対して責任を有する少なくとも１つのシステム
制御プロセッサが想定される。更に、ユーザごとに備え
られる個別のモジュール・プロセッサもおそらく存在す
る。よって、一般的に、システム・プロセッサとモジュ
ール・プロセッサとの間における、何らかの形式のシス
テム内部的な通信に対する必要が存在する。バス実現
は、このシステム内部通信のための別個のプロセッサ間
のバスを用いるか、又は、望むのであれば、バス自体を
用いる。データ・タイプの上述のセル・ルーティング・
タイプは、これらのシステム通信及び制御目的のもので
ある。
バスに提示されるすべてのセルのフォーマットは、図
３を参照して既に説明したような予め定義されたフレー
ムに従う。図５及び図６に示されているような本発明の
実施例では、しかし、図７に示されたもののような修正
されたセル・フォーマットが望まれる。
図７に示されているように、バスに与えられるすべて
のセルのフォーマットは、16サイクル構造である。１つ
の32ビット・ワードが、システム伝送クロックの各サイ
クルと共に伝送される。セルバス（CellBus）・サイク
ルには３つのフェーズがある。すなわち、要求、セル・
ボディ（CellBody）、及び付与である。要求バス・サイ
クルの間には、バス・ユーザは、バスへのアクセスを要
求できる。アクセス要求は、ユーザが、１又は２の割り
当てられたビットをバス上にアサートする際になされ
る。それぞれのバス・ユーザには、32ビットのバス・ワ
ードにおける１又は２の判然としたビット位置が割り当
てられる。Ｍ個のユーザには、バス上で２ビットが割り
当てられる。残りの（32−2M）個の位置には、１ビット
位置がそれぞれ割り当てられる。バス・アクセスは、バ
ス・ユーザのアクセス要求プライオリティに基づいて、
バス・アービタによって制御される。高いプライオリテ
ィの要求には、それよりも低いプライオリティの要求よ
りも前に、バス・アクセスが与えられる。バス・ユーザ
は、２つのカテゴリに分けられる。すなわち、動的に可
変のバス・アクセス・プライオリティを有するものと、
固定されたバス・アクセス・プライオリティを有するも
のと、である。動的に可変のバス・アクセス・プライオ
リティを有するものには、32ビット・フィールドにおい
て、Nb及びNaの２ビットの位置が割り当てられる。16ま
でのバス・ユーザには、２つの要求ビットが割り当てら
れる。これらのユーザは、０から（Ｍ−１）までの番号
が付けられる。ユーザＮに対してNaとNbとの２つの要求
ビットを割り当てることにより、そのユーザは、図７に
おいて定義されているように、３つの異なるレベルの物
理的なアクセス・プライオリティにおいて、バス・アク
セスを要求することが可能になる。
バス・ユーザへのバス・アクセス・プライオリティの
割り当ては、システム設計の必要性に依存して、２つの
方法で行うことができる。最も単純な方法は、システム
設計によってプライオリティ割り当てを固定することで
ある。たとえば、低いほうの14のターミナルには可変の
プライオリティを割り当てて、他方で、残りの４つに
は、固定されたプライオリティを割り当てることができ
る。固定されたプライオリティのユーザは、通常は、低
いプライオリティにおいて設定されるが、システム設計
がそれを変更することができる。固定された割り当ての
利点は、バス構造に対するシステム構成のフェーズがな
いことであり、よって、システムの故障又は再ロードの
際に回復の手順がない。可変アクセス・プライオリティ
のターミナルには、ゼロから上の連続した数が割り当て
られ、固定されたアクセス・プライオリティのターミナ
ルには、31より下の数が割り当てられる。よって、シス
テム・コントローラがターミナルに問い合わせ、動的な
プライオリティと固定されたプライオリティのユーザの
間の分割を決定することができる。番号０から31までの
それぞれに制御メッセージを送り応答を要求することに
より、16だけが答える場合には、すべてが可変プライオ
リティである。すべての32が答える場合には、それらは
すべて固定されたプライオリティである。どのような分
割でも、それによってそれぞれのクラスにおけるユーザ
の数を決定することはアルゴリズム的に可能な応答を生
じる。
図７に示されるように、それぞれのバス・フレームの
以下の14のバス・サイクルの間に、バスは、このバスに
セルを送る許可を受け取ったユーザ・ターミナルによっ
て駆動される。すべてのセルのフォーマットは、同一で
ある。セルボディの最初の32ビット・ワードは、バス・
ルーティング情報と、エラー検出情報とを含む。次の13
のバス・サイクルは、HEC（Header Error Check）を
除いた、バスに送られる52バイトのセルを含む。HEC
は、内部的には運ばれない。
最初の32ビット・ワードのセルボディは、その上側の
２バイトが、バス・ルーティング情報を含み、また、こ
の情報に対するエラー保護を伴う。以下で詳細に説明す
るように、このユーザは、セルをルーティングし、又
は、ブロードキャスト又はマルチキャスト・セルとして
識別する。
バス・ルーティング情報フィールドは、12ビット幅で
ある。バス上での正しいルーティングを保証するため
に、ルーティング・フィールドの４つのLSB（最下位ビ
ット）は、上側の12の上のハミング・コードを含む。
バスがより大きなスイッチに対する「フロント・エン
ド」であるアプリケーション、すなわち、スイッチ自体
がルーティング・ヘッダを必要とするアプリケーション
を支持するために、２バイトの外部ルーティング・ヘッ
ダ拡張フィールドが含まれる。これらの２バイトは、そ
の使用がオプショナルである。用いない場合には、この
フィールドは、すべてゼロである。
次の13のバス・サイクル（２から14）の間には、１つ
のセルのヘッダとペイロードとが、アクセスを与えられ
たユーザによってバスに送られる。ヘッダ（GFC、VPI、
VCI、PTI、CLP）の４バイトは、１つのサイクルの中に
整列される。それぞれのそれに続くサイクル（３から1
4）は、４つのセル・ペイロード・バイトを含む。セル
・ペイロード・バイトのバイト整列は、ヘッダ・バイト
の場合と同じである。すなわち、ヘッダの先頭のビット
（GFC）は、32ビットのバス・ワードの最上位エンドに
あり、セル・ペイロードの先頭のバイト（バイト０）
は、最上位バイト位置にある。すなわち、このフォーマ
ットは、ビッグ・エンディアン（Big Endian）であ
る。
付与サイクル（15）の間は、バスは、別れた駆動（ス
プリット・ドライブ）を有する。セルBIP−８（ビット
・インターリーブド・パリティ、以下で説明する）は、
付与されたバス・ユーザによって、伝送の最後のバイト
として駆動される。低い側の７ビットは、バス・アービ
タによって駆動される。バス・アービタは、１つのター
ミナルに１つの付与を発行し、１つのセルをそれぞれの
付与サイクルの間にバスに送る。内部的なバス・エラー
を検出するために、ビット・インターリーブド・パリテ
ィ（BIP）が、最初の外部ルーティング・ヘッダ・バイ
トから、最後のデータ・バイトを介して、データ・フィ
ールドに亘って計算される。このチェックサムが、付与
されたバス・ユーザによって発生され、受け取り側のバ
ス・ユーザによってチェックされる。エラーの際には、
セルは廃棄される。付与ワードの５つのLSBは、バス・
アービタが付与を発行しているユーザの数であるバイナ
リ符号化された数（０〜31）を含む。MSBは、ビット位
置４にあり、LSBは、ビット位置０にある。付与イネー
ブル・ビットは、付与がユーザに発行されるときは常に
１に設定される。５ビットの付与フィールドに亘って計
算され付与イネーブル・フィールドを加えた奇パリティ
・チェックは、ビット６に置かれる。これは、バス・エ
ラーに対する保護のためである。付与フィールドの残り
は、用いられていないが、一般的なシステム制御目的
や、セルボディへの他のデータ拡張のために用いられ得
る。
図９は、クロック・エッジに対するバス上の動作のシ
ーケンスを図解するノミナルなタイミング・ダイアグラ
ムを示す。伝送は、クロック・エッジ当たり１つの32ビ
ット・ワードを有するバス伝送クロック（BTC）のエッ
ジに基づく。バス・フレーム時間は、BTCの16サイクル
に１度生じるフレーム・パルス（BF）によって定義され
る。データは、BTCの１つのクロック・エッジ上でバス
に向けて駆動され、BTCの次に続く同じエッジ上でバス
から受け取られる。バス・ルーティング・アドレスは、
そのエラー検出フィールドと共に、セルボディの第１の
サイクルにおいてバス上に配置される。アドレス指定さ
れたユーザがそのアドレスを含むルーティング・フィー
ルドを見る場合には、そして、指示されるエラーがない
場合には、それは、現在のバス・サイクルの付与フェー
ズの間に、ACKラインをアサートすることによって、セ
ル受け取りを指示する。第２のオプショナルな条件イン
ジケータ・ビットであるCONJは、宛て先における輻輳指
示の送り側ユーザに戻る通信を可能にするために含まれ
る。CONJ信号のタイミングは、セルが送られるのと同じ
フレームの付与フェーズの間は、ACK信号のものと同一
である。アクティブなCONJは、輻輳の指示である。アク
ティブでないCONJは、指示ではない。どの条件が輻輳を
定義するかの定義とアクティブなCONJ指示の結果的な動
作とは、特定されていない。しかし、好ましくは、CONJ
信号は、バス・ユーザがそれ以上のデータを受け取るこ
とができなくなるより前に送られる。
バックプレーン実現のためには、特別のクロックの扱
いが、バックプレーンの遅延効果を含むデータ伝送を許
容するように定義される。バス伝送クロックのソース
は、図10に示されるようなバスの一端に物理的に接続さ
れる。２つのバス伝送クロック・トレースが、バックプ
レーンに含まれる。これら２つは、BTCが接続されてい
るのとは反対側のバックプレーン端部において接続され
る。この構成を用いることによって、BTCパルスが、１
つのクロック・ラインの一端で開始し、そのトレースを
横断して伝播し、そのトレースの端部で反転し、次に元
のソースの方向へ伝播して戻る。この構造では、クロッ
ク・パルスの伝播に関連する明らかで予測可能な遅延が
存在する。第１のラインである直接にBTCソースに接続
されたものは、データがバスから読み取られる時間とし
て、すべてのバス・ユーザによって用いられる。第２の
ラインである、戻る方向のものは、データがバスの上に
書き込まれる時間として、すべてのバス・ユーザによっ
て用いられる。
上述のように、バス・アドレス指定は、制御及び診断
目的だけでなく、データ・セル相互接続のための多数の
異なるモードを支持する。異なるアドレス構造が、図11
aから図11gに示されている。図11aは、１つのユーザか
ら別のユーザへのセルの通常の伝送のために用いられる
アドレス構造を示しており、上で、「単一アドレス、デ
ータ」と称されたものである。バス・ユーザ・アドレス
（A0からA4）は、５ビットのフィールドであり、ユーザ
をメイン・バス上又は拡張バス上で識別する。A0が、LS
Bである。３ビットのフィールド（R0からR2）は、単一
のPHY（ATM BISDNプロトコル基準モデルの物理層）の
場合におけるセル・ルーティングか、又は、マルチPHY
構成の場合におけるPHYデバイス選択かのどちらかを可
能にするために、含まれている。R0がLSBである。ビッ
トＭが論理１に設定される場合には、マルチPHY構成が
選択される。この場合には、Ｒフィールドが用いられ、
８つのPHY層のデバイスの中の１つをアドレス指定す
る。ビットＭが論理０に設定される場合には、単一PHY
構成が選択され、Ｒフィールドが用いられて、どのアウ
トレット・キューの中にセルがルーティングされるかを
選択する。２ビットのフィールド（X0からX1）がユーザ
に対するバス拡張番号を選択するのに用いられる。X0が
LSBである。すべてのアドレス構造のすべての割り当て
られていないビットは、ソース・ポイントにおいてゼロ
に設定され、すべての宛て先ポイントにおいて無視され
る。サブフィールドＲ、Ｘ、Ｍ、Ａは、すべて、「単一
アドレス、データ」のアドレス構造においては、必須で
ある。
制御セルを１つのバス・ユーザから別のバス・ユーザ
に送るのに用いられるアドレス構造は、上では、「単一
アドレス、制御」と称され、図11bに示されている。こ
の構造においては、サブフィールドＸ、Ａが必須であ
る。
「単一アドレス、ループバック」に対する構造は、図
11cに示されている。これは、特定された位置へのルー
プバック・セルに先にセットアップされたバス・ユーザ
に到着するセルのためのアドレス指定を表す。この構造
では、フィールドＸ、Ａが必須である。
図11dは、すべてのユーザによって受け取られるべき
セルを区別するために用いられる構造である、「ブロー
ドキャスト、データ」を示している。この構造では、セ
ル・タイプ・コーディングを超えては、必須のフィール
ドは存在しない。
「ブロードキャスト、制御」のアドレス構造が、図11
eに示されている。このアドレス構造は、すべてのユー
ザのコントローラによって受け取られるべきセルを区別
するのに用いられる。セル・タイプ・コーディングを超
えては、必須のフィールドは存在しない。
図11f及び図11gに示されている「マルチキャスト・ア
ドレス、データ」と「マルチキャスト・アドレス、制
御」に対しては、９ビットのフィールド（M0からM8）が
用いられて、異なるマルチキャスト・セッションに関連
するセルを区別する。M0がLSBであり、このアドレス構
造では、Ｍフィールドが必須である。
本発明によるバス上での動作のシーケンスは、固定さ
れている。要求サイクルが、バス伝送フレームにおける
最初である。要求サイクルの間は、メイン又は拡張バス
上の任意の又はすべてのバス・ユーザは、バス・アクセ
スの要求をなし得る。バス・アクセスの要求は、送るべ
きセルを有するバス・ユーザによってなされ、要求バス
・サイクルの間に、その割り当てられた１又は複数の要
求ビットをアサートするユーザによってなされる。用い
られる電気技術は、すべて、「オープン・ドレイン」型
の技術であって、要求ビット手段をアサートすることに
より、ユーザは、要求サイクルの間に、その１又は複数
のビットを「プルダウン」する。固定されたアクセス・
プライオリティ、従って、１ビットの要求フィールド割
り当てだけを有するバス・ユーザは、セルが送られる準
備ができているならば、割り当てられたビットをアサー
トする。２つの要求ビットを割り当てられた、従って、
可変プライオリティを有するバス・ユーザは、要求サイ
クルの間に１又は２ビットのどちらかをアサートし、プ
ライオリティのレベルは、動作条件に依存する。
可変プライオリティとして定義されたバス・ユーザ
は、依然として、プライオリティの１つのレベルにおい
て、すべての要求を行う。２つの例は、高トラフィック
・ユーザと低トラフィック・ユーザとである。高トラフ
ィック・ユーザは、すべての要求を高いプライオリティ
で行い、インレット待ち行列を避けるが、他方で、低ト
ラフィック・ユーザは、すべての要求を低いプライオリ
ティで行うが、これは、それが、サービスに関していく
ぶん待つ余裕があるからである。また、ユーザは、それ
自身の内部条件の瞬間的な測定に基づいて、そのアクセ
ス・プライオリティを変更することを動的に決定でき
る。例えば、プライオリティのレベルは、そのインレッ
ト待ち行列の深さが何らかの限度を超える場合には、ユ
ーザが増加させ得る。バスは、バス・アービタがどちら
のバス・ユーザが固定されたプライオリティを有し、そ
のプライオリティが何であり、どちらのバス・ユーザが
動的なプライオリティを有しているかを知っている場合
に限り、両方のメカニズムが共存することを許容する。
フレームのセルボディ・フェーズの14サイクルの間
に、現在の付与を受け取ったユーザは、セルをバスに対
して駆動する。ユーザは、図７に定義されている順序で
14サイクルをすべて駆動し、すべてのフィールドを完了
させる。フレームの最後のサイクルは付与サイクルであ
り、その間に、バス・アービタは、１つのセルに対し１
つの特定のユーザとして、バスへのアクセスを与える。
バス・アービタが付与サイクルの間に与えるバス・アク
セス付与は、直後のセルボディのためのものである。す
なわち、付与サイクルに続く第２のクロック・サイクル
において開始するセルボディである。付与サイクルに続
く直後のサイクルは、次の要求サイクルであり、次の１
つであり、次に続くセルボディの最初である。
以上で、非同期データ伝送及びソース・トラフィック
制御システムのいくつかの実施例を説明し図解してき
た。本発明の特定の実施例を説明してきたが、本発明が
それに限定されることを意図するものではない。その理
由は、本発明は、この技術が許容するのと同様の範囲を
有することが意図されており、また、この明細書もその
ようなに読み得ることが意図されているからである。よ
って、32ビットのバス程度にフレーム幅が開示されてい
るが、ほかのフレーム構成を用いることもできることが
理解されよう。同様に、フレームのサイクルの好適な数
は16であるが、15のサイクル・フレームも、本発明の概
念から離れることなく、用いることができる。また、３
つの特定のクロック・バスが示されているが、ほかのタ
イプのクロック・バスを用いて同じ結果を得ることもで
きる。更に、要求フィールドに関して特定のフォーマッ
トが開示されているが、ほかのフォーマットを用いるこ
とも可能であり、本明細書に開示されているものと同じ
又は同様の機能を達成することができる。従って、当業
者であれば、次の請求の範囲に記載されている精神と範
囲から逸脱することなく、これ以外の修正を提供された
発明に対して行うことができることが、理解されよう。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−191133（ＪＰ，Ａ) 特開 昭63−106059（ＪＰ，Ａ) 特開 昭63−204350（ＪＰ，Ａ) 特開 平２−288530（ＪＰ，Ａ) 特開 平２−117242（ＪＰ，Ａ) 特開 平４−230140（ＪＰ，Ａ) 特開 平６−75874（ＪＰ，Ａ) 特開 表57−502243（ＪＰ，Ａ) 米国特許4789926（ＵＳ，Ａ) 米国特許5452330（ＵＳ，Ａ) 米国特許5084872（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/403 G06F 13/362 H04L 12/56

Claims (27)

    (57)【特許請求の範囲】
  1. 【請求項１】非同期データ伝送及びソース・トラフィッ
    ク制御システムであって、 ａ）双方向データ・バスと、 ｂ）第１の周波数の第１のクロック信号を有する第１の
    クロック・バスと、 ｃ）前記双方向データ・バスに双方向的に結合され、前
    記第１のクロック・バスに結合されたバス・マスタと、 ｄ）前記双方向データ・バスに双方的に結合され、前記
    第１のクロック・バスに結合され、前記第１のクロック
    信号を受け取る複数のバス・ユーザと、を備えており、 前記複数のバス・ユーザには、前記複数のバス・ユーザ
    によってなされた要求に応答して、前記バス・マスタに
    より、前記双方向データ・バスへの書き込みアクセスが
    個別に付与され、前記複数のバス・ユーザによる前記要
    求は、反復するバス・フレーム・フォーマットの要求フ
    ィールドの間になされ、前記書き込みアクセスは、前記
    反復するバス・フレーム・フォーマットの付与フィール
    ドの間に、前記バス・マスタにより、個別のバス・ユー
    ザに対して付与され、 前記反復するバス・フレーム・フォーマットは、所定の
    数のサイクルの前記第１のクロック信号を含み、前記所
    定の数のサイクルは、前記要求フィールドとデータ・フ
    ィールドと前記付与フィールドとを定義し、 第１のフレームの前記要求フィールドにおいてなされた
    前記要求の１つは、第２のフレームの前記データ・フィ
    ールドの間に、書き込みアクセスに対する前記第１のフ
    レームの前記付与フィールドにおいて付与される、非同
    期データ伝送及びソース・トラフィック制御システム。
  2. 【請求項２】請求項１記載のシステムであって、前記双
    方向データ・バスは、32ビット幅であるシステム。
  3. 【請求項３】請求項１記載のシステムであって、前記第
    １のクロック・バスは、前記バス・マスタによって駆動
    されるシステム。
  4. 【請求項４】請求項１記載のシステムであって、前記反
    復するバス・フレームは、15又は16サイクルの前記第１
    のクロック信号を含むシステム。
  5. 【請求項５】請求項４記載のシステムであって、 前記要求フィールドは、前記15又は16のクロック・サイ
    クルの第１のものの間に生じ、前記付与フィールドは、
    前記15又は16のクロック・サイクルの最後のものの間に
    生じる、システム。
  6. 【請求項６】請求項１記載のシステムであって、 前記複数のバス・ユーザのそれぞれは、ページ内に一意
    的な識別番号を有し、 前記バス・ユーザは、その一意的な識別番号を前記双方
    向バスに書き込むことにより、そのページの前記要求フ
    ィールドの間に要求をする、システム。
  7. 【請求項７】請求項６記載のシステムであって、前記一
    意的な識別番号のそれぞれは、複数のバイナリ０と１つ
    のバイナリ１とから成るシステム。
  8. 【請求項８】請求項６記載のシステムであって、 前記複数のバス・ユーザは、グループに従って配列され
    ており、 前記一意的な識別番号は、グループの識別番号を含む、
    システム。
  9. 【請求項９】請求項８記載のシステムであって、 前記複数のバス・ユーザは、１度に１グループが要求を
    し、前記付与フィールドは、どのグループが次に要求を
    するのかを識別するグループ識別番号を含む、システ
    ム。
  10. 【請求項１０】請求項６記載のシステムであって、 前記付与フィールドは、前記ページの中の前記一意的な
    識別番号の１つに関係する複数のビットを含み、前記一
    意的な識別番号の前記１つは、前記要求フィールドの間
    に前記双方向データ・バスに書き込まれた１ビットに対
    応する、システム。
  11. 【請求項１１】請求項１記載のシステムであって、前記
    バス・マスタは、アービトレーション・アルゴリズムに
    従って要求を付与するシステム。
  12. 【請求項１２】請求項１記載のシステムであって、 所定の量のデータを前記データ・フィールドに書き込む
    ことができ、 前記複数のバス・ユーザのそれぞれは、前記複数のバス
    ・ユーザのそれぞれが送らなければならないそれぞれの
    所定の量のデータに対して１つの要求をする、システ
    ム。
  13. 【請求項１３】請求項１記載のシステムであって、 ｅ）第２の周波数の第２のクロック信号を有するクロッ
    ク・フレーム・バスを更に備え、前記バス・マスタと前
    記複数のバス・ユーザのそれぞれとは、前記第２のクロ
    ック・バスに結合されており、 前記第２のクロック信号の各サイクルは、前記反復する
    バス・フレームを含む所定の数の第１のクロック信号の
    中の最初の１つを指示する、システム。
  14. 【請求項１４】請求項13記載のシステムであって、前記
    第２のクロック・バスは前記バス・マスタによって駆動
    されるシステム。
  15. 【請求項１５】請求項１記載のシステムであって、 ｅ）第２の周波数の第２のクロック信号を有する第２の
    クロック・バスを更に備え、前記第２の周波数は前記第
    １の周波数よりも高く、前記複数のバス・ユーザのそれ
    ぞれは、前記第２のクロック・バスに結合されており、 前記複数のバス・ユーザのそれぞれは、前記第２の周波
    数で、前記双方向データ・バスに書き込む、システム。
  16. 【請求項１６】請求項15記載のシステムであって、前記
    第２のクロック・バスは、前記バス・マスタによって前
    記データ・バスへのアクセスを付与されたバス・ユーザ
    により駆動されるシステム。
  17. 【請求項１７】バス・マスタと複数のバス・ユーザとが
    双方向データ・バスと第１のクロック・バスとに結合さ
    れている非同期データ伝送及びソース・トラフィック制
    御の方法であって、 ａ）データ伝送のためのバス・フレーム・フォーマット
    を、その間にデータが前記双方向データ・バスに書き込
    まれる前記第１のクロック・バスの所定の数の第１のク
    ロック・サイクルとして定義するステップと、 ｂ）前記バス・フレーム・フォーマットの前記所定の数
    の第１のクロック・サイクルの１つを、その間に送るべ
    きデータを有するバス・ユーザが前記双方向データ・バ
    スへのアクセスのために要求を書き込む要求フィールド
    として定義するステップと、 ｃ）前記バス・フレーム・フォーマットの前記所定の数
    の第１のクロック・サイクルの別の１つを、その間に前
    記バス・マスタが前記双方向データ・バスへのアクセス
    の付与を書き込み送るべきデータを有する前記バス・ユ
    ーザの選択された１つを識別する付与フィールドとして
    定義するステップと、 ｄ）前記バス・フレーム・フォーマットの複数の前記所
    定の数の第１のクロック・サイクルを、その間に前記複
    数のバス・ユーザの先に選択された１つがデータを前記
    双方向データ・バスに書き込むデータ・フィールドとし
    て定義するステップと、を含み、 前記データ・フィールドは、前記要求フィールドに続
    き、前記付与フィールドに先行し、 送るべきデータを有する前記バス・ユーザの前記選択さ
    れた１つは、第１のフレームの前記付与フィールドにお
    いて、第２のフレームにおける前記複数のバス・ユーザ
    の前記先に選択された１つとして識別される、方法。
  18. 【請求項１８】請求項17記載の方法であって、 ｅ）フレーム・クロック・バスを前記バス・マスタと前
    記複数のバス・ユーザとに結合するステップと、 ｆ）前記フレーム・クロック・バスのそれぞれのクロッ
    ク・サイクルにおいてフレームを開始するステップと、 を更に含む方法。
  19. 【請求項１９】請求項17記載の方法であって、 ｅ）前記複数のバス・ユーザのそれぞれにページ内の一
    意的な識別番号を割り当てるステップを更に含み、 送るべきデータを有する前記バス・ユーザは、前記バス
    ・ユーザの前記一意的な識別番号に対応する少なくとも
    １ビットの位置において前記双方向データ・バスに書き
    込むことによって、前記ページに対する前記要求フィー
    ルドの間に、アクセスを要求し、 前記バス・マスタは、前記双方向データ・バスに対し
    て、前記バス・ユーザの前記選択された１つの前記一意
    的な識別番号に対応する複数ビットを書き込むことによ
    って、前記付与フィールドの間に、アクセスを付与す
    る、方法。
  20. 【請求項２０】請求項17記載の方法であって、 前記バス・マスタが、送るべきデータを有している前記
    バス・ユーザのどれがアービトレーション・アルゴリズ
    ムに基づいてアクセスを付与されるかを決定する方法。
  21. 【請求項２１】非同期データ伝送及びソース・トラフィ
    ック制御システムであって、 ａ）第１の双方向データ・バスと、 ｂ）第１の周波数の第１のクロック信号を有する第１の
    クロック・バスと、 ｃ）前記第１の双方向データ・バスに双方向的に結合さ
    れ、前記第１のクロック・バスに結合された第１のバス
    ・マスタと、 ｄ）第１の肯定応答バスと、 ｅ）前記第１の双方向データ・バスと前記肯定応答バス
    とに双方的に結合され、前記第１のクロック・バスに結
    合され、前記第１のクロック信号を受け取る複数の第１
    のバス・ユーザと、を備えており、 前記複数の第１のバス・ユーザには、前記複数の第１の
    バス・ユーザによってなされた要求に応答して、前記バ
    ス・マスタへの書き込みアクセスが個別に付与され、前
    記複数の第１のバス・ユーザによる前記要求は、反復す
    るバス・フレーム・フォーマットの要求フィールドの間
    になされ、前記書き込みアクセスは、前記反復するバス
    ・フレーム・フォーマットの付与フィールドの間に、前
    記第１のバス・マスタにより、個別の第１のバス・ユー
    ザに対して付与され、 前記反復するバス・フレーム・フォーマットは、所定の
    数のサイクルの前記第１のクロック信号を含み、前記所
    定の数のサイクルは、前記要求フィールドとデータ・フ
    ィールドと前記付与フィールドとを定義し、 第１のフレームの前記要求フィールドにおいてなされた
    前記要求の１つは、第２のフレームの前記データ・フィ
    ールドの間に、書き込みアクセスに対する前記第１のフ
    レームの前記付与フィールドにおいて付与され、 アクセスを付与される前記個別の第１のバス・ユーザ
    は、前記第２のフレームの前記付与フィールドの間に前
    記肯定応答バスをアサートする、非同期データ伝送及び
    ソース・トラフィック制御システム。
  22. 【請求項２２】請求項21記載のシステムであって、 前記バス・ユーザのそれぞれには、前記要求フィールド
    の中の１ビットが割り当てられ、前記要求フィールドに
    おけるそれぞれのビットをアサートすることによって、
    要求が、前記バス・ユーザによりなされるシステム。
  23. 【請求項２３】請求項22記載のシステムであって、 前記バス・ユーザの少なくともいくつかは、前記要求フ
    ィールドの中の２ビットが割り当てられ、前記２ビット
    の一方又は両方をアサートすることにより、要求をな
    し、アクセスのプライオリティは、前記２ビットのどち
    らがアサートされるかによって決定されるシステム。
  24. 【請求項２４】請求項21記載のシステムであって、前記
    複数のバス・ユーザのそれぞれはアドレスを有し、宛て
    先バス・ユーザのアドレスは、前記バス・フレーム・フ
    ォーマットのルーティング・フィールドの間に前記双方
    向データ・バスに書き込まれるシステム。
  25. 【請求項２５】請求項24記載のシステムであって、 ｆ）前記複数のバス・ユーザが双方向的に結合されてい
    る輻輳バスを更に備えており、 前記付与フィールドの間のアサートされた輻輳バスは、
    前記宛て先バス・ユーザの輻輳された状態を指示する、
    システム。
  26. 【請求項２６】請求項24記載のシステムであって、 宛て先バス・ユーザの前記アドレスは、別のバス・ユー
    ザ又は前記バス・マスタの一方によって前記双方向デー
    タ・バスに書き込まれるシステム。
  27. 【請求項２７】請求項24記載のシステムであって、 ｆ）第２の双方向データ・バスと、 ｇ）第２のクロック・バスと、 ｈ）前記第２の双方向データ・バスに双方向的に結合さ
    れ、前記第１のクロック・バスに結合された第２のバス
    ・マスタと、 ｉ）前記第２の双方向データ・バスに双方的に結合さ
    れ、前記第２のクロック・バスに結合された複数の第２
    のバス・ユーザと、を備えており、 前記第２のバス・ユーザの１つは、前記第１のバス・ユ
    ーザの１つに双方向的に結合されており、 前記複数の第２のバス・ユーザには、前記複数の第２の
    バス・ユーザによってなされた要求に応答して、前記第
    ２のバス・マスタにより、前記第２の双方向データ・バ
    スへの書き込みアクセスが個別に付与され、前記複数の
    第２のバス・ユーザによる前記要求は、前記要求フィー
    ルドの間になされる、システム。
JP50989195A 1993-09-20 1994-09-20 非同期データ伝送及びソース・トラフィック制御システム Expired - Fee Related JP3516684B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12388193A 1993-09-20 1993-09-20
US08/123,881 1993-09-20
US21339894A 1994-03-14 1994-03-14
US08/213,398 1994-03-14
PCT/US1994/010642 WO1995008887A1 (en) 1993-09-20 1994-09-20 Asynchronous data transfer and source traffic control system

Publications (2)

Publication Number Publication Date
JPH09504919A JPH09504919A (ja) 1997-05-13
JP3516684B2 true JP3516684B2 (ja) 2004-04-05

Family

ID=26822004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50989195A Expired - Fee Related JP3516684B2 (ja) 1993-09-20 1994-09-20 非同期データ伝送及びソース・トラフィック制御システム

Country Status (11)

Country Link
US (1) US5901146A (ja)
EP (1) EP0724796B1 (ja)
JP (1) JP3516684B2 (ja)
CN (1) CN1088299C (ja)
AU (1) AU7838894A (ja)
CA (1) CA2170602C (ja)
DE (1) DE69431846T2 (ja)
DK (1) DK0724796T3 (ja)
ES (1) ES2187535T3 (ja)
PT (1) PT724796E (ja)
WO (1) WO1995008887A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104724A (en) * 1993-09-20 2000-08-15 Transwitch Corp. Asynchronous data transfer and source traffic control system
US5729546A (en) * 1995-06-21 1998-03-17 Cisco Systems, Inc. Expandable communication cell bus for multiplexing and concentrating communication cell traffic onto high speed lines
US6091729A (en) * 1996-11-27 2000-07-18 Alcatel Usa Sourcing, L.P. Methods and apparatus for high-speed data transfer that minimizes conductors
IT1290337B1 (it) * 1997-02-17 1998-10-22 Italtel Spa Sistema per la trasmissione di dati tra una unita' centrale e una pluralita' di unita' periferiche per il tramite di un bus sincrono ad
IT1290336B1 (it) * 1997-02-17 1998-10-22 Italtel Spa Metodo di comunicazione tra una unita' centrale e una pluralita' di unita' periferiche per il tramite di un bus sincrono ad alta velocita,
US6160653A (en) * 1997-03-26 2000-12-12 Sun Microsystems, Inc. Optical computer bus with dynamic bandwidth allocation
US6119188A (en) * 1997-05-27 2000-09-12 Fusion Micromedia Corp. Priority allocation in a bus interconnected discrete and/or integrated digital multi-module system
GB2327579B (en) * 1997-07-22 2000-06-07 Motorola Israel Ltd Apparatus for controlling of data transportation and a method
US6480498B1 (en) * 1998-07-01 2002-11-12 National Semiconductor Corporation High speed network switch bus clock
US6535520B1 (en) * 1998-08-14 2003-03-18 Cisco Technology, Inc. System and method of operation for managing data communication between physical layer devices and ATM layer devices
US6724772B1 (en) * 1998-09-04 2004-04-20 Advanced Micro Devices, Inc. System-on-a-chip with variable bandwidth
US6639899B1 (en) * 1999-10-14 2003-10-28 Alcatel Canada Inc. Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices
FR2820921A1 (fr) * 2001-02-14 2002-08-16 Canon Kk Dispositif et procede de transmission dans un commutateur
KR100441606B1 (ko) * 2001-10-05 2004-07-23 삼성전자주식회사 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법
US7313151B2 (en) * 2002-02-06 2007-12-25 Transwitch Corporation Extendible asynchronous and synchronous interface bus for broadband access
US20030206550A1 (en) * 2002-04-30 2003-11-06 Transwitch Corporation Methods and apparatus for increasing the number of UTOPIA ports in an ATM device
US7120327B2 (en) * 2002-11-27 2006-10-10 International Business Machines Corporation Backplane assembly with board to board optical interconnections
US7274657B2 (en) * 2002-12-23 2007-09-25 Transwitch Corporation Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system
US7342885B2 (en) * 2003-01-15 2008-03-11 Transwitch Corporation Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system
EP1445704A1 (en) * 2003-02-06 2004-08-11 STMicroelectronics S.r.l. Synchronization method of data interchange of a communication network and corresponding circuit and architecture
US7430201B1 (en) 2003-03-21 2008-09-30 Transwitch Corporation Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system
US7350002B2 (en) * 2004-12-09 2008-03-25 Agere Systems, Inc. Round-robin bus protocol
FR2907930B1 (fr) * 2006-10-27 2009-02-13 Viaccess Sa Procede de detection d'une utilisation anormale d'un processeur de securite.
DE502007002941D1 (de) * 2007-08-23 2010-04-08 Siemens Ag Verfahren zur Datenübertragung
CN102347877A (zh) * 2010-07-30 2012-02-08 中兴通讯股份有限公司 总线调度方法及装置
TWI490698B (zh) * 2013-05-10 2015-07-01 Integrated Circuit Solution Inc 高速資料傳輸架構
US9563590B2 (en) * 2014-03-17 2017-02-07 Nxp Usa, Inc. Devices with arbitrated interface busses, and methods of their operation
CN106874237B (zh) * 2017-03-08 2019-08-27 上海冉能自动化科技有限公司 基于二总线的数据同步方法及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1086397A (en) * 1976-09-14 1980-09-23 Charles G. Diefenderfer Polling an data communication system having a pulse position to binary address conversion circuit
US4156798A (en) * 1977-08-29 1979-05-29 Doelz Melvin L Small packet communication network
US4375681A (en) * 1980-06-03 1983-03-01 Rockwell International Corporation Protected muldem with interchangeable circuits of different data rates
US4460993A (en) * 1981-01-12 1984-07-17 General Datacomm Industries Inc. Automatic framing in time division multiplexer
US4488293A (en) * 1981-12-23 1984-12-11 International Telephone And Telegraph Corporation Asynchronous digital TDM multiplexer-demultiplexer combination
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
DE3424866C2 (de) * 1984-07-06 1986-04-30 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren und Anordnung zur Übertragung von Daten, insbesondere in einem Flugzeug
US4685101A (en) * 1984-12-20 1987-08-04 Siemens Aktiengesellschaft Digital multiplexer for PCM voice channels having a cross-connect capability
US4789926A (en) * 1985-08-06 1988-12-06 International Business Machines Corporation Digital data processing arbitration system
US4727536A (en) * 1986-06-19 1988-02-23 General Datacomm, Inc. Variable control and data rates in highly efficient multiplexer
US4750168A (en) * 1986-07-07 1988-06-07 Northern Telecom Limited Channel allocation on a time division multiplex bus
US4815074A (en) * 1986-08-01 1989-03-21 General Datacomm, Inc. High speed bit interleaved time division multiplexer for multinode communication systems
US4817037A (en) * 1987-02-13 1989-03-28 International Business Machines Corporation Data processing system with overlap bus cycle operations
US5048012A (en) * 1987-04-03 1991-09-10 Advanced Micro Devices, Inc. Data link controller with flexible multiplexer
JPH02117242A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置のバス制御方式
EP0390978A1 (en) * 1989-04-03 1990-10-10 Koninklijke Philips Electronics N.V. Communication system with a two-wire serial backbone bus for connecting bridges to secondary three-wire buses
FR2648652B1 (fr) * 1989-06-19 1994-03-18 Alcatel Business Systems Interface pour acces en emission et en reception au support de transmission synchrone d'un reseau de commutation reparti
DE69021873T2 (de) * 1990-05-11 1996-04-04 Alcatel Nv Datenübertragungsanordnung bestehend aus einer Haupteinrichtung angeschlossen an einer Mehrzahl von sekundären Einrichtungen.
US5276678A (en) * 1990-06-18 1994-01-04 Intelect, Inc. Distributed switching and telephone conferencing system
GB2264844B (en) * 1992-02-28 1995-09-20 Texas Instruments Ltd Signal interface for coupling a network front end circuit to a network adapter circuit
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer

Also Published As

Publication number Publication date
CN1134207A (zh) 1996-10-23
DE69431846D1 (de) 2003-01-16
CA2170602C (en) 2004-03-23
AU7838894A (en) 1995-04-10
EP0724796A1 (en) 1996-08-07
EP0724796A4 (en) 1999-11-24
CA2170602A1 (en) 1995-03-30
CN1088299C (zh) 2002-07-24
DE69431846T2 (de) 2003-07-17
WO1995008887A1 (en) 1995-03-30
EP0724796B1 (en) 2002-12-04
DK0724796T3 (da) 2003-03-31
JPH09504919A (ja) 1997-05-13
ES2187535T3 (es) 2003-06-16
PT724796E (pt) 2003-04-30
US5901146A (en) 1999-05-04

Similar Documents

Publication Publication Date Title
JP3516684B2 (ja) 非同期データ伝送及びソース・トラフィック制御システム
JP3153509B2 (ja) セルスケジューラを操作する方法、およびスケジューリングシステム
US5604742A (en) Communications system and method for efficient management of bandwidth in a FDDI station
US5001707A (en) Method of providing reserved bandwidth in a dual bus system
US5633870A (en) Method and apparatus for controlling data flow through an ATM interface
EP0082200B1 (en) Processor facilities for integrated packet and voice switching
US6035360A (en) Multi-port SRAM access control using time division multiplexed arbitration
US5949789A (en) Arbitration ring for accessing a limited bandwidth switching network
EP0383475A2 (en) Shared resource arbitration
JPH0319745B2 (ja)
KR910017798A (ko) 동기 링크 인터페이스 및 비동기 호스트 프로세서 인터페이스를 갖는 종합 데이터 링크 제어기
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
US6112258A (en) Multi-cycle I/O ASIC communication system having an arbiter circuit capable of updating address table associated with each I/O ASIC on bus
US6813249B1 (en) System and method for prefetching data
US6104724A (en) Asynchronous data transfer and source traffic control system
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
US5883895A (en) Arbitration ring with automatic sizing for a partially populated switching network
US5680401A (en) Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells
US4796022A (en) Double transit bus system
US6912566B1 (en) Memory device and method for operating the memory device
RU175049U9 (ru) УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire
US4633461A (en) Switching control for multiple stage time division switch
JP2865314B2 (ja) パケット通信装置
US7072292B2 (en) Methods and apparatus for supporting multiple Utopia masters on the same Utopia bus
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040121

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees