JPH02117242A - パケット通信装置のバス制御方式 - Google Patents
パケット通信装置のバス制御方式Info
- Publication number
- JPH02117242A JPH02117242A JP63271600A JP27160088A JPH02117242A JP H02117242 A JPH02117242 A JP H02117242A JP 63271600 A JP63271600 A JP 63271600A JP 27160088 A JP27160088 A JP 27160088A JP H02117242 A JPH02117242 A JP H02117242A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- packet
- transfer
- control
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000002860 competitive effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
- H04L12/40189—Flexible bus arrangements involving redundancy by using a plurality of bus systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40143—Bus networks involving priority mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の目的コ
(産業上の利用分野)
木ざt明はパケット通信装置のバス制御力′15℃に関
するものである。
するものである。
(従来の技術)
第3図は、従来のパケット通信装僅の構成を示す図であ
り、n個の端末11−1〜11−n(TE)はそれぞれ
に対応した端末インタフェース(TEI F ) 12
−1〜12−nと接続され、さらに各端末インタフェー
ス12−1〜12−nは共通のデータパスコ3に接続さ
れている。
り、n個の端末11−1〜11−n(TE)はそれぞれ
に対応した端末インタフェース(TEI F ) 12
−1〜12−nと接続され、さらに各端末インタフェー
ス12−1〜12−nは共通のデータパスコ3に接続さ
れている。
この構成において、各端末11−1〜1−nからの送イ
8データはそれぞれ対応する端末インタフェース12−
1〜12−nで所定情報単位(例えば、64バイト単位
)のパケットに分解され、宛先・@報どして相手端末イ
ンタフェースのアドレス(DLA)が付加され、さらに
データバス13の占有権を獲得するためのヘッダ(BA
H)が付加されてバス13の出力タイミングに同期して
バス13に出力される。
8データはそれぞれ対応する端末インタフェース12−
1〜12−nで所定情報単位(例えば、64バイト単位
)のパケットに分解され、宛先・@報どして相手端末イ
ンタフェースのアドレス(DLA)が付加され、さらに
データバス13の占有権を獲得するためのヘッダ(BA
H)が付加されてバス13の出力タイミングに同期して
バス13に出力される。
一方、データバス13に転送されてくるパケットは各端
末インタフェース12−〜12−nで共通に受信される
。そこで、各端末インタフェース12−1〜12−nは
パケット内の宛先情報(DLA)を調べ、自己に対する
ものとわかれば、パケット内のDLAを削除し、通信内
容を表わすデータ部分のみを対応する端末に転送する。
末インタフェース12−〜12−nで共通に受信される
。そこで、各端末インタフェース12−1〜12−nは
パケット内の宛先情報(DLA)を調べ、自己に対する
ものとわかれば、パケット内のDLAを削除し、通信内
容を表わすデータ部分のみを対応する端末に転送する。
ところでこの種の装置では、各端末11−1〜11−n
が同時にデータ送信要求を5で生ずる場合Bあり、しか
もそれぞれの端末インタフェース12−1〜12−nは
同一のデータバス13に接続されている。このために、
複数の端末11−1〜11−nから同時にデータ送信要
求が光生した場合には、いずれかの端末がデータパスコ
3をデータ送信期間中だけ占有するという手続が必要に
なる。このために、ヘッダBAHを用いたデータバス1
3の競合制御が行なわれる。
が同時にデータ送信要求を5で生ずる場合Bあり、しか
もそれぞれの端末インタフェース12−1〜12−nは
同一のデータバス13に接続されている。このために、
複数の端末11−1〜11−nから同時にデータ送信要
求が光生した場合には、いずれかの端末がデータパスコ
3をデータ送信期間中だけ占有するという手続が必要に
なる。このために、ヘッダBAHを用いたデータバス1
3の競合制御が行なわれる。
競合制御では、同時にパケットの送出が行なわれた端末
インタフェースの中から最も優先度の高いものに対して
パケットの送信権、すなわちデータバス13の占有権が
与えられる。この競合制御は、各端末インタフェース1
2−1〜12−nに対して優先順位を設け、ヘッダBA
Hにその順位を表わす番号を一意に設定することで行な
われる。ずなわら、データ送信を行いたい端末インタフ
ェースは、第4図のタイムヂャートに示すバスタイミン
グクロックCCCKに同期してヘッダBAHをバス13
に出力する。続いて、バス13上のヘッダBAHを調べ
、自己よりも優先順位の高い端末インタフェースの出力
したヘッダBAHの有無を判定する。
インタフェースの中から最も優先度の高いものに対して
パケットの送信権、すなわちデータバス13の占有権が
与えられる。この競合制御は、各端末インタフェース1
2−1〜12−nに対して優先順位を設け、ヘッダBA
Hにその順位を表わす番号を一意に設定することで行な
われる。ずなわら、データ送信を行いたい端末インタフ
ェースは、第4図のタイムヂャートに示すバスタイミン
グクロックCCCKに同期してヘッダBAHをバス13
に出力する。続いて、バス13上のヘッダBAHを調べ
、自己よりも優先順位の高い端末インタフェースの出力
したヘッダBAHの有無を判定する。
その結果、自己よりも優先順位の高い端末インタフェー
スが出力したBAHがバス13上に検出された場合、そ
の端末インタフェースは宛先情報(DAL)以降のパケ
ットの送出を中止して、次のサイクルまでパケットの送
出を待機させる。しかし、自己よりも優先順位の高い端
末インタフェースの出力したヘッダBAHがバス13上
に検出されないときには、その端末インタフェースがバ
ス13の占有権を獲得し、パケットを送出す°る。
スが出力したBAHがバス13上に検出された場合、そ
の端末インタフェースは宛先情報(DAL)以降のパケ
ットの送出を中止して、次のサイクルまでパケットの送
出を待機させる。しかし、自己よりも優先順位の高い端
末インタフェースの出力したヘッダBAHがバス13上
に検出されないときには、その端末インタフェースがバ
ス13の占有権を獲得し、パケットを送出す°る。
従って、ヘッダBAHの送出が終了した段階でパケット
の出力が許可されるのは、同時にパケットの送出が行な
われた端末インタフエースの中の最も優先順位の高い端
末インタフェースのみとなる。
の出力が許可されるのは、同時にパケットの送出が行な
われた端末インタフエースの中の最も優先順位の高い端
末インタフェースのみとなる。
第4図はパケットの送出タイミングを示すタイミングで
あり、14はバスタイミングクロックCCCK、15は
バス13の競合制御のためのヘッダ(BAH)、16は
相手端末インタフェースのアドレス(DLA)、17は
データであり、バスタイミングクロックCCCKのHレ
ベルからHレベルまでが1回のデータ転送サイクルであ
る。
あり、14はバスタイミングクロックCCCK、15は
バス13の競合制御のためのヘッダ(BAH)、16は
相手端末インタフェースのアドレス(DLA)、17は
データであり、バスタイミングクロックCCCKのHレ
ベルからHレベルまでが1回のデータ転送サイクルであ
る。
まず、端末11−1〜11−nからデータ送信要求が発
生すると、該端末が接続されている端末インタフェース
は、図のようにデータ17をDO〜D63の64バイト
φ位に分解し、かつ1バイトのDLAとBAHO〜BA
H3からなる3バイトのヘッダBAHを付加して全体で
68バイトのパケットととして組立て、バスタイミング
クロツタCCCKに同期してバス13に出力する。この
時、複数の端末インタフェースから同時にパケットが出
力された場合は、上述したような競合制御を行う。
生すると、該端末が接続されている端末インタフェース
は、図のようにデータ17をDO〜D63の64バイト
φ位に分解し、かつ1バイトのDLAとBAHO〜BA
H3からなる3バイトのヘッダBAHを付加して全体で
68バイトのパケットととして組立て、バスタイミング
クロツタCCCKに同期してバス13に出力する。この
時、複数の端末インタフェースから同時にパケットが出
力された場合は、上述したような競合制御を行う。
今、説明を簡単にするために端末インタフェースが第5
図に示すように8個ある場合を考え、かつデータバス1
3は8ビツトで構成され、各端末インタフェース11−
1〜11−8にはヘッダBAI−1として優先順位に相
当する番号n (n=o〜7)が与えられているものと
する。それぞれのへンダBAHは番号nをもとに2°を
16進数で表わした値であり、番号Oの端末インタフェ
ース11−1には(01)h、番号7の端末インタフェ
ース11−8には(80)hが与えられる。そこで、各
端末インタフェース11−1〜11−8はCCCKで示
されるデータ転送サイクルの開始とともにヘッダBAH
をDALEJ、後のデータに前置してデータバス13に
出力する。このとき、バス13は端末インタフェース内
のオーブンコレクタのドライバで駆動されるので8つの
端末インタフェース11−1〜11−8の全てが同時に
送信要求を発生した場合、バス13上のデータは(FF
)hとなり、この値が各端末インタフェースに取り込ま
れる。
図に示すように8個ある場合を考え、かつデータバス1
3は8ビツトで構成され、各端末インタフェース11−
1〜11−8にはヘッダBAI−1として優先順位に相
当する番号n (n=o〜7)が与えられているものと
する。それぞれのへンダBAHは番号nをもとに2°を
16進数で表わした値であり、番号Oの端末インタフェ
ース11−1には(01)h、番号7の端末インタフェ
ース11−8には(80)hが与えられる。そこで、各
端末インタフェース11−1〜11−8はCCCKで示
されるデータ転送サイクルの開始とともにヘッダBAH
をDALEJ、後のデータに前置してデータバス13に
出力する。このとき、バス13は端末インタフェース内
のオーブンコレクタのドライバで駆動されるので8つの
端末インタフェース11−1〜11−8の全てが同時に
送信要求を発生した場合、バス13上のデータは(FF
)hとなり、この値が各端末インタフェースに取り込ま
れる。
競合制御のルールでは、その中で最小のヘッダBAI−
(をもつ端末インタフェースが送信権を得ることができ
るので、結果的に最も下位のビットの位置に” 1 ”
を出力した番号Oの端末インタフェース11−1がパケ
ットの送信権を獲得し、バス13にパケットを送出する
ことが可能となる。
(をもつ端末インタフェースが送信権を得ることができ
るので、結果的に最も下位のビットの位置に” 1 ”
を出力した番号Oの端末インタフェース11−1がパケ
ットの送信権を獲得し、バス13にパケットを送出する
ことが可能となる。
(発明ツメ解決しようとする課題)
従来のパケット通信装置では、上述のように複数の端末
インタフェース11−1〜11−nが同一のデータバス
13に接続されており、しかもバケツ1へを送出するデ
ータパスコ3を用いてバス13の占有権@得のための競
合制御を行っている。このため、1回のデータ転送サイ
クルの前半、すなわち、ヘッダBAHの出力期間中に競
合制御lhを終了させる必要がある。しかし、実際には
512個程度の端末インタフェースが接続されることを
考えると、ヘッダBAHは3バイ1−となり、この時の
1バイトの転送サイクルを125nsとすれば、競合制
御は375nsの間に終了させなければならないことに
なり、バスをさらに高速化する必要がある場合には、競
合制御をさらに短時間に処]111する必要があり、バ
スの高速化が競合制御時間によって制約されるという問
題がある。
インタフェース11−1〜11−nが同一のデータバス
13に接続されており、しかもバケツ1へを送出するデ
ータパスコ3を用いてバス13の占有権@得のための競
合制御を行っている。このため、1回のデータ転送サイ
クルの前半、すなわち、ヘッダBAHの出力期間中に競
合制御lhを終了させる必要がある。しかし、実際には
512個程度の端末インタフェースが接続されることを
考えると、ヘッダBAHは3バイ1−となり、この時の
1バイトの転送サイクルを125nsとすれば、競合制
御は375nsの間に終了させなければならないことに
なり、バスをさらに高速化する必要がある場合には、競
合制御をさらに短時間に処]111する必要があり、バ
スの高速化が競合制御時間によって制約されるという問
題がある。
本発明はこのような問題点を除去し、バスの高速化に適
したパケット通信装置のバス制御方式を提供することを
目的とげる。
したパケット通信装置のバス制御方式を提供することを
目的とげる。
[弁明の構成]
(課題を解決するための手段)
本フ也明は、データバスを、競合制御用の情報を受ける
制御1バスと、宛先情報を含む通信情報のみを受ける転
送用バスとに分離して構成し、かつ名インタフェースは
パケットを送出する前の転送サイクルで前記制御バスに
競合制御用の・h1報を送出して競合制御を行い、前記
転送用のバスの占有権を予め獲15Iシておくように構
成したものである。
制御1バスと、宛先情報を含む通信情報のみを受ける転
送用バスとに分離して構成し、かつ名インタフェースは
パケットを送出する前の転送サイクルで前記制御バスに
競合制御用の・h1報を送出して競合制御を行い、前記
転送用のバスの占有権を予め獲15Iシておくように構
成したものである。
(作用)
各インタフェースは競合制御をデータ転送サイクルの1
サイクル前に完了させ、予めバスの使用を予約し、続く
次のデータ転送サイクルにDAL以後のパケットを転送
用バスに出力する。この場合、1個のパケット転送のた
めに、2サイクルの時間を必要とすることになるが、転
送用バスのピッ]−幅を従来の2倍で構成し、結果的に
従来と同じ時間でパケッ]・転送が可能となる。したが
って、競合制御llの処理時間としてパケット転送時間
と同じ時間を確保できることになり、転送用バスを高速
化したとしても競合副部処理時間が不足することはなく
なり、転送用バスの高速化を容易に行うことができる。
サイクル前に完了させ、予めバスの使用を予約し、続く
次のデータ転送サイクルにDAL以後のパケットを転送
用バスに出力する。この場合、1個のパケット転送のた
めに、2サイクルの時間を必要とすることになるが、転
送用バスのピッ]−幅を従来の2倍で構成し、結果的に
従来と同じ時間でパケッ]・転送が可能となる。したが
って、競合制御llの処理時間としてパケット転送時間
と同じ時間を確保できることになり、転送用バスを高速
化したとしても競合副部処理時間が不足することはなく
なり、転送用バスの高速化を容易に行うことができる。
(実施例)
第1図は本ブを明の一実施例を示す構成図であり、51
2個の端末1−1〜1−512はそれぞれ対応する端末
インタフェース2−1〜2−512に接続されており、
各端末インタフェース1〜1〜1−512は共通の制御
バス3と16ビツ1〜構成の転送用バス4に接続されて
いる。
2個の端末1−1〜1−512はそれぞれ対応する端末
インタフェース2−1〜2−512に接続されており、
各端末インタフェース1〜1〜1−512は共通の制御
バス3と16ビツ1〜構成の転送用バス4に接続されて
いる。
この構成において、各端末1−1〜1−512からデー
タ送信要求が発生するど、対応−する端末インタフェー
ス2−1〜2−512は、バクーツ1〜を送出す61つ
前のデータ転送サイクル(バス予約サイクル)で転送用
バス4の占有権を獲得ザるために第2図に示すバスタイ
ミングクロックC(、ECKに同期してヘッダBAHを
出力する。そし−て、BA)(による競合制御によって
バス4の占有権を獲得した端末インタフェースは、続<
CCCKで示されるデータ転送サイクルで送信データに
宛先情報としての相手端末インタフェースアドレス(D
LA)を付加したパケットを組立て、該パケットをバス
4に送出する。
タ送信要求が発生するど、対応−する端末インタフェー
ス2−1〜2−512は、バクーツ1〜を送出す61つ
前のデータ転送サイクル(バス予約サイクル)で転送用
バス4の占有権を獲得ザるために第2図に示すバスタイ
ミングクロックC(、ECKに同期してヘッダBAHを
出力する。そし−て、BA)(による競合制御によって
バス4の占有権を獲得した端末インタフェースは、続<
CCCKで示されるデータ転送サイクルで送信データに
宛先情報としての相手端末インタフェースアドレス(D
LA)を付加したパケットを組立て、該パケットをバス
4に送出する。
方、バス4に転送されてくるパケットは各端末インタフ
ェース2−1〜2−512で共通に受信される。そこで
、各端末インタフェース2−1〜512はパケット内の
宛先情報(DLA)を調べ、自己に対するものとわかれ
ば、バケット内のDLAを削除し、通信内容を表わすデ
ータ部分のみを対応する端末1−1〜1−512に転送
する。
ェース2−1〜2−512で共通に受信される。そこで
、各端末インタフェース2−1〜512はパケット内の
宛先情報(DLA)を調べ、自己に対するものとわかれ
ば、バケット内のDLAを削除し、通信内容を表わすデ
ータ部分のみを対応する端末1−1〜1−512に転送
する。
ところで、複数の端末インタフェース2−1〜2−51
2から同時にパケットの送信要求があった場合の競合制
御では、それらの端末インタフェースの中で最も優先度
の高い端末インタフェースに対してパケットの送信権が
与えられる。この競合制御は、前述のバス予約サイクル
の期間に行なわれるヘッダBAHの送出、受信、比較と
いった一連の動作の繰返しで行なわれる。
2から同時にパケットの送信要求があった場合の競合制
御では、それらの端末インタフェースの中で最も優先度
の高い端末インタフェースに対してパケットの送信権が
与えられる。この競合制御は、前述のバス予約サイクル
の期間に行なわれるヘッダBAHの送出、受信、比較と
いった一連の動作の繰返しで行なわれる。
具体的には、各端末インタフェース2−1〜2−512
には優先順位が設けられており、バス予約サイクルに制
御バス3に出力されるヘッダ8AHにその順位を表わす
番号が一意に設定されている。ここでは、端末インタフ
ェースが最大512個接続されているので、優先順位を
1位から512位までとし、各端末インタフェースのヘ
ッダBAHはO〜511までを割当てる。ヘッダBAH
は制御バス3に対し2進数のシリアルデータで出力され
る。したがって、ヘッダBAHは、第2図のタイミング
に示すようにBAH8(MSB)〜BAH0(LSD)
の9ビツト長になる。また、制御バス3へは、オーブン
コレクタ型のドライバによって送出される。
には優先順位が設けられており、バス予約サイクルに制
御バス3に出力されるヘッダ8AHにその順位を表わす
番号が一意に設定されている。ここでは、端末インタフ
ェースが最大512個接続されているので、優先順位を
1位から512位までとし、各端末インタフェースのヘ
ッダBAHはO〜511までを割当てる。ヘッダBAH
は制御バス3に対し2進数のシリアルデータで出力され
る。したがって、ヘッダBAHは、第2図のタイミング
に示すようにBAH8(MSB)〜BAH0(LSD)
の9ビツト長になる。また、制御バス3へは、オーブン
コレクタ型のドライバによって送出される。
送信要求のある端末インタフェース2−1〜2−512
は、第2図に示すバス予約サイクルのタイミングクロッ
クCCGKに同期してヘッダBAHを制御バス3にMS
B側よりシリアルに出力する。競合制御では制御バス3
に0″を出力した端末インタフェースが勝ち残るように
制御されている。ただし、“0″を出力した端末インタ
フェースが存在しないときはそれ以外の端末インタフェ
ースは全て勝ち残ることができる。従って、ヘッダBA
I−1を出力した端末インタフェースは、制御バス3の
データ(BAH)を受信して勝ち負けの判断をする。こ
こで負けた端末インタフェースは、以後のBAI−1の
ビットの出力を中止する。最終的に、9ピツトすべてを
出力し終えると、最も優先順位が高かった端末インタフ
ェースが勝ち残り、この端末インタフェースがバス4の
占有権を獲得し、続くデータ転送サイクルで宛先情報(
DLA)を含むパケットを出力する。
は、第2図に示すバス予約サイクルのタイミングクロッ
クCCGKに同期してヘッダBAHを制御バス3にMS
B側よりシリアルに出力する。競合制御では制御バス3
に0″を出力した端末インタフェースが勝ち残るように
制御されている。ただし、“0″を出力した端末インタ
フェースが存在しないときはそれ以外の端末インタフェ
ースは全て勝ち残ることができる。従って、ヘッダBA
I−1を出力した端末インタフェースは、制御バス3の
データ(BAH)を受信して勝ち負けの判断をする。こ
こで負けた端末インタフェースは、以後のBAI−1の
ビットの出力を中止する。最終的に、9ピツトすべてを
出力し終えると、最も優先順位が高かった端末インタフ
ェースが勝ち残り、この端末インタフェースがバス4の
占有権を獲得し、続くデータ転送サイクルで宛先情報(
DLA)を含むパケットを出力する。
第2図で示す例では、パケット長は66バイ1〜(Do
〜D31とDLAの合計33バイト×2)、バス4の転
送速度は8MHz (1バイト=125ns)として
いる。従って、1パケツトの転送時間は125nsx3
3バイト=4.125μsとなる。したがって、競合制
御はパケット転送時間と同じ4.125μs内で行えば
よいことになり、バス4のデータ転送速度を4倍の1μ
sにしたとしても余裕をもって競合制御を行うことがで
きる。
〜D31とDLAの合計33バイト×2)、バス4の転
送速度は8MHz (1バイト=125ns)として
いる。従って、1パケツトの転送時間は125nsx3
3バイト=4.125μsとなる。したがって、競合制
御はパケット転送時間と同じ4.125μs内で行えば
よいことになり、バス4のデータ転送速度を4倍の1μ
sにしたとしても余裕をもって競合制御を行うことがで
きる。
換言すれば、競合制御時間に制約されることなくバス4
の転送速度をさらに高速にすることが可能になる。
の転送速度をさらに高速にすることが可能になる。
なお、制御バス3と転送用バス4とは物理的に分離され
ているので両者の動作クロックは別々に設けてもよい。
ているので両者の動作クロックは別々に設けてもよい。
[発明の効果〕
以上説明下用に本発明によれば、競合制御で使用するバ
スとパケットの転送に用いるバスとを分離したため、競
合制御時間に制約されることなくパケットの転送に用い
るバスの転送速度をさらに高速にすることができる。
スとパケットの転送に用いるバスとを分離したため、競
合制御時間に制約されることなくパケットの転送に用い
るバスの転送速度をさらに高速にすることができる。
第1図本発明の一実施例を示す構成図、第2図は本発明
の一実施例における競合制御動作を説明するためのタイ
ミングチャート、第3図は従来のパケット通信装置の構
成図、第4図は従来のパケット通信装置におけるパケッ
トとクロックのタイミングを示すタイミングチャート、
第5図は従来の競合制at+を説明するためのブロック
図である。 1−1〜1−512・・・端末、2−1〜2−512・
・・端末インタフェース、3・・・制御バス、4・・・
転送用バス、CCCK・・・バスタイミングクロック、
BAH・・・バスヘッダ。
の一実施例における競合制御動作を説明するためのタイ
ミングチャート、第3図は従来のパケット通信装置の構
成図、第4図は従来のパケット通信装置におけるパケッ
トとクロックのタイミングを示すタイミングチャート、
第5図は従来の競合制at+を説明するためのブロック
図である。 1−1〜1−512・・・端末、2−1〜2−512・
・・端末インタフェース、3・・・制御バス、4・・・
転送用バス、CCCK・・・バスタイミングクロック、
BAH・・・バスヘッダ。
Claims (1)
- 【特許請求の範囲】 通信情報を転送するバスに並列接続された端未対応のイ
ンタフェースを有し、各インタフェースは自己に接続さ
れた端末からの通信情報を前記バスに送出するに先立ち
競合制御用の情報を前記バスに送出し、他のインタフェ
ースとの間で予め設定された優先順位に従つた競合制御
を行い、前記バスの占有権を獲得したのち自己に接続さ
れた端末からの通信情報を所定情報単位のパケットに分
解し、かつ各パケットには宛先情報を付加して前記バス
に送出する競合制御機能を備えるパケット通信装置にお
いて、 前記バスを、競合制御用の情報を受ける制御バスと、宛
先情報を含む通信情報のみを受ける転送用バスとに分離
して構成し、かつ各インタフェースは前記パケットを送
出する前の転送サイクルで前記制御バスに競合制御用の
情報を送出して競合制御を行い、前記転送用のバスの占
有権を予め獲得しておくように構成したことを特徴とす
るパケット通信装置のバス制御方式。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63271600A JPH02117242A (ja) | 1988-10-27 | 1988-10-27 | パケット通信装置のバス制御方式 |
US07/426,211 US5172373A (en) | 1988-10-27 | 1989-10-25 | Packet communication system and its control method |
CA002001617A CA2001617C (en) | 1988-10-27 | 1989-10-26 | Packet communication system and its control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63271600A JPH02117242A (ja) | 1988-10-27 | 1988-10-27 | パケット通信装置のバス制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02117242A true JPH02117242A (ja) | 1990-05-01 |
Family
ID=17502338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63271600A Pending JPH02117242A (ja) | 1988-10-27 | 1988-10-27 | パケット通信装置のバス制御方式 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5172373A (ja) |
JP (1) | JPH02117242A (ja) |
CA (1) | CA2001617C (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495482A (en) * | 1989-09-29 | 1996-02-27 | Motorola Inc. | Packet transmission system and method utilizing both a data bus and dedicated control lines |
US5510920A (en) * | 1991-01-07 | 1996-04-23 | Fuji Xerox Co., Ltd. | Local area network |
US5523879A (en) * | 1991-04-26 | 1996-06-04 | Fuji Xerox Co., Ltd. | Optical link amplifier and a wavelength multiplex laser oscillator |
FR2677473B1 (fr) * | 1991-06-05 | 1995-04-07 | Telemecanique | Procede et bus d'arbitrage pour transmission de donnees serie. |
FR2692057B1 (fr) * | 1992-06-09 | 1996-11-22 | Alsthom Gec | Reseau locaal, notamment pour un systeme de commande et d'auto-surveillance d'un appareil electrique. |
JP3251640B2 (ja) * | 1992-06-18 | 2002-01-28 | 株式会社東芝 | データ伝送方法とその装置 |
ES2187535T3 (es) * | 1993-09-20 | 2003-06-16 | Transwitch Corp | Sistema de transferencia asincrona de datos y de control de trafico de origen. |
US6104724A (en) * | 1993-09-20 | 2000-08-15 | Transwitch Corp. | Asynchronous data transfer and source traffic control system |
US5465398A (en) * | 1993-10-07 | 1995-11-07 | Metricom, Inc. | Automatic power level control of a packet communication link |
MA23381A1 (fr) * | 1993-12-03 | 1995-07-01 | Scientific Atlanta | Architecture de recepteurs de donnees multi-services |
DE4407795A1 (de) * | 1994-03-09 | 1995-09-14 | Sel Alcatel Ag | Verfahren und Schaltungsanordnung zur Koordination des Zugriffs mehrerer Nachrichtenquellen auf einen Bus |
US5621463A (en) * | 1995-05-16 | 1997-04-15 | Thomson Multimedia S.A. | Easily expandable transport stream encoder |
JPH1091588A (ja) * | 1996-09-13 | 1998-04-10 | Nec Ic Microcomput Syst Ltd | データ転送装置 |
US6091737A (en) * | 1996-11-15 | 2000-07-18 | Multi-Tech Systems, Inc. | Remote communications server system |
CA2199440A1 (en) * | 1997-03-07 | 1998-09-07 | Robert Geoffrey Wood | Distributed bus arbitration scheme with multiple programmable arbitration priorities for bus masters |
US6111886A (en) * | 1997-03-07 | 2000-08-29 | Advanced Micro Devices, Inc. | Apparatus for and method of communicating among devices interconnected on a bus |
US6563821B1 (en) | 1997-11-14 | 2003-05-13 | Multi-Tech Systems, Inc. | Channel bonding in a remote communications server system |
JP3787029B2 (ja) * | 1998-03-03 | 2006-06-21 | 富士通株式会社 | 通信装置,通信手段選択方法及びコンピュータ可読媒体 |
US6205155B1 (en) | 1999-03-05 | 2001-03-20 | Transwitch Corp. | Apparatus and method for limiting data bursts in ATM switch utilizing shared bus |
US7313151B2 (en) * | 2002-02-06 | 2007-12-25 | Transwitch Corporation | Extendible asynchronous and synchronous interface bus for broadband access |
US7274657B2 (en) * | 2002-12-23 | 2007-09-25 | Transwitch Corporation | Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system |
US7342885B2 (en) * | 2003-01-15 | 2008-03-11 | Transwitch Corporation | Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system |
US7430201B1 (en) | 2003-03-21 | 2008-09-30 | Transwitch Corporation | Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system |
CN112199666B (zh) * | 2020-09-30 | 2023-02-03 | 江苏恒宝智能系统技术有限公司 | 设备通信方法、装置、系统和电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5781748A (en) * | 1980-09-12 | 1982-05-21 | Kinku Jiyannpooru | Data transmission system for solving competitive access between transmitter and receiver for common bus |
JPS62252237A (ja) * | 1986-04-24 | 1987-11-04 | Nec Corp | デ−タ通信装置 |
JPS631130A (ja) * | 1986-06-19 | 1988-01-06 | Nec Corp | 情報伝送制御方式 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4559595A (en) * | 1982-12-27 | 1985-12-17 | Honeywell Information Systems Inc. | Distributed priority network logic for allowing a low priority unit to reside in a high priority position |
US4535454A (en) * | 1983-09-15 | 1985-08-13 | At&T Information Systems Inc. | Multifrequency tone distribution using a conferencing arrangement |
US4626843A (en) * | 1983-09-27 | 1986-12-02 | Trw Inc. | Multi-master communication bus system with parallel bus request arbitration |
US4550402A (en) * | 1983-12-22 | 1985-10-29 | Ford Motor Company | Data communication system |
US4658250A (en) * | 1984-06-15 | 1987-04-14 | Nering Douglas G | Computer network operating method and apparatus for detecting and exploiting data collisions to merge read transactions |
US4707828A (en) * | 1984-09-11 | 1987-11-17 | Ricoh Company, Ltd. | Multiaccess communication system |
JPS6194433A (ja) * | 1984-10-15 | 1986-05-13 | Mitsubishi Electric Corp | シリアルバスの制御方式 |
JPS63132365A (ja) * | 1986-11-22 | 1988-06-04 | Nec Corp | バス調停制御方式 |
JPH021671A (ja) * | 1988-03-17 | 1990-01-05 | Toshiba Corp | パケット交換機の負荷制御方式 |
-
1988
- 1988-10-27 JP JP63271600A patent/JPH02117242A/ja active Pending
-
1989
- 1989-10-25 US US07/426,211 patent/US5172373A/en not_active Expired - Fee Related
- 1989-10-26 CA CA002001617A patent/CA2001617C/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5781748A (en) * | 1980-09-12 | 1982-05-21 | Kinku Jiyannpooru | Data transmission system for solving competitive access between transmitter and receiver for common bus |
JPS62252237A (ja) * | 1986-04-24 | 1987-11-04 | Nec Corp | デ−タ通信装置 |
JPS631130A (ja) * | 1986-06-19 | 1988-01-06 | Nec Corp | 情報伝送制御方式 |
Also Published As
Publication number | Publication date |
---|---|
CA2001617A1 (en) | 1990-04-27 |
CA2001617C (en) | 1995-03-07 |
US5172373A (en) | 1992-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02117242A (ja) | パケット通信装置のバス制御方式 | |
US5898694A (en) | Method of round robin bus arbitration | |
US5175817A (en) | Data representation protocol for communications between different networks | |
CA1220577A (en) | Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus | |
US5604742A (en) | Communications system and method for efficient management of bandwidth in a FDDI station | |
US4161786A (en) | Digital bus communications system | |
EP0100662B1 (en) | Digital communication system | |
US6356558B1 (en) | Arbitration techniques for a high speed serial bus | |
US6072804A (en) | Ring bus data transfer system | |
EP0046203A1 (en) | Multiprocessor arrangement with a common bus | |
CN1083191C (zh) | 能防止数据块丢失的通信系统和方法 | |
US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
US5051986A (en) | Asynchronous priority select logic | |
EP0996068A2 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
EP0829152B1 (en) | A ring bus data transfer system | |
JP3179123B2 (ja) | デジタルデ−タパケットスイッチングモジュール | |
AU714593C (en) | Improved method of round robin bus arbitration | |
JP2615127B2 (ja) | 通信処理装置 | |
JP3042822B2 (ja) | バス競合制御方式 | |
KR100539518B1 (ko) | 버스시스템에서의 어싱크로너스 패킷(AsynchronousPacket) 중재방법 | |
JP3074598B2 (ja) | データ交換装置 | |
JP3019370B2 (ja) | データ多重方式 | |
JPH03258132A (ja) | 通信端末装置 | |
EP0830767A1 (en) | A method for arbritrating for access to a control channel in a data bus system | |
SU1569837A1 (ru) | Устройство дл сопр жени магистрали с ЦВМ |