JPH10257059A

JPH10257059A - Ａｔｍコントローラ、ａｔｍ通信制御装置およびその出力制御方法

Info

Publication number: JPH10257059A
Application number: JP5190597A
Authority: JP
Inventors: Tatsuya Yokoyama; 達也横山; Yoshiki Watanabe; 佳樹渡辺; Kazumichi Gotou; 一達後藤; Mika Mizutani; 美加水谷; Eizo Hata; 栄三端
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1997-03-06
Filing date: 1997-03-06
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】より効率のよいトラフィックシェービング機能
を備えるＡＴＭ通信制御装置およびＡＴＭコントローラ
を提供する。【解決手段】調停処理部１０４は、論理コネクションご
とにセル送信要求を格納するための格納領域が設けられ
るテーブルと、つぎに出力すべき論理コネクションに対
応する、テーブルの格納領域を示し、また、出力順序に
従って移行するポインタとを備える。調停処理部１０４
は、各タイマからセル送信要求が指示されたときに、セ
ル送信要求の論理コネクションに対応する前記テーブル
の格納領域に、セル送信要求を格納させる。また、ポイ
ンタが示すテーブルの格納領域を参照することによりセ
ル送信要求の出力を順次行う。それぞれのセル送信要求
の出力後、ポインタに１を加算していくことにより出力
すべきセル送信要求を順次変更していく。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、端末をＡＴＭ（As
ynchronous Transfer Mode)網に接続させるためのＡＴ
Ｍ通信制御装置、および、当該ＡＴＭ通信制御装置内に
搭載され、ＡＴＭプロトコル処理を行うＡＴＭコントロ
ーラに関するものである。

【０００２】

【従来の技術】ＡＴＭ通信制御装置は、端末から送信さ
れるパケットを固定長のセルに分割して回線に送信し、
回線より受信したセルをパケットに組み立てた後、端末
に渡す機能を備えている。

【０００３】また、ＡＴＭ綱においては、ＶＰＩ／ＶＣ
Ｉによって一意に識別できる論理コネクション（ＶＣ）
の設定時に、その論理コネクション上を転送するトラヒ
ックの種別により、遅延の許容をどこまで許すか等の通
信品質と、送信レートとをネットワークのエンドシステ
ムが申告することができる。具体的には、ＡＴＭレイヤ
の機能として定義されている４つのトラヒックサービス
クラス（ＣＢＲ：固定レートサービス、ＶＢＲ：可変レ
ートサービス、ＡＢＲ：ネットワークの輻輳状態に対応
してレートを変動させるサービス、ＵＢＲ：無規定、無
保証のサービス）の中から、ＶＣ設定時に使用するトラ
ヒックサービスクラスを選択するとともに、送信レート
を申告できる。

【０００４】このため、ＡＴＭ通信制御装置に内蔵され
るＡＴＭコントローラでは、ＶＣ設定時に申告したサー
ビスクラスと送信レートとを守るべく、ＶＣごとのセル
送信をスケジューリングする機能（以下、トラフィック
シエーピング機能と記す）を有する必要がある。

【０００５】従来のＡＴＭコントローラは、例えば、複
数のＶＣの各々に対応したタイマと送信処理を行うＣＰ
Ｕとを備え、各タイマは、タイムアウトするとＣＰＵに
割込み信号を送出し、割込み信号を受けたＣＰＵは、タ
イムアウトしたタイマに対応するＶＣについてセルの送
信処理を行っている。

【０００６】

【発明が解決しようとする課題】上記従来技術によるＡ
ＴＭコントローラでは、割込み信号が送出された順にセ
ルの送信処理を行っているが、割込み信号が同時に複数
送出された場合には、いずれかの割込み信号を選択する
ための処理を行う必要がある。この処理に時間がかかる
と、セル送信処理の開始が遅れるということがある。

【０００７】本発明の目的は、より効率的なトラフィッ
クシェービング機能を備えるＡＴＭ通信制御装置および
ＡＴＭコントローラを提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、端末をＡＴＭ（Asynchronous Transfe
r Mode)網に接続させるためのＡＴＭ通信制御装置にお
けるトラフィックシェーピング機能を備えるＡＴＭコン
トローラであって、前記ＡＴＭ網の論理コネクションご
とに、当該論理コネクションに対するセルの送信時間間
隔情報を保持し、当該送信時間間隔情報に従って当該論
理コネクションのセルの送信を指定するタイマと、前記
ＡＴＭ網の論理コネクションごとに、セル送信時間間隔
の誤差を許容するかしないかを示す優先制御情報を保持
する優先指定レジスタと、前記論理コネクションごとに
セルの出力順序をあらかじめ定め、前記出力順序に従っ
て、前記タイマにより論理コネクションのセルの送信が
指定されている場合には、当該論理コネクションに対応
するセルの送信を外部に指定し、前記タイマにより指定
された論理コネクションについて、前記セル送信時間間
隔の誤差を許容しないことが前記優先指定レジスタに設
定されている場合には、前記出力順序にかかわらず優先
して、当該論理コネクションに対応するセルの送信を外
部に指定する制御部とを有し、前記タイマにおける送信
時間間隔情報と前記優先指定レジスタにおける優先制御
情報とは、外部から動的に設定できるように構成する。
この場合、送信時間間隔情報と前記優先指定レジスタに
おける優先制御情報とは、外部のマイクロプロセッサか
ら動的に設定できるので、プロセッサにより、各論理コ
ネクションごとに、送信時間間隔情報と優先制御情報と
を設定することができる。

【０００９】本発明では、従来のようにセル送信要求順
にセルの送信順序を決めず、論理コネクションごとのあ
らかじめ定めた出力順序にしたがってセルの送信を指定
する論理コネクションを決定するため、同時にセルの送
信要求が生成された場合の選択処理をする必要がなく、
セルの送信を指定する論理コネクションをより早く決定
することができ、セル送信処理の開始が遅れるというこ
とがない。すなわち、より効率的なトラフィックシェー
ビングを行うことができる。

【００１０】また、本発明において、端末をＡＴＭ（As
ynchronous Transfer Mode)網に接続させるためのＡＴ
Ｍ通信制御装置におけるトラフィックシエーピング機能
を備えるＡＴＭコントローラであって、ＡＴＭ綱の論理
コネクションごとに定められた、セルの送信間隔より実
際のセルの送信間隔が短くならないように、前記論理コ
ネクションごとにセル送信要求を順次生成する生成部
と、前記論理コネクションごとにセル送信要求の出力順
序をあらかじめ定め、前記出力順序に従って前記論理コ
ネクションに対応するセル送信要求について、前記生成
部により生成されている場合には、当該セル送信要求を
外部に出力する処理部とを備えるようにしてもよい。

【００１１】より具体的には、前記処理部は、前記論理
コネクションごとに前記セル送信要求を格納するための
格納領域が設けられるテーブルと、つぎに出力すべき論
理コネクションに対応する、前記テーブルの格納領域を
示し、また、前記出力順序に従って移行するポインタと
を備え、前記処理部は、前記生成部によりセル送信要求
が生成されたときに、当該セル送信要求の論理コネクシ
ョンに対応する前記テーブルの格納領域に、当該セル送
信要求を格納させ、また、前記ポインタが示すテーブル
の格納領域を参照し、当該格納領域に前記セル送信要求
が格納されている場合に前記セル送信要求の前記出力を
行う。

【００１２】本発明では、従来のようにセル送信要求順
にセルの送信順序を決めず、論理コネクションごとのあ
らかじめ定めた出力順序にしたがって出力すべきセル送
信要求を決定するため、同時にセル送信要求が生成され
た場合の選択処理をする必要がなく、セル送信要求をよ
り早く出力することができ、セル送信処理の開始が遅れ
るということがない。すなわち、より効率的なトラフィ
ックシェービングを行うことができる。また、本発明に
よれば、セル送信要求の生成から、セル送信要求が出力
されるまでの待ち時間を各論理コネクションに分散させ
ることができ、各論理コネクションのスループットの低
下を抑えてセルを送信することができる。

【００１３】

【発明の実施の形態】以下で、本発明の実施の形態を、
図面を参照しながら説明する。

【００１４】図１は、ＡＴＭ通信制御装置２の構成の一
例を示すブロック図である。

【００１５】図１において、端末である計算機１は、通
信に関わる構成として、主プロセッサ４と、主メモリ５
と、それらを接続するシステムバス６を備える。ＡＴＭ
通信制御装置２は、システムバス６に接続され、セルの
分割・組立て処理を行うＡＴＭコントローラ８と、伝送
路７への転送制御を行うＰＨＹコントローラ９と、送受
信されるセル、および、セルの分割・組立てに必要な情
報を格納するバッファメモリ４０と、ＰＨＹコントロー
ラ９を駆動する水晶発振器１０とを有する。

【００１６】ＡＴＭコントローラ８は、端末１のシステ
ムバス６に接続するためのバスインタフェース回路９０
と、上記主メモリ５とバッファメモリ４０との間でパケ
ットの転送を行うＨＯＳＴ・ＤＭＡＣ５０と、バッファ
メモリ４０上でセルの分割・組立てを行うＳＡＲ・ＤＭ
ＡＣ６０と、セルの生成および解析を行うセル送受信制
御部７０と、ＭＰＵ１００と、ＭＰＵ１００の制御プロ
グラムを格納するＲＯＭ２０と、ＭＰＵ１００のワーク
メモリであるＲＡＭ３０と、上記ＨＯＳＴ・ＤＭＡＣ５
０とＳＡＲ・ＤＭＡＣ６０とＭＰＵ１００とにおける、
バッファメモリ４０へのアクセスを調停するアービタ１
１０と、上記主プロセッサ４とＭＰＵ１００との間で制
御情報をやりとりするための共有メモリ８０と、コント
ローラ内の各部を相互に接続する内部バス２００とで構
成される。ＲＯＭ２０に格納されるプログラムコード
は、ＲＯＭに格納する代わりに書替え可能なメモリに格
納しておくことにより、バスインタフェース回路９０お
よび内部バス２００を介して、主プロセッサ４から書き
替えることができるようにしてもよい。なお、ＡＴＭコ
ントローラ８は、水晶発振器（図示略）を内蔵してお
り、コントローラ内の各部は、この発振器のクロックに
従って動作する。

【００１７】計算機１は、ＶＣの識別情報（ＶＣＩＤ）
とともに送信すべきデータをパケットにして、ＡＴＭコ
ントローラ８のバスインタフェース回路９０、ＨＯＳＴ
・ＤＭＡＣ５０およびアービタ１１０を介してバッファ
メモリ４０に格納させ、また、バスインタフェース回路
９０を介してＳＡＲ・ＤＭＡＣ６０に対してＶＣＩＤを
含む送信起動信号を送出する。バッファメモリ４０は、
ＶＣＩＤに対応させてこのパケットを格納する。ＳＡＲ
・ＤＭＡＣ６０では、バッファメモリ４０に送信すべき
パケットが格納されたことを送信起動信号により認識
し、ＶＣＩＤに対応するパケットをセルに分割し、あら
かじめ定められた送信間隔でセルを送信するように制御
を行う。

【００１８】つぎに、ＳＡＲ・ＤＭＡＣ６０の内部構成
を図２を参照して説明する。図２に、ＳＡＲ・ＤＭＡＣ
６０の内部構成を示す。図２において、ＳＡＲ・ＤＭＡ
Ｃ６０は、送信セルのシェーピング機能を有するレート
タイマ６３と、レートタイマ６３からのセル送信要求に
応答して、バッファメモリ４０に格納されたパケットデ
ータをセルに分割し、セル送受信制御部７０に順次送信
するＴｘＤＭＡ６１と、受信セルを順次、バッファメモ
リ４０に格納するＲｘＤＭＡ６２と、バッファメモリ４
０の、空き状態のバッファアドレスを保持する受信バッ
ファプール６５から構成されている。ＳＡＲ・ＤＭＡＣ
６０は、前述したＶＣＩＤを含む送信起動信号をレート
タイマ６３で受信し、レートタイマ６３は、ＶＣＩＤご
とにセルの送信間隔を計測し、あらかじめ定めたセルの
送信間隔の時間が経過すると、セル送信要求信号とＶＣ
ＩＤとを指示し、指示されたＶＣＩＤごとのセル送信要
求信号のうち出力すべきセル送信要求信号を決定し、決
定したセル送信要求信号とＶＣＩＤとをＴｘＤＭＡ６１
に対して送出する。ＴｘＤＭＡ６１は、送信要求信号を
受けると、ＶＣＩＤに対応するパケットをバッファメモ
リ４０から読みだして、セルに分割し、セル送受信制御
部７０にセルを送出する。

【００１９】つぎに、図３を参照してシェーピング機能
を有するレートタイマ６３の構成を説明する。図３に、
レートタイマ６３の構成のブロック図の一例を示す。

【００２０】図３において、レートタイマ６３は、各タ
イマ１、タイマ２…タイマｎ（ｎは自然数）のタイマ群
と、複数のセル送信要求から出力すべきセル送信要求を
選択するための調停を行う調停処理部１０４と、クロッ
ク・ジェネレータ１０６とを有する。タイマ１、タイマ
２、…、タイマｎの各々は、ＶＣ毎に設けられ、あらか
じめ定められた送信レートとサービスクラスとに対応す
るセル送信間隔時間を保持するレジスタを備え、このレ
ジスタにセル送信間隔時間がセットされ、このセル送信
間隔時間を計測する。各タイマは、計算機１からセルの
送信起動信号が出力された場合に、計測したセル送信間
隔毎に、セル送信要求信号（以下、Ｒｅｑという）を、
あらかじめ定められた論理コネクション識別子を示すＶ
ＣＩＤとともに調停処理部１０４に指示する。また、ク
ロック・ジェネレータ１０６は、ＡＴＭコントローラ８
のシステム・クロックに独立した外部のＯＳＣより供給
されたクロックを入力とし、１μ秒間隔のパルス信号を
生成し、生成したパルス信号をシステム・クロックに同
期して出力する。クロック・ジェネレータ１０６より出
力された、システム・クロックに同期した１μ秒間隔の
パルス信号は、タイマ１、タイマ２、…、タイマｎに各
々接続されている。タイマ１、タイマ２、…、タイマｎ
の各々には、外部のＭＰＵ１００により、セル送信間隔
時間が設定される。各タイマは、クロック・ジェネレー
タ１０６より出力された１μ秒間隔のパルス信号毎にカ
ウントを行い、各タイマの設定されたセル送信間隔時間
に従い、ＲｅｑおよびＶＣＩＤを出力する。

【００２１】調停処理部１０４は、タイマ１、タイマ
２、…、タイマｎの出力であるＲｅｑおよびＶＣＩＤを
入力として受け取り、各タイマからのＲｅｑをスケジュ
ーリングし、次に送信すべきセルのＲｅｑおよびＶＣＩ
Ｄを出力するための出力制御を行う。本実施の形態にお
いて、出力制御方法としては、ＶＣＩＤごとにＲｅｑの
あらかじめ出力順序を定め、出力順序にしたがって、Ｖ
ＣＩＤのＲｅｑが、タイマにより指示されていれば、当
該ＲｅｑおよびＶＣＩＤをＴｘＤＭＡ６１に出力する。
当該Ｒｅｑの出力後、つぎの出力順序のＶＣＩＤに対応
するＲｅｑを出力する。なお、出力順序に従って最後の
順番まで出力した後は、出力順序の最初戻る。

【００２２】ＴｘーＤＭＡ６１は、前述したように、調
停処理部１０４から出力されたＲｅｑおよびＶＣＩＤに
応答して、バッファメモリ４０に格納されたパケットデ
ータをセルに分割し、セル送受信制御部７０に順次送信
する。

【００２３】つぎに、図４を参照して調停処理部１０４
における出力制御処理を説明する。図４に、調停処理部
１０４における処理フローを示す。

【００２４】調停処理部１０４は、前述の出力制御を行
うために、ＶＣＩＤごとにＲｅｑを格納するための格納
領域が設けられるテーブルと、つぎに出力すべき論理コ
ネクションに対応する、前記テーブルの格納領域を示
し、また、前記出力順序に従って移行するポインタとを
備える。説明を簡単にするため、テーブルの格納領域を
示す値とタイマの識別番号とＶＣＩＤとは、１〜ｎ（但
し、ｎは自然数）までの同じシリアル番号を付加し、初
期状態においては、ポインタは１を示し、このときの出
力順序は、シリアル番号に従い、１を最初とし、ｎを最
後とする。例えば、タイマの識別番号が１の場合、その
タイマから指示されるＶＣＩＤは１であり、また、セル
送信要求はテーブルの格納領域を示す値が１の領域に格
納される。この場合、ポインタは、リングカウンタであ
り、１〜ｎまでカウントアップすると１に戻る。調停処
理部１０４は、各タイマからＲｅｑが指示されたとき
に、ＲｅｑのＶＣＩＤに対応するテーブルの格納領域
に、Ｒｅｑを格納させる。また、Ｒｅｑが格納されてい
る場合に、ポインタが示すテーブルの格納領域に格納さ
れているＲｅｑを出力させる。Ｒｅｑの出力後、出力順
序に従って、つぎのＶＣＩＤに対応する格納領域を示す
ように、ポインタ値に１を加算する。また、ポインタが
示す格納領域にＲｅｑが格納されていない場合、すなわ
ち、タイマによりＲｅｑが指示されていない場合には、
ポインタ値に１を加算する。もしくは、Ｒｅｑが格納さ
れていない領域がある場合には、１を加算する代わり
に、出力順序にしたがって、Ｒｅｑが格納されている領
域を検出し、検出した領域に対応する番号をポインタ値
としてもよい。これにより、ポインタ値が示す領域は、
Ｒｅｑが格納されている領域のみとなる。例えば、初期
状態において、ＶＣＩＤが「１」「２」および「４」の
Ｒｅｑが格納されている場合に、ポインタ１に対応する
領域のＶＣＩＤが「１」のＲｅｑを出力し、その後、ポ
インタを２にする。これにより、ＶＣＩＤが「２」の出
力順序は先頭になり、出力したＲｅｑに対応するＶＣＩ
Ｄが「１」の出力順序は最後に変更される。同様にし
て、ＶＣＩＤが「２」のＲｅｑを出力し、その後、ＶＣ
ＩＤが「３」のＲｅｑが格納されていないので、ポイン
タを「４」に変更し、ＶＣＩＤが「４」のＲｅｑを出力
する。

【００２５】図４において、調停処理部１０４は、いず
れかの格納領域にセル送信要求が格納されている場合
（ステップ４０１）、ポインタ値が示す格納領域に、Ｒ
ｅｑが格納されている場合には、そのＲｅｑを出力する
（ステップ４０２〜４１２）。

【００２６】例えば、ポインタ値が１なら（ステップ４
０２）、ポインタ値１に対応する領域にＲｅｑが格納さ
れていれば（ステップ４０３）、そのＲｅｑを出力する
（ステップ４０４）。また、ポインタ値が２なら（ステ
ップ４０５）、ポインタ値２に対応する領域にＲｅｑが
格納されていれば（ステップ４０６）、そのＲｅｑを出
力する（ステップ４０７）。また、例えば、ポインタ値
がｎ−１なら（ステップ４０８）、ポインタ値ｎ−１に
対応する領域にＲｅｑが格納されていれば（ステップ４
０９）、そのＲｅｑを出力し（ステップ４１０）、それ
ら以外であれば、ポインタ値ｎに対応する領域にＲｅｑ
が格納されていれば（ステップ４１１）、Ｒｅｑを出力
する（ステップ４１２）。

【００２７】Ｒｅｑの出力と同時に、ＴｘＤＭＡ６１に
起動要求をかけ（ステップ４１３）、ポインタを１加算
する。もしくは、ステップ４１４に示すように、いずれ
かの格納領域に、Ｒｅｑが格納されているか否かを調
べ、Ｒｅｑが格納されている格納領域を検出し、その格
納領域の番号をポインタ値とする（ステップ４１６）。
いずれの領域にもＲｅｑが格納されていなければポイン
タに１加算する（ステップ４１５）。

【００２８】ポインタ値を変更後、処理は、ステップ４
０１に移行する。

【００２９】図５に、出力制御処理の一例を示す。図５
において、調停処理部１０４は、各タイマからセル送信
要求１、２、ｍ、ｍ＋１、ｎのＲｅｑを受け取り、テー
ブルの対応する領域にそれぞれ格納する（ｓｔｅｐ２
０）。また、ポインタ値が「ｍ＋１」の場合を例にす
る。この場合の出力順序は、ｍ＋１、…、ｎ、１、２、
…、ｍとなる（ｓｔｅｐ２１）。つぎに、Ｒｅｑが格納
されている領域のみを抽出する（ｓｔｅｐ２２）。結果
として、出力順序は、ｍ＋１、ｎ、１、２、ｍとなる。
このように処理することにより、出力順序が決定され
る。

【００３０】つぎに、図６を参照して、セル送信要求か
らセルの出力までを具体的に説明する。図６に、各タイ
マの動作と、ＴｘＤＭＡ６１より送信されたセル送信バ
ス７９（図２参照）上のセルの送信順序と、ポインタ値
と、調停処理後の出力順序とのー例を示す。図６におい
て、横軸を時間軸とする。タイマ１および２は、タイマ
３、４、５、６および７より速いレート（短い送信間隔
時間）が設定され、タイマ３、４および５は、タイマ１
および２より遅く（送信間隔時間が長い）、タイマ６お
よび７よりは速いレートが設定され、タイマ６および７
は、タイマ１、２、３、４および５より遅いレートが設
定され、総てのタイマのレートの総和は、セルの物理的
最大レートを越えない場合を例にする。各タイマの下方
向の矢印（↓）は、セル送信要求の指示タイミングを示
し、上方向の矢印（↑）は、セルが送出された後にＴｘ
ＤＭＡより出力される、タイマの再スタート信号のタイ
ミングを示す。また、各タイマの太線は、タイマが動作
中であることを示す。セル送信バス７９上のセルは、セ
ル送信要求の出力制御により調停された結果セル送信要
求が出力された後に、ＴｘＤＭＡより送信される。セル
の番号は、ＶＣＩＤの番号を示す。また、タイマの番号
は、ＶＣＩＤの番号と同じとする。また、図６における
ポインタ値(Pointer)は、セル送信バス７９上のセルの
送信要求出力後のつぎの調停時における値を示す。送出
順序は、調停時の各タイマのセル送信要求を調停した結
果を示す。

【００３１】図６に示すように、ポインタが示すＶＣＩ
Ｄの番号に対応するセル送信要求が出力され、その結
果、ポインタ値はＲｅｑが格納されているつぎの領域が
示され、セル送信バス７９上にはＶＣＩＤの番号に対応
するセルが送出される。セルが送出されると、タイマの
再スタート信号がＴｘＤＭＡより出力され、タイマが再
スタートする。

【００３２】なお、セル送信要求が出力される前に、同
一のＶＣＩＤの番号に対応するセル送信要求が再度指示
された場合には、対応するテーブルの格納領域に上書き
される。

【００３３】本実施の形態によれば、論理コネクション
ごとの出力順序にしたがって出力すべきセル送信要求を
決定するため、同時にセル送信要求が指示された場合の
選択処理をする必要がなく、セル送信要求をより早く出
力することができ、セル送信処理の開始が遅れるという
ことがない。すなわち、より効率的で、より高速なトラ
フィックシェービングを行うことができる。また、セル
送信要求の指示から、セル送信要求が出力されるまでの
待ち時間を各論理コネクションに分散させることがで
き、各論理コネクションのスループットの低下を抑えて
セルを送信することができる。

【００３４】つぎに、第二の実施の形態を説明する。第
二の実施の形態においては、優先制御を行う場合につい
て説明する。この場合、第一の実施の形態で示したもの
に加えて、各タイマは、ＶＣＩＤごとに優先して制御を
行うことを要求するための優先制御要求信号（プライオ
リティ制御信号、以下、ＰｒｉＨｉという）を出力し、
調停処理部は、ＰｒｉＨｉが出力されたセル送信要求を
格納する優先制御用テーブルと、ＰｒｉＨｉが出力され
ていないセル送信要求とを格納する非優先制御用テーブ
ルと、それぞれのテーブルに格納されている、出力すべ
き領域を示す優先制御用のポインタと、非優先制御用の
ポインタとを備える。調停処理部は、ＰｒｉＨｉが出力
されたセル送信要求が複数ある場合には、優先制御用の
ポインタにより示される順に出力する。また、ＰｒｉＨ
ｉが出力されていないセル送信要求の出力順序について
は、非優先制御用のポインタにより示される順に出力す
る。なお、本実施の形態では、ＰｒｉＨｉは、ＶＣＩＤ
のセル送信要求とともに出力されるものとする。また、
優先制御を行うものについての出力順序と、優先制御を
行わないものについての出力順序とは、初期状態におい
て定められており、また、優先制御用テーブルと非優先
制御用テーブルとの格納領域はＶＣＩＤのそれぞれに対
応して設けられる。また、本実施の形態におけるタイマ
１、タイマ２、…、タイマｎの各々は、ＶＣ毎に設けら
れ、あらかじめ定められた送信レートとサービスクラス
とに対応するセル送信間隔時間を保持する時間レジスタ
と、ＡＴＭ網の論理コネクションごとに、セル送信時間
間隔の誤差を許容するかしないか（非優先／優先）を示
す優先制御情報を保持する優先指定レジスタとを備え、
この時間レジスタにセル送信間隔時間がセットされ、セ
ル送信間隔時間を計測する。また、タイマは、優先指定
レジスタにセル送信時間間隔の誤差を許容しないことが
示されている場合に、ＰｒｉＨｉを出力する。

【００３５】なお、特に示さないかぎり、第一の実施の
形態と構成および条件は同じとする。

【００３６】図７に、第二の実施の形態における調停処
理部１０４Ａの構成図を示す。

【００３７】図７において、調停処理部１０４Ａは、各
タイマから出力されたＲｅｑを、優先／非優先に分け
て、対応するテーブルのＶＣＩＤに対応する領域にそれ
ぞれ格納し、送信すべきＲｅｑの格納位置を示すポイン
タにより送信すべきＲｅｑを選択するリクエスト選択処
理部１１１を備える。また、本実施の形態においては、
ポインタとしては、各タイマからの出力されるＰｒｉＨ
ｉにより、いずれか１つ以上の優先制御が要求された場
合に選択される優先制御用ポインタ１１２と、１つも優
先制御が要求されない場合に選択される非優先制御用ポ
インタ１１３とを有する。優先制御用ポインタ１１２
は、優先制御を要求したセル送信において、つぎの調停
時に起点となるタイマ番号を示す。また、非優先制御用
ポインタ１１３は、優先制御を要求しないセル送信にお
いて、つぎの調停時に起点となるタイマ番号を示す。

【００３８】つぎに、図８を参照して調停処理部１０４
Ａにおける出力制御処理を説明する。図８に、調停処理
部１０４Ａにおける処理フローを示す。

【００３９】図８において、調停処理部１０４Ａは、各
タイマからセル送信要求が発生した場合（ステップ６０
０）、優先制御用テーブルの各格納領域にセル送信要求
が格納されているかを見る（ステップ７００）。優先制
御用テーブルの各格納領域にセル送信要求が格納されて
いる場合には、優先制御用ポインタ値により出力すべき
Ｒｅｑを出力させる（ステップ８００、８１０および８
０１、ステップ９００、９１０および９０１、ステップ
１０００、１０１０および１００１）。例えば、優先制
御用ポインタ値が１なら（ステップ８００）、優先制御
用ポインタ値１に対応する領域にＲｅｑが格納されてい
れば（ステップ８１０）、そのＲｅｑを出力する（ステ
ップ８０１）。優先制御用ポインタ値が２なら（ステッ
プ９００）、優先制御用ポインタ値２に対応する領域に
Ｒｅｑが格納されていれば（ステップ９１０）、そのＲ
ｅｑを出力する（ステップ９０１）。また、例えば、優
先制御用ポインタ値がｎ−１なら（ステップ１００
０）、ポインタ値ｎ−１に対応する領域にＲｅｑが格納
されていれば（ステップ１０１０）、そのＲｅｑを出力
し（ステップ１００１）、それら以外であれば、ポイン
タ値ｎに対応する領域にＲｅｑが格納されていれば（ス
テップ１０２０）、そのＲｅｑを出力する（ステップ１
００２）。

【００４０】また、図８に示すステップ７００におい
て、優先制御用テーブルの各格納領域にセル送信要求が
格納されていない場合には、非優先制御用ポインタ値に
より出力すべきＲｅｑを出力させる（ステップ１１００
および１１０１、ステップ１２００および１２０１、ス
テップ１３００および１３０１）。例えば、非優先制御
用ポインタ値が１なら（ステップ１１００）、非優先制
御用ポインタ値１に対応する領域にＲｅｑが格納されて
いれば（ステップ１１１０）、そのＲｅｑを出力する
（ステップ１１０１）。非優先制御用ポインタ値が２な
ら（ステップ１２００）、非優先制御用ポインタ値２に
対応する領域にＲｅｑが格納されていれば（ステップ１
２１０）、そのＲｅｑを出力する（ステップ１２０
１）。また、例えば、非優先制御用ポインタ値がｎ−１
なら（ステップ１３００）、非優先制御用ポインタ値が
ｎ−１に対応する領域にＲｅｑが格納されていれば（ス
テップ１３１０）、そのＲｅｑを出力し（ステップ１３
０１）、それら以外であれば、ポインタ値ｎに対応する
領域にＲｅｑが格納されていれば（ステップ１３２
０）、そのＲｅｑを出力する（ステップ１３０２）。

【００４１】Ｒｅｑの出力と同時に、ＴｘＤＭＡに起動
要求をかける（ステップ１３０３）。ＴｘＤＭＡ６１
は、セル送信要求を検出し、調停処理部１０４Ａが出力
したＶＣＩＤに従いセルの送信を開始する。調停処理部
１０４Ａは、ＴｘＤＭＡ６１がセル送信を開始した後、
もしくは、ポインタ値が示す格納領域にＲｅｑが格納さ
れていない場合には、いずれかのテーブルにＲｅｑが格
納されているか否かを調べ、Ｒｅｑが格納されていれ
ば、（ステップ１４００）、そのテーブルが優先制御要
求用テーブルであるか否かを調べ、優先制御要求用テー
ブルであれば（ステップ１５００）、Ｒｅｑが格納され
ている格納領域を検出し、その格納領域の番号を優先制
御用ポインタ値にする（ステップ１５０１）。また、非
優先制御要求用テーブルであれば（ステップ１５０
０）、Ｒｅｑが格納されている格納領域を検出し、その
格納領域の番号を非優先制御用ポインタにする（ステッ
プ１５０２）。

【００４２】また、ステップ１４００において、いずれ
かのテーブルにＲｅｑが格納されいない場合、さらに、
その前の処理で参照していたテーブルが優先制御要求用
テーブルであるか否かを調べ、優先制御要求用テーブル
であれば（ステップ１５００）、優先制御用ポインタに
１加算する（ステップ１６０１）。非優先制御要求用テ
ーブルであれば（ステップ１６００）、非優先制御用ポ
インタに１加算する（ステップ１６０２）。

【００４３】ポインタを変更後、処理は、ステップ６０
０に移行する。

【００４４】図９に、出力制御処理の一例を示す。図９
において、調停処理部１０４Ａは、各タイマからセル送
信要求１、２、ｍ、ｍ＋１、ｎのＲｅｑとＰｒｉＨｉと
を受け取る（ｓｔｅｐ３０）。優先制御要求されたセル
送信要求２およびｍは、優先制御用テーブルの対応する
領域にそれぞれ格納され、また、優先制御要求がされて
いないセル送信要求１、ｍ＋１およびｎは、非優先制御
用テーブルの対応する領域にそれぞれ格納される（ｓｔ
ｅｐ３１）。また、優先制御用ポインタ値は２、非優先
制御用ポインタ値はｍ＋１の場合を例にする。この場合
の出力順序は、優先制御要求されているものについて
は、２、…、ｍ…となり、優先制御要求されていないも
のについては、ｍ＋１、…、ｎ、１…となる（ｓｔｅｐ
３１）。つぎに、Ｒｅｑが格納されている領域のみを抽
出する（ｓｔｅｐ３２）。結果として、出力順序は、セ
ル送信要求２、ｍ、ｍ＋１、ｎ、１、２となる。

【００４５】次に、図１０を参照して、優先制御機能を
使用した場合における、セル送信要求からセルの出力ま
でを具体的に説明する。図１０に、各タイマの動作とＴ
ｘＤＭＡ６１より送出されたセル送信バス７９（図２参
照）上のセルの送信順序と、優先制御用ポインタ値と非
優先制御ポインタ値と、調停処理後のセル出力順序の一
例を示す。

【００４６】図１０において、タイマ１とタイマ２と
は、優先処理要求があり、他のタイマは、優先処理要求
がないように設定され、全てのタイマから同時に送信要
求が発生した場合に、図８に示すフローチャートに従い
処理した時の調停の様子を示している。図１０から明ら
かなように、本実施の形態では、複数のタイマからのセ
ル送信要求が競合した場合でも、優先制御を要求したタ
イマにおいては、指定した時間間隔でセルが送信される
よう調停されていることがわかる。

【００４７】本実施の形態によれば、優先制御要求がさ
れているかいないかに従って、出力順序を決定すること
ができる。また、同時にセル送信要求が指示された場合
の選択処理をする必要がなく、セル送信要求をより早く
出力することができ、セル送信処理の開始が遅れるとい
うことがない。すなわち、より効率的で、より高速なト
ラフィックシェービングを行うことができる。

【００４８】

【発明の効果】本発明によれば、より効率的なトラフィ
ックシェービング機能を備えるＡＴＭ通信制御装置およ
びＡＴＭコントローラを実現することができる。

【図面の簡単な説明】

【図１】第一の実施の形態におけるＡＴＭ通信制御装置
の構成図。

【図２】第一の実施の形態におけるＳＡＲ・ＤＭＡＣの
構成図。

【図３】第一の実施の形態におけるレートタイマの構成
図。

【図４】第一の実施の形態におけるＡＴＭコントローラ
のセル送信要求の調停処理フローを示す図。

【図５】第一の実施の形態におけるセル送信要求の順位
解決処理の動作を示す説明図。

【図６】第一の実施の形態におけるＡＴＭコントローラ
のセル送信要求の調停機能処理における動作を示す説明
図。

【図７】第二の実施の形態における調停処理部１０４Ａ
の構成図。

【図８】第二の実施の形態におけるＡＴＭコントローラ
のセル送信要求の調停処理フローを示す図。

【図９】第二の実施の形態におけるセル送信要求の順位
解決処理の動作を示す説明図。

【図１０】第二の実施の形態におけるＡＴＭコントロー
ラのセル送信要求の調停機能処理における動作を示す説
明図。

【符号の説明】

１・・・タイマ、２・・・タイマ、ｍ・・・タイマ、
ｍ＋１・・・タイマ、ｎ・・・タイマ、４・・・アービタ、５・・・Ｔｘ−ＤＭＡ、６・・・クロックジェネレータ、１０・・・ＡＴＭコントローラ、１１・・・リクエスト選択処理部、１２・・・優先制御用ポインタ、１３・・・非優先制御用ポインタ、５０・・・マイコン、６０・・・バッファメモリ。

フロントページの続き (72)発明者渡辺佳樹東京都小平市上水本町五丁目22番１号株式会社日立マイコンシステム (72)発明者後藤一達東京都小平市上水本町五丁目22番１号株式会社日立マイコンシステム (72)発明者水谷美加神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者端栄三神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】端末をＡＴＭ（Asynchronous Transfer Mo
de)網に接続させるためのＡＴＭ通信制御装置における
トラフィックシェーピング機能を備えるＡＴＭコントロ
ーラであって、前記ＡＴＭ網の論理コネクションごとに、当該論理コネ
クションに対するセルの送信時間間隔情報を保持し、当
該送信時間間隔情報に従って当該論理コネクションのセ
ルの送信を指定するタイマと、前記ＡＴＭ網の論理コネクションごとに、セル送信時間
間隔の誤差を許容するかしないかを示す優先制御情報を
保持する優先指定レジスタと、前記論理コネクションごとにセルの出力順序をあらかじ
め定め、前記出力順序に従って、前記タイマにより論理
コネクションのセルの送信が指定されている場合には、
当該論理コネクションに対応するセルの送信を外部に指
定し、前記タイマにより指定された論理コネクションに
ついて、前記セル送信時間間隔の誤差を許容しないこと
が前記優先指定レジスタに設定されている場合には、前
記出力順序にかかわらず優先して、当該論理コネクショ
ンに対応するセルの送信を外部に指定する制御部とを有
し、前記タイマにおける送信時間間隔情報と前記優先指定レ
ジスタにおける優先制御情報とは、外部から動的に設定
できるように構成することを特徴とするＡＴＭコントロ
ーラ。
【請求項２】端末をＡＴＭ（Asynchronous Transfer Mo
de)網に接続させるためのＡＴＭ通信制御装置における
トラフィックシエーピング機能を備えるＡＴＭコントロ
ーラであって、ＡＴＭ綱の論理コネクションごとに定められた、セルの
送信間隔より実際のセルの送信間隔が短くならないよう
に、前記論理コネクションごとにセル送信要求を順次生
成する生成部と、前記論理コネクションごとにセル送信要求の出力順序を
あらかじめ定め、前記出力順序に従って前記論理コネク
ションに対応するセル送信要求について、前記生成部に
より生成されている場合には、当該セル送信要求を外部
に出力する処理部とを備えることを特徴とするＡＴＭコ
ントローラ。
【請求項３】請求項２に記載のＡＴＭコントローラにお
いて、前記生成部は、前記論理コネクションごとにタイ
マを備え、前記タイマの各々は、当該論理コネクションに対応する
セルの送出時から前記セルの送信間隔を計測し、当該セ
ルの送信間隔経過後に、前記論理コネクションのあらか
じめ定められた識別情報が付加されたセル送信要求を生
成することを特徴とするＡＴＭコントローラ。
【請求項４】請求項２に記載のＡＴＭコントローラにお
いて、前記処理部は、前記論理コネクションごとに前記
セル送信要求を格納するための格納領域が設けられるテ
ーブルと、つぎに出力すべき論理コネクションに対応す
る、前記テーブルの格納領域を示し、また、前記出力順
序に従って移行するポインタとを備え、前記処理部は、前記生成部によりセル送信要求が生成さ
れたときに、当該セル送信要求の論理コネクションに対
応する前記テーブルの格納領域に、当該セル送信要求を
格納させ、また、前記ポインタが示すテーブルの格納領
域を参照し、当該格納領域に前記セル送信要求が格納さ
れている場合に前記セル送信要求の前記出力を行うこと
を特徴とするＡＴＭコントローラ。
【請求項５】請求項２に記載のＡＴＭコントローラにお
いて、前記生成部は、前記論理コネクションに対応する
セルを優先して出力する旨の指示を受け付け、当該指示
を受け付けたときに、当該論理コネクションに対応する
セル送信要求を生成するときに、優先して出力すべきセ
ル送信要求であることを示す優先制御要求を生成するこ
とを特徴とするＡＴＭコントローラ。
【請求項６】請求項５に記載のＡＴＭコントローラにお
いて、前記処理部は、前記生成部により前記優先制御要
求が生成された論理コネクションごとのセル送信要求の
第一の出力順序と、前記生成部により前記優先制御要求
が生成されていない論理コネクションごとのセル送信要
求の第二の出力順序とをあらかじめ定め、前記第一の出
力順序に従って前記論理コネクションに対応するセル送
信要求について、前記生成部により生成されている場合
には、当該セル送信要求を外部に出力し、また、前記生
成部により前記優先制御要求が生成されているセル送信
要求がない場合には、前記第二の出力順序に従って前記
論理コネクションに対応するセル送信要求について、前
記生成部により生成されている場合には、当該セル送信
要求を外部に出力することを特徴とするＡＴＭコントロ
ーラ。
【請求項７】請求項６に記載のＡＴＭコントローラにお
いて、前記処理部は、前記生成部により前記優先制御要
求が生成された論理コネクションごとのセル送信要求を
格納するための格納領域が設けられる第一のテーブル
と、つぎに出力すべき論理コネクションに対応する、前
記第一のテーブルの格納領域を示し、また、前記第一の
出力順序に従って移行する第一のポインタと、前記生成
部により前記優先制御要求が生成されていない論理コネ
クションごとのセル送信要求を格納するための格納領域
が設けられる第二のテーブルと、つぎに出力すべき論理
コネクションに対応する、前記第二のテーブルの格納領
域を示し、また、前記第二の出力順序に従って移行する
第二のポインタとを備え、前記処理部は、前記生成部によりセル送信要求が生成さ
れたときに、前記生成部により前記優先制御要求が生成
された場合に、当該セル送信要求の論理コネクションに
対応する前記第一のテーブルの格納領域に、当該セル送
信要求を格納させ、前記生成部によりセル送信要求が生
成されたときに、前記生成部により前記優先制御要求が
生成されていない場合に、当該セル送信要求の論理コネ
クションに対応する前記第二のテーブルの格納領域に、
当該セル送信要求を格納させ、また、前記第一のポイン
タまたは第二のポインタが示す前記テーブルの格納領域
を参照することにより前記セル送信要求の出力を行うこ
とを特徴とするＡＴＭコントローラ。
【請求項８】端末をＡＴＭ（Asynchronous Transfer Mo
de)網に接続させるためのＡＴＭ通信制御装置であっ
て、前記端末に接続されるインタフェース部と、前記インタフェース部を介して前記端末から送出された
送信すべきデータを、前記ＡＴＭ綱の論理コネクション
ごとに記憶する記憶部と、前記ＡＴＭ綱の論理コネクションごとに定められた、セ
ルの送信間隔より実際のセルの送信間隔が短くならない
ように、前記論理コネクションごとにセル送信要求を順
次生成する生成部と、前記論理コネクションごとにセル
送信要求の出力順序を定め、前記出力順序に従って前記
論理コネクションに対応するセル送信要求について、前
記生成部により生成されている場合には、当該セル送信
要求を外部に出力する処理部と、前記処理部で出力されたセル送信要求に対応する前記論
理コネクションについての送信すべきデータを前記記憶
部から読みだし、当該データをセルに組み立て、当該セ
ルを前記ＡＴＭ網に送信する送信部と有することを特徴
とするＡＴＭ通信制御装置。
【請求項９】端末をＡＴＭ（Asynchronous Transfer Mo
de)網に接続させるためのＡＴＭ通信制御装置であっ
て、前記端末に接続されるインタフェース部と、前記端末から送出された送信すべきデータを、前記ＡＴ
Ｍ綱の論理コネクションごとに記憶する記憶部と、前記端末から送出された送信すべきデータを、前記イン
タフェース部から前記記憶部に転送する第一の転送部
と、前記記憶部に記憶する送信すべきデータをセルに組み立
て、当該セルを前記ＡＴＭ網に送信する送信部と、前記ＡＴＭ綱の論理コネクションごとの前記論理コネク
ションごとのセル送信要求を調停し、当該セル送信要求
に対応する前記論理コネクションについての送信すべき
データを前記記憶部から読みだし、前記送信部に転送す
る第二の転送部と、前記第一の転送部と前記第二の転送部との前記記憶部へ
のアクセスを制御する制御部とを有することを特徴とす
るＡＴＭ通信制御装置。
【請求項１０】端末をＡＴＭ（Asynchronous Transfer
Mode)網に接続させるためのＡＴＭ通信制御装置におけ
るセル送信要求の出力制御方法であって、ＡＴＭ綱の論理コネクションごとに定められた、セルの
送信間隔より実際のセルの送信間隔が短くならないよう
に、前記論理コネクションごとにセル送信要求を順次生
成し、前記論理コネクションごとにセル送信要求の出力順序を
あらかじめ定め、前記出力順序に従って前記論理コネクションに対応する
セル送信要求について、前記生成部により生成されてい
る場合には、当該セル送信要求を外部に出力することを
特徴とするセル送信要求の出力制御方法。