JPH0934686A - ブロックデータのｆｉｆｏメモリへのバッファリング方法 - Google Patents
ブロックデータのｆｉｆｏメモリへのバッファリング方法Info
- Publication number
- JPH0934686A JPH0934686A JP7182758A JP18275895A JPH0934686A JP H0934686 A JPH0934686 A JP H0934686A JP 7182758 A JP7182758 A JP 7182758A JP 18275895 A JP18275895 A JP 18275895A JP H0934686 A JPH0934686 A JP H0934686A
- Authority
- JP
- Japan
- Prior art keywords
- block data
- read
- data
- reading
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＦＩＦＯから読み出されるブロックデータの
データ長に異常が検出された場合、その後での速やかな
読出し復旧を可とすること。 【解決手段】 ＦＩＦＯ１からブロックデータ８に同期
して読み出される固定ブロック終了識別データ４はその
最後尾ビットの読出し時点が、カウンタ１０からの読出
し回数が設定値に達した時点と比較監視部１２で位相比
較された上、それら時点の位相が一致しないことを以て
データ８長の異常が検出され得るものである。その異常
の態様に応じ、メモリ１からの読出しがその後所定に制
御される場合は、正常読出し動作に復旧され得るもので
ある。
データ長に異常が検出された場合、その後での速やかな
読出し復旧を可とすること。 【解決手段】 ＦＩＦＯ１からブロックデータ８に同期
して読み出される固定ブロック終了識別データ４はその
最後尾ビットの読出し時点が、カウンタ１０からの読出
し回数が設定値に達した時点と比較監視部１２で位相比
較された上、それら時点の位相が一致しないことを以て
データ８長の異常が検出され得るものである。その異常
の態様に応じ、メモリ１からの読出しがその後所定に制
御される場合は、正常読出し動作に復旧され得るもので
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、ブロックデータが
ＦＩＦＯメモリを介し読み出されるに際し、そのブロッ
クデータ長の異常が検出可とされたブロックデ−タのＦ
ＩＦＯメモリへのバッファリング方法に係わり、特にブ
ロックデータ長の異常が検出された場合に、その後での
速やかな読出し復旧が可とされたブロックデ−タのＦＩ
ＦＯメモリへのバッファリング方法に関するものであ
る。
ＦＩＦＯメモリを介し読み出されるに際し、そのブロッ
クデータ長の異常が検出可とされたブロックデ−タのＦ
ＩＦＯメモリへのバッファリング方法に係わり、特にブ
ロックデータ長の異常が検出された場合に、その後での
速やかな読出し復旧が可とされたブロックデ−タのＦＩ
ＦＯメモリへのバッファリング方法に関するものであ
る。
【０００２】
【従来の技術】一般にデ−タをバッファリングする方法
としてメモリ等が使用されるが、特にデータのシ−ケン
シャル書込み／読出しが行われる場合には、書込みパル
スと読出しパルスが独立とされたメモリ、即ち、アドレ
ス管理上での制御が不要とされたＦＩＦＯメモリが有効
とされ、また、一般に多く利用されたものとなってい
る。ところで、固定長ブロックデ−タのシ−ケンシャル
書込み／読出しにＦＩＦＯメモリが適用される場合を想
定した場合、ブロックデータ相互間での区切りが常時把
握された状態で、ブロックデータ各々が順次ＦＩＦＯメ
モリより読み出される必要があることは勿論のこと、何
等かの要因によりブロックデータ長が異常である場合
（正規データ長より短い／長い場合）には、その旨が検
出された上、その異常の態様に適切に対処することが必
要となっている。
としてメモリ等が使用されるが、特にデータのシ−ケン
シャル書込み／読出しが行われる場合には、書込みパル
スと読出しパルスが独立とされたメモリ、即ち、アドレ
ス管理上での制御が不要とされたＦＩＦＯメモリが有効
とされ、また、一般に多く利用されたものとなってい
る。ところで、固定長ブロックデ−タのシ−ケンシャル
書込み／読出しにＦＩＦＯメモリが適用される場合を想
定した場合、ブロックデータ相互間での区切りが常時把
握された状態で、ブロックデータ各々が順次ＦＩＦＯメ
モリより読み出される必要があることは勿論のこと、何
等かの要因によりブロックデータ長が異常である場合
（正規データ長より短い／長い場合）には、その旨が検
出された上、その異常の態様に適切に対処することが必
要となっている。
【０００３】なお、データがＦＩＦＯメモリにバッファ
リングされる際での技術に関するものとしては、これま
でに、例えば特開平２−１４１０４６号公報が挙げられ
る。これによる場合、読出しの際、ＦＩＦＯメモリに対
する読出しパルスがカウントされており、その読出しパ
ルスのカウント値が、その読出しに先立って、書込みの
際にカウントされている書込みパルス数に一致するまで
の間、ＦＩＦＯメモリからのデータ読出しが行われるも
のとなっている。
リングされる際での技術に関するものとしては、これま
でに、例えば特開平２−１４１０４６号公報が挙げられ
る。これによる場合、読出しの際、ＦＩＦＯメモリに対
する読出しパルスがカウントされており、その読出しパ
ルスのカウント値が、その読出しに先立って、書込みの
際にカウントされている書込みパルス数に一致するまで
の間、ＦＩＦＯメモリからのデータ読出しが行われるも
のとなっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記公
報による場合には、データブロックが可変長である場合
での読出し制御がそのまま固定長ブロックデータに対し
ても適用されていることから、読出しブロックデータ長
が正規データ長に不一致である場合を異常として検出す
ることが可とされているも、その異常に対する速やかな
る復旧措置までは何等考慮されていないものとなってい
る。本発明の目的は、固定長ブロックデータがＦＩＦＯ
メモリを介し読み出されるに際し、そのブロックデータ
長の異常が検出された場合には、その後での速やかな読
出し復旧が可とされたブロックデ−タのＦＩＦＯメモリ
へのバッファリング方法を供するにある。
報による場合には、データブロックが可変長である場合
での読出し制御がそのまま固定長ブロックデータに対し
ても適用されていることから、読出しブロックデータ長
が正規データ長に不一致である場合を異常として検出す
ることが可とされているも、その異常に対する速やかな
る復旧措置までは何等考慮されていないものとなってい
る。本発明の目的は、固定長ブロックデータがＦＩＦＯ
メモリを介し読み出されるに際し、そのブロックデータ
長の異常が検出された場合には、その後での速やかな読
出し復旧が可とされたブロックデ−タのＦＩＦＯメモリ
へのバッファリング方法を供するにある。
【０００５】
【課題を解決するための手段】上記目的は、ブロックデ
−タ各々の書込みパルスによる第１のＦＩＦＯメモリへ
の書込みに際して、該書込みに並行して、上記書込みパ
ルスにより該ブロックデータと同一ビット長であって、
かつ最後尾ビットの固定ビット状態と該最後尾ビット以
外のビットのビット状態とが相異なる固定ブロック終了
識別データが第２のＦＩＦＯメモリに書込みされる一方
では、読出しパルスが初期値よりカウントされつつ、該
読出しパルスにより第１，第２のＦＩＦＯメモリよりそ
れぞれブロックデータ、固定ブロック終了識別データ各
々が読み出されるに際しては、固定ブロック終了識別デ
ータにおける最後尾ビットが読出しされた時点と、上記
読出しパルスのカウント値がＮに達した時点との位相進
み／遅れ上での不一致を以て設定ブロックデータ長に対
するブロックデータ長の異常が検出された上、上記不一
致の態様として、上記最後尾ビットが読出しされた時点
で上記カウント値がＮ未満である場合には、第１，第２
のＦＩＦＯメモリ各々からの読出しは一旦停止された
上、その後の読出しに対処すべくされ、上記カウント値
がＮを越えている場合は、次最後尾ビットが読出しされ
るまで引き続き読出しが行われた上、その後の読出しに
対処すべくされることで達成される。
−タ各々の書込みパルスによる第１のＦＩＦＯメモリへ
の書込みに際して、該書込みに並行して、上記書込みパ
ルスにより該ブロックデータと同一ビット長であって、
かつ最後尾ビットの固定ビット状態と該最後尾ビット以
外のビットのビット状態とが相異なる固定ブロック終了
識別データが第２のＦＩＦＯメモリに書込みされる一方
では、読出しパルスが初期値よりカウントされつつ、該
読出しパルスにより第１，第２のＦＩＦＯメモリよりそ
れぞれブロックデータ、固定ブロック終了識別データ各
々が読み出されるに際しては、固定ブロック終了識別デ
ータにおける最後尾ビットが読出しされた時点と、上記
読出しパルスのカウント値がＮに達した時点との位相進
み／遅れ上での不一致を以て設定ブロックデータ長に対
するブロックデータ長の異常が検出された上、上記不一
致の態様として、上記最後尾ビットが読出しされた時点
で上記カウント値がＮ未満である場合には、第１，第２
のＦＩＦＯメモリ各々からの読出しは一旦停止された
上、その後の読出しに対処すべくされ、上記カウント値
がＮを越えている場合は、次最後尾ビットが読出しされ
るまで引き続き読出しが行われた上、その後の読出しに
対処すべくされることで達成される。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。さて、図１はその実施の形態での本発明に
係るＦＩＦＯメモリ（以下、単にメモリと称す）とその
周辺の回路構成を、図２（Ａ），（Ｂ）はその実施の形
態での書込み／読み出し動作をそれぞれ示すが、これら
図によりその回路動作を説明すれば以下のようである。
即ち、先ず外部から非連続的に順次入力される書込みブ
ロックデータ（４ビットデータ、したがって、Ｎ＝４の
場合を想定）３の書込みについて説明すれば、ブロック
データ３各々のメモリ１への書込みに同期しては、固定
ブロック終了識別データ（同様に、４ビットデータを想
定）４もメモリ１に書込みされるものとなっている。図
２（Ａ）に示すように、固定ブロック終了識別データ４
はその最後尾ビットの固定ビット状態（例えば“Ｌ”状
態を想定）とその最後尾ビット以外のビットのビット状
態（例えば“Ｈ”状態を想定）とが相異なるものとして
書込み制御部２より書込みパルス５とともに発生された
上、メモリ１に書込みされているものである。結局、メ
モリ１内には、同一所定容量のブロックデータ用メモ
リ、固定ブロック終了識別データ用メモリが並列的に具
備されているものである。
て説明する。さて、図１はその実施の形態での本発明に
係るＦＩＦＯメモリ（以下、単にメモリと称す）とその
周辺の回路構成を、図２（Ａ），（Ｂ）はその実施の形
態での書込み／読み出し動作をそれぞれ示すが、これら
図によりその回路動作を説明すれば以下のようである。
即ち、先ず外部から非連続的に順次入力される書込みブ
ロックデータ（４ビットデータ、したがって、Ｎ＝４の
場合を想定）３の書込みについて説明すれば、ブロック
データ３各々のメモリ１への書込みに同期しては、固定
ブロック終了識別データ（同様に、４ビットデータを想
定）４もメモリ１に書込みされるものとなっている。図
２（Ａ）に示すように、固定ブロック終了識別データ４
はその最後尾ビットの固定ビット状態（例えば“Ｌ”状
態を想定）とその最後尾ビット以外のビットのビット状
態（例えば“Ｈ”状態を想定）とが相異なるものとして
書込み制御部２より書込みパルス５とともに発生された
上、メモリ１に書込みされているものである。結局、メ
モリ１内には、同一所定容量のブロックデータ用メモ
リ、固定ブロック終了識別データ用メモリが並列的に具
備されているものである。
【０００７】一方、ブロックデ−タ３各々のメモリ１か
らのほぼ周期的な読出しに際しては、固定ブロック終了
識別データ４もその読出しに同期してメモリ１から読出
しされるものとなっている。読出し制御部６からの読出
しパルス７によりメモリ１からは、それまでに既に書込
みされている書込みブロックデータ３、固定ブロック終
了識別データ４が、それぞれ読出しブロックデータ８、
固定ブロック終了識別データ９として同期して読み出さ
れているわけであるが、その際、読出しパルス７はカウ
ンタ１０でカウントされることによって、そのカウント
値が読出し回数１１として得られた上、比較監視部１２
で固定ブロック終了識別データ９とともに常時監視され
たものとなっている。その比較監視部１２では、固定ブ
ロック終了識別データ９における最後尾ビットが読出し
された時点と、読出しパルス７のカウント値が“４”に
達した時点との位相比較が常時行われており、位相上、
それら時点が一致した場合（位相進み／遅れがない場
合）には、ブロックデータ長が正常状態にあるとして判
定されているも、それら時点が一致しない場合（位相進
み／遅れがある場合）は、これを以て設定ブロックデー
タ長（４ビット長）に対する読出しブロックデータ８長
の異常が検出され得るものである。異常が検出された場
合は、その後、正常読出し動作に速やかに復旧されるべ
く、その異常に対処するには、上記時点の不一致の態様
として、最後尾ビットが読出しされた時点で上記カウン
ト値が“４”未満である場合には、メモリ１からの読出
しは一旦停止された上、その後の読出しに対処すればよ
く、また、上記カウント値が“４”を越えている場合
は、次最後尾ビットが読出しされるまで引き続き読出し
が行われた上、その後の読出しに対処すればよいもので
ある。
らのほぼ周期的な読出しに際しては、固定ブロック終了
識別データ４もその読出しに同期してメモリ１から読出
しされるものとなっている。読出し制御部６からの読出
しパルス７によりメモリ１からは、それまでに既に書込
みされている書込みブロックデータ３、固定ブロック終
了識別データ４が、それぞれ読出しブロックデータ８、
固定ブロック終了識別データ９として同期して読み出さ
れているわけであるが、その際、読出しパルス７はカウ
ンタ１０でカウントされることによって、そのカウント
値が読出し回数１１として得られた上、比較監視部１２
で固定ブロック終了識別データ９とともに常時監視され
たものとなっている。その比較監視部１２では、固定ブ
ロック終了識別データ９における最後尾ビットが読出し
された時点と、読出しパルス７のカウント値が“４”に
達した時点との位相比較が常時行われており、位相上、
それら時点が一致した場合（位相進み／遅れがない場
合）には、ブロックデータ長が正常状態にあるとして判
定されているも、それら時点が一致しない場合（位相進
み／遅れがある場合）は、これを以て設定ブロックデー
タ長（４ビット長）に対する読出しブロックデータ８長
の異常が検出され得るものである。異常が検出された場
合は、その後、正常読出し動作に速やかに復旧されるべ
く、その異常に対処するには、上記時点の不一致の態様
として、最後尾ビットが読出しされた時点で上記カウン
ト値が“４”未満である場合には、メモリ１からの読出
しは一旦停止された上、その後の読出しに対処すればよ
く、また、上記カウント値が“４”を越えている場合
は、次最後尾ビットが読出しされるまで引き続き読出し
が行われた上、その後の読出しに対処すればよいもので
ある。
【０００８】
【発明の効果】以上、説明したように、請求項１による
場合、固定長ブロックデータがＦＩＦＯメモリを介し読
み出されるに際し、そのブロックデータ長の異常が検出
された場合には、その後での速やかな読出し復旧が可と
されたものとなっている。
場合、固定長ブロックデータがＦＩＦＯメモリを介し読
み出されるに際し、そのブロックデータ長の異常が検出
された場合には、その後での速やかな読出し復旧が可と
されたものとなっている。
【図１】図１は、本発明に係るＦＩＦＯメモリとその周
辺の回路構成を示す図
辺の回路構成を示す図
【図２】図２（Ａ），（Ｂ）は、その実施の形態での動
作を説明するための図
作を説明するための図
１…ＦＩＦＯメモリ、２…書込み制御部、３…書込みブ
ロックデ−タ、４，９…固定ブロック終了識別データ、
５…書込みパルス、６…読出し制御部、７…読み出しパ
ルス、８…読出しブロックデ−タ、１０…カウンタ、１
１…読出し回数、１２…比較監視部
ロックデ−タ、４，９…固定ブロック終了識別データ、
５…書込みパルス、６…読出し制御部、７…読み出しパ
ルス、８…読出しブロックデ−タ、１０…カウンタ、１
１…読出し回数、１２…比較監視部
Claims (1)
- 【請求項１】 外部から非連続的に入力される、Ｎ
（Ｎ：２以上の任意固定整数、以下、同様）ビット長の
ブロックデ−タ各々がシ−ケンシャルにＦＩＦＯメモリ
に順次ブロック単位に書込みされる一方、書込みされた
ブロックデ−タ各々は、シ−ケンシャルに順次該ＦＩＦ
Ｏメモリよりブロック単位に随時読出しされる際でのブ
ロックデ−タのＦＩＦＯメモリへのバッファリング方法
であって、ブロックデ−タ各々の書込みパルスによる第
１のＦＩＦＯメモリへの書込みに際して、該書込みに並
行して、上記書込みパルスにより該ブロックデータと同
一ビット長であって、かつ最後尾ビットの固定ビット状
態と該最後尾ビット以外のビットのビット状態とが相異
なる固定ブロック終了識別データが第２のＦＩＦＯメモ
リに書込みされる一方では、読出しパルスが初期値より
カウントされつつ、該読出しパルスにより第１，第２の
ＦＩＦＯメモリよりそれぞれブロックデータ、固定ブロ
ック終了識別データ各々が読み出されるに際しては、固
定ブロック終了識別データにおける最後尾ビットが読出
しされた時点と、上記読出しパルスのカウント値がＮに
達した時点との位相進み／遅れ上での不一致を以て設定
ブロックデータ長に対するブロックデータ長の異常が検
出された上、上記不一致の態様として、上記最後尾ビッ
トが読出しされた時点で上記カウント値がＮ未満である
場合には、第１，第２のＦＩＦＯメモリ各々からの読出
しは一旦停止された上、その後の読出しに対処すべくさ
れ、上記カウント値がＮを越えている場合は、次最後尾
ビットが読出しされるまで引き続き読出しが行われた
上、その後の読出しに対処すべくされるようにしたブロ
ックデ−タのＦＩＦＯメモリへのバッファリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182758A JPH0934686A (ja) | 1995-07-19 | 1995-07-19 | ブロックデータのｆｉｆｏメモリへのバッファリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182758A JPH0934686A (ja) | 1995-07-19 | 1995-07-19 | ブロックデータのｆｉｆｏメモリへのバッファリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934686A true JPH0934686A (ja) | 1997-02-07 |
Family
ID=16123925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7182758A Pending JPH0934686A (ja) | 1995-07-19 | 1995-07-19 | ブロックデータのｆｉｆｏメモリへのバッファリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934686A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105396463A (zh) * | 2015-12-25 | 2016-03-16 | 成都美富特膜科技有限公司 | 一种控制反渗透膜表面电位的方法 |
| CN105617872A (zh) * | 2015-12-25 | 2016-06-01 | 成都美富特膜科技有限公司 | 一种复合改性试剂在反渗透膜中的应用 |
-
1995
- 1995-07-19 JP JP7182758A patent/JPH0934686A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105396463A (zh) * | 2015-12-25 | 2016-03-16 | 成都美富特膜科技有限公司 | 一种控制反渗透膜表面电位的方法 |
| CN105617872A (zh) * | 2015-12-25 | 2016-06-01 | 成都美富特膜科技有限公司 | 一种复合改性试剂在反渗透膜中的应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60156152A (ja) | 記憶情報保護方式 | |
| JPH0934686A (ja) | ブロックデータのｆｉｆｏメモリへのバッファリング方法 | |
| JP2000224183A (ja) | パケット通信装置 | |
| JPS59107494A (ja) | 音声メモリ障害監視方式 | |
| JPS629442A (ja) | 誤り検出回路 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JP3771118B2 (ja) | 通信システムの監視制御装置及び監視制御方法 | |
| JP2002063078A (ja) | Ｆ／ｗアクセス処理装置 | |
| JPH04301938A (ja) | 多重回線監視システム | |
| JP2579086B2 (ja) | 監視システムにおける状変データ送信制御方法 | |
| JP3079731B2 (ja) | 外部データ入力回路 | |
| JPH06188938A (ja) | 通信データ処理用記憶回路 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPS6326904B2 (ja) | ||
| JPH0330174B2 (ja) | ||
| JPS5854416B2 (ja) | パッフアメモリ制御方式 | |
| JPH0797367B2 (ja) | １チップマイクロコンピュータ | |
| JPH0831832B2 (ja) | 非同期フレーム変換回路 | |
| JPH0528538B2 (ja) | ||
| JPH04145558A (ja) | 電源断回復時の面データ転送方式 | |
| JPH03185540A (ja) | 記憶装置 | |
| JPH01302420A (ja) | 非同期ダブルバッファの書き込み保護方式 | |
| JPH08328981A (ja) | ノードのバッファあふれ防止制御方法 | |
| JPS63301698A (ja) | ポ−リング監視装置 | |
| JPS6118061A (ja) | 共有メモリ制御方式 |