JPH09330082A - ディストーション装置 - Google Patents
ディストーション装置Info
- Publication number
- JPH09330082A JPH09330082A JP8171663A JP17166396A JPH09330082A JP H09330082 A JPH09330082 A JP H09330082A JP 8171663 A JP8171663 A JP 8171663A JP 17166396 A JP17166396 A JP 17166396A JP H09330082 A JPH09330082 A JP H09330082A
- Authority
- JP
- Japan
- Prior art keywords
- output
- multipliers
- input
- distortion device
- multiplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【課題】 簡便な構成ながらも、滑らかで且つ任意の非
線形入出力特性が得られるディストーション装置を提供
せんとするものである。 【解決手段】 入力Ｘに対して乗算器１２〜１５を直列
に接続し、更に各乗算器１２〜１５に入力Ｘを乗算さ
せ、各乗算器１２〜１５の出力値に別の乗算器１６〜２
０で係数Ａ1〜Ａ5を各々乗算してこれらの乗算値を加算
器２１〜２４で加算させて、出力Ｙを得る。
線形入出力特性が得られるディストーション装置を提供
せんとするものである。 【解決手段】 入力Ｘに対して乗算器１２〜１５を直列
に接続し、更に各乗算器１２〜１５に入力Ｘを乗算さ
せ、各乗算器１２〜１５の出力値に別の乗算器１６〜２
０で係数Ａ1〜Ａ5を各々乗算してこれらの乗算値を加算
器２１〜２４で加算させて、出力Ｙを得る。
Description
【０００１】
【産業上の利用分野】本発明は、滑らかで且つ任意の非
線形入出力特性が得られるディストーション装置に関す
る。
線形入出力特性が得られるディストーション装置に関す
る。
【０００２】
【従来の技術】出力信号を故意に歪ませてディストーシ
ョン効果を得るエフェクタとして、近年デジタル処理に
よるものが用いられており、図５はそのようなディスト
ーション装置の基本回路構成を示している。該装置で
は、入力Ｘに対し乗算器３０で係数Ａ（Ａ≧１）を乗算
し、次のオーバーフローリミッタ４０で前記乗算値がオ
ーバーフローした場合（乗算値が１を超えた場合又は−
１を下回った場合）に出力値として取り得る最大値乃至
最小値（１又は−１）を出力し、更に該出力値に乗算器
３１で係数Ｂ（Ｂ≦１）を乗算したうえ、外部に出力し
ている。
ョン効果を得るエフェクタとして、近年デジタル処理に
よるものが用いられており、図５はそのようなディスト
ーション装置の基本回路構成を示している。該装置で
は、入力Ｘに対し乗算器３０で係数Ａ（Ａ≧１）を乗算
し、次のオーバーフローリミッタ４０で前記乗算値がオ
ーバーフローした場合（乗算値が１を超えた場合又は−
１を下回った場合）に出力値として取り得る最大値乃至
最小値（１又は−１）を出力し、更に該出力値に乗算器
３１で係数Ｂ（Ｂ≦１）を乗算したうえ、外部に出力し
ている。
【０００３】また図６は上記図５の回路を複数並列に接
続した回路構成によって、折れ線による非線形入出力特
性が得られるようにしたディストーション装置の構成を
示している。
続した回路構成によって、折れ線による非線形入出力特
性が得られるようにしたディストーション装置の構成を
示している。
【０００４】
【発明が解決しようとする課題】上記図５に示した乗算
器のオーバーフローリミットを利用して入力波形をクリ
ップする構成では、図７の入出力特性に示されるよう
に、急激なクリップとなるため、心地良いディストーシ
ョン効果を得ることができない。これに対し、図６に示
した折れ線による非線形入出力特性が得られるディスト
ーション装置では、図８の入出力特性に示されるよう
に、より良いディストーション効果を得ることが可能と
なる。
器のオーバーフローリミットを利用して入力波形をクリ
ップする構成では、図７の入出力特性に示されるよう
に、急激なクリップとなるため、心地良いディストーシ
ョン効果を得ることができない。これに対し、図６に示
した折れ線による非線形入出力特性が得られるディスト
ーション装置では、図８の入出力特性に示されるよう
に、より良いディストーション効果を得ることが可能と
なる。
【０００５】しかし該回路構成では、多数の折れ線を必
要とするため、回路構成が大きくなったり（並列接続す
る回路数が増大する）、デジタルシグナルプロセッサを
用いて該回路構成を実現しようとすると、プログラムの
ステップ数が多くなって、効率が悪くなるという問題が
あり、入出力特性を滑らかにしようとすればする程、そ
の傾向が顕著になる。また何れの構成も、図７及び図８
の入出力特性に示されるように、得られる出力波形が正
と負でほぼ同形になり、任意の非線形入出力特性を得る
ことは困難である。
要とするため、回路構成が大きくなったり（並列接続す
る回路数が増大する）、デジタルシグナルプロセッサを
用いて該回路構成を実現しようとすると、プログラムの
ステップ数が多くなって、効率が悪くなるという問題が
あり、入出力特性を滑らかにしようとすればする程、そ
の傾向が顕著になる。また何れの構成も、図７及び図８
の入出力特性に示されるように、得られる出力波形が正
と負でほぼ同形になり、任意の非線形入出力特性を得る
ことは困難である。
【０００６】本発明は従来技術の以上のような問題に鑑
み創案されたもので、簡便な構成ながらも、滑らかで且
つ任意の非線形入出力特性が得られるディストーション
装置を提供せんとするものである。
み創案されたもので、簡便な構成ながらも、滑らかで且
つ任意の非線形入出力特性が得られるディストーション
装置を提供せんとするものである。
【０００７】
【課題を解決するための手段】そのため本発明のディス
トーション装置は、入力Ｘに対し得られる出力をＹとし
た場合に、下式数１を満足する回路を構成することを基
本的特徴としている。
トーション装置は、入力Ｘに対し得られる出力をＹとし
た場合に、下式数１を満足する回路を構成することを基
本的特徴としている。
【０００８】
【数１】
【０００９】
【作用】上記構成では、後述するように、非常に簡単な
回路構成でありながら、得られる入出力特性は、折れ線
によるものではなく曲線によるものであるため、非常に
滑らかになる。しかも任意の非線形入出力特性のものを
得ることが可能になる。
回路構成でありながら、得られる入出力特性は、折れ線
によるものではなく曲線によるものであるため、非常に
滑らかになる。しかも任意の非線形入出力特性のものを
得ることが可能になる。
【００１０】
【発明の実施の形態】本発明の実施形態の構成の一例を
以下説明する。図１は本発明に係るディストーション装
置の構成を有するエフェクタの概略図を、また図２は該
ディストーション装置を構成するＤＳＰ（デジタルシグ
ナルプロセッサ）１内の機能ブロック図を各示してい
る。
以下説明する。図１は本発明に係るディストーション装
置の構成を有するエフェクタの概略図を、また図２は該
ディストーション装置を構成するＤＳＰ（デジタルシグ
ナルプロセッサ）１内の機能ブロック図を各示してい
る。
【００１１】図１のエフェクタは、デジタル信号からな
る入力ＸをＤＳＰ１に入力してディストーション効果を
付加し、Ｄ／Ａコンバータ４でアナログ信号に変換し
て、アンプ５で増幅した後、スピーカ６で外部に楽音を
出力する。同図中２は、コントロールパネル３からの指
示に基づき前記ＤＳＰ１に対しプログラムや係数を出力
するＣＰＵである。
る入力ＸをＤＳＰ１に入力してディストーション効果を
付加し、Ｄ／Ａコンバータ４でアナログ信号に変換し
て、アンプ５で増幅した後、スピーカ６で外部に楽音を
出力する。同図中２は、コントロールパネル３からの指
示に基づき前記ＤＳＰ１に対しプログラムや係数を出力
するＣＰＵである。
【００１２】図２のＤＳＰ１が使用される本発明のディ
ストーション装置の構成では、入力Ｘに対して乗算器１
２〜１５を直列に接続し、更に各乗算器１２〜１５に入
力Ｘを乗算させ、各乗算器１２〜１５の出力値に別の乗
算器１６〜２０で係数Ａ1〜Ａ5を各々乗算してこれらの
乗算値を加算器２１〜２４で加算させて、出力Ｙを得る
もので、もちろん乗算器１２〜１５及び１６〜２０、加
算器２１〜２４の数を更に増やし、これらの乗算・加算
を累積的に行わしめても良い。なお、７〜１１で示すＤ
1〜Ｄ5は、入力データ或いは前段で演算した演算値をス
トアするメモリである。
ストーション装置の構成では、入力Ｘに対して乗算器１
２〜１５を直列に接続し、更に各乗算器１２〜１５に入
力Ｘを乗算させ、各乗算器１２〜１５の出力値に別の乗
算器１６〜２０で係数Ａ1〜Ａ5を各々乗算してこれらの
乗算値を加算器２１〜２４で加算させて、出力Ｙを得る
もので、もちろん乗算器１２〜１５及び１６〜２０、加
算器２１〜２４の数を更に増やし、これらの乗算・加算
を累積的に行わしめても良い。なお、７〜１１で示すＤ
1〜Ｄ5は、入力データ或いは前段で演算した演算値をス
トアするメモリである。
【００１３】ＤＳＰ１で構成された上記回路では、入力
Ｘに対して出力Ｙが、Ａ1・Ｘ1＋Ａ2・Ｘ2＋Ａ3・Ｘ3＋
Ａ4・Ｘ4＋Ａ5・Ｘ5となって得られるが、上述のように
乗算器・加算器の数を増やし、乗算器１２〜１５・加算
器２１〜２４がｎ−１個、乗算器１６〜２０がｎ個とな
った場合は、Ａ1・Ｘ1＋Ａ2・Ｘ2＋Ａ3・Ｘ3＋Ａ4・Ｘ4
＋Ａ5・Ｘ5＋…‥…＋Ａｎ・Ｘnの出力Ｙが得られ、下
式数１を満足する回路構成となる。
Ｘに対して出力Ｙが、Ａ1・Ｘ1＋Ａ2・Ｘ2＋Ａ3・Ｘ3＋
Ａ4・Ｘ4＋Ａ5・Ｘ5となって得られるが、上述のように
乗算器・加算器の数を増やし、乗算器１２〜１５・加算
器２１〜２４がｎ−１個、乗算器１６〜２０がｎ個とな
った場合は、Ａ1・Ｘ1＋Ａ2・Ｘ2＋Ａ3・Ｘ3＋Ａ4・Ｘ4
＋Ａ5・Ｘ5＋…‥…＋Ａｎ・Ｘnの出力Ｙが得られ、下
式数１を満足する回路構成となる。
【００１４】
【数１】
【００１５】上記回路構成は非常に簡単な構成であり、
ＤＳＰで構成する限り、現実的には５次程度で十分なデ
ィストーション効果が得られるので、少ないステップ数
で構成することが可能となる。しかも各係数Ａ1乃至Ａ
ｎを自由に設定することで、任意の非線形出力が得られ
ることになる。図３は入力Ｘの乗数が奇数のものを加算
して出力Ｙが得られた場合（即ちＡ2、Ａ4、…‥…など
係数Ａの引数ｎが偶数のものを０として出力Ｙが得られ
た場合）の特性を示しており、点対称の滑らかな曲線で
構成されていることが分かる。また図４は入力Ｘの乗数
が偶数のものも加算して出力Ｙが得られた場合の特性を
示しており、滑らかな曲線で構成されると共に、＋側と
−側で非対称の特性が得られていることが分かる（真空
管を使って作成された偶数倍音を多く含む構成の場合と
同様な＋側と−側で非対称の特性のディストーション効
果を作ろうとする場合に有効）。
ＤＳＰで構成する限り、現実的には５次程度で十分なデ
ィストーション効果が得られるので、少ないステップ数
で構成することが可能となる。しかも各係数Ａ1乃至Ａ
ｎを自由に設定することで、任意の非線形出力が得られ
ることになる。図３は入力Ｘの乗数が奇数のものを加算
して出力Ｙが得られた場合（即ちＡ2、Ａ4、…‥…など
係数Ａの引数ｎが偶数のものを０として出力Ｙが得られ
た場合）の特性を示しており、点対称の滑らかな曲線で
構成されていることが分かる。また図４は入力Ｘの乗数
が偶数のものも加算して出力Ｙが得られた場合の特性を
示しており、滑らかな曲線で構成されると共に、＋側と
−側で非対称の特性が得られていることが分かる（真空
管を使って作成された偶数倍音を多く含む構成の場合と
同様な＋側と−側で非対称の特性のディストーション効
果を作ろうとする場合に有効）。
【００１６】
【発明の効果】本発明のディストーション装置の構成に
よれば、簡便な構成ながらも、滑らかで且つ任意の非線
形入出力特性が得られるようになる。特にデジタルシグ
ナルプロセッサで構成する場合は、少ないステップ数で
も十分なディストーション効果が得られ、また係数の自
由な設定により種々の非線形入出力特性のものが得られ
るため、これまでにないディストーション効果が得られ
ることになる。
よれば、簡便な構成ながらも、滑らかで且つ任意の非線
形入出力特性が得られるようになる。特にデジタルシグ
ナルプロセッサで構成する場合は、少ないステップ数で
も十分なディストーション効果が得られ、また係数の自
由な設定により種々の非線形入出力特性のものが得られ
るため、これまでにないディストーション効果が得られ
ることになる。
【図面の簡単な説明】
【図１】本発明に係るディストーション装置の構成を有
するエフェクタの概略図である。
するエフェクタの概略図である。
【図２】上記ディストーション装置を構成するＤＳＰ内
の機能ブロック図である。
の機能ブロック図である。
【図３】入力Ｘの乗数が奇数のものを加算して出力Ｙが
得られた場合の非線形入出力特性を示すグラフである。
得られた場合の非線形入出力特性を示すグラフである。
【図４】入力Ｘの乗数が偶数のものを加算して出力Ｙが
得られた場合の非線形入出力特性を示すグラフである。
得られた場合の非線形入出力特性を示すグラフである。
【図５】従来のディストーション装置の基本回路構成を
示す機能ブロック図である。
示す機能ブロック図である。
【図６】上記回路を複数並列に接続した改良型のディス
トーション装置の構成を示す機能ブロック図である。
トーション装置の構成を示す機能ブロック図である。
【図７】上記従来型のディストーション装置の構成の場
合の入出力特性を示すグラフである。
合の入出力特性を示すグラフである。
【図８】上記改良型のディストーション装置の構成の場
合の入出力特性を示すグラフである。
合の入出力特性を示すグラフである。
１ ＤＳＰ ２ ＣＰＵ ３ コントロールパネル ４ Ｄ／Ａコンバータ ５ アンプ ６ スピーカ ７〜１１ メモリ １２〜２０、３０〜３７ 乗算器 ２１〜２４、３８、３９ 加算器 ４０〜４３ オーバーフローリミッタ
Claims (1)
- 【請求項１】 入力Ｘに対し得られる出力をＹとした場
合に、下式数１を満足する回路を構成することを特徴と
するディストーション装置。 【数１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8171663A JPH09330082A (ja) | 1996-06-12 | 1996-06-12 | ディストーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8171663A JPH09330082A (ja) | 1996-06-12 | 1996-06-12 | ディストーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330082A true JPH09330082A (ja) | 1997-12-22 |
Family
ID=15927399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8171663A Withdrawn JPH09330082A (ja) | 1996-06-12 | 1996-06-12 | ディストーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330082A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6845165B1 (en) | 1998-12-24 | 2005-01-18 | Korg Incorporated | Acoustic effect apparatus and method and program recorded medium therefor |
| EP1681669A1 (en) | 2005-01-14 | 2006-07-19 | Kabushiki Kaisha Kawai Gakki Seisakusho | Distortion device |
-
1996
- 1996-06-12 JP JP8171663A patent/JPH09330082A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6845165B1 (en) | 1998-12-24 | 2005-01-18 | Korg Incorporated | Acoustic effect apparatus and method and program recorded medium therefor |
| EP1681669A1 (en) | 2005-01-14 | 2006-07-19 | Kabushiki Kaisha Kawai Gakki Seisakusho | Distortion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2872547B2 (ja) | 格子型フィルタを用いた能動制御方法および装置 | |
| US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
| US5502277A (en) | Filter device and electronic musical instrument using the filter device | |
| JP5068373B2 (ja) | 信号処理回路 | |
| JP2000163252A (ja) | 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法 | |
| JP5065784B2 (ja) | 同相成分抽出方法及び装置 | |
| JP3227743B2 (ja) | 倍音付与回路 | |
| JP4070835B2 (ja) | オーディオ信号のフィルタリングのための方法及び装置 | |
| JPH09330082A (ja) | ディストーション装置 | |
| US6548749B2 (en) | Electronic musical instrument and tone volume control method | |
| JPH0761190B2 (ja) | ハウリング防止機能を備えた音響装置 | |
| JP3537150B2 (ja) | 騒音制御装置 | |
| JPH06214571A (ja) | ディストーション回路 | |
| JP3149459B2 (ja) | ディストーション回路 | |
| JP4901416B2 (ja) | デジタルフィルタ装置 | |
| JP4021438B2 (ja) | デジタル信号処理方式 | |
| JP3927624B2 (ja) | サラウンド回路 | |
| JPH1079644A (ja) | デジタルフィルタ | |
| JP2705060B2 (ja) | デイジタル信号処理装置 | |
| JP3178036B2 (ja) | 信号処理装置 | |
| JPH10336785A (ja) | オーディオ信号処理装置、その信号処理法及びその処理方法によるプログラムを記録した記録済媒体 | |
| JP4241198B2 (ja) | 効果付与装置及びプログラム | |
| JP3055560B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JP2000299622A (ja) | デジタルフィルタのノイズ抑制方式 | |
| JP3358275B2 (ja) | 消音装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |