JPH09326808A - サイクリック自動通信による電子配線システム - Google Patents

Abstract

(57)【要約】 【課題】マイクロプロセッサを有するコントロールセン
タと、マイクロプロセッサを有しない分散配置された複
数の制御対象機器との間を配線する、構成簡易で、開発
及び保守が容易で、低コストで、かつ、高速データ通信
可能な「自動通信による電子配線システム」を提供す
る。 【解決手段】コントロールセンタ側に、共有メモリを持
つＩＣ化された中央装置を設け、各制御対象機器側に、
入出力ポートと送受信回路とを持つＩＣ化された端末装
置を接続し、中央装置と各端末装置との間をデジタル通
信回線でマルチドロップ方式で接続して構成し、上記共
有メモリを介してフルデュープレックス方式でコマンド
パケットおよびレスポンスパケットのデータ交換を、プ
ログラムによるプロトコルなしに高速に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サを持つコントロールセンタ（又はコントローラ）と、
このコントロールセンタによって制御されるマイクロプ
ロセッサを持たない複数の制御対象機器とで構成される
制御システムにおいて、マイクロプロセッサと各制御対
象機器との間のデータの伝送を担う部分をマイクロプロ
セッサを使用しないステートマシーン（順序論理回路）
によりメモリにサイクリックに読み書き動作を行なう電
子配線化した「サイクリック自動通信による電子配線シ
ステム」に関する。尚、電子配線化とは、従来の分散化
されたマイクロプロセッサ間の通信における「プログラ
ムされたプロトコルによる通信」に相対する新しい概念
であり、「メモリをあたかも電線材のように使用してプ
ロトコル無しでデータを授受する通信システム」を構築
することを意味する。

【０００２】

【従来の技術】従来、ビル管理、プラント制御、コンベ
ア等を使用する工場における自動生産ラインや検査ライ
ン、物流、病院内のナースコール等、ホームオートメー
ション、セキュリティ、一つの大型装置（例えば、印刷
機器、工作機械、半導体製造装置、ロボット等）内の信
号制御等の広範な分野において、コンピュータ制御シス
テム又はオートメーションシステムが広く使用されてい
る。

【０００３】上記コンピュータ制御システムにおけるデ
ータを授受する方法は２通りある。第１の方法は、コン
トロールセンタと分散配置された各制御対象機器との間
のデータの授受を担う部分は、大別して、図１６に示す
ように、センタマイクロプロセッサのＩ／Ｏポート６０
に各制御対象機器を電線６１で接続して直接データを入
出力する方法である。

【０００４】第２の方法は、図１７に示すように、セン
タのマイクロプロセッサのＩ／Ｏポート６０を使用せず
に、各制御対象機器にそれぞれ補助のマイクロプロセッ
サ６２を設け、これらの補助のマイクロプロセッサ６２
とセンタのマイクロプロセッサとの間を通信回線６３で
接続し、データ通信を介してセンタのマイクロプロセッ
サと各制御対象との間のデータの授受を行う方法であ
る。

【０００５】この第２の方法は、所謂プロトコルによる
データ交換であるが、これについて、補助のマイクロプ
ロセッサ６２から検出信号をセンタのマイクロプロセッ
サへ送り、これに応じてセンタのマイクロプロセッサか
ら補助のマイクロプロセッサ６２に対して動作指令を送
るという典型的なオートメーションの形態について、図
１８のシーケンスダイヤグラムを用いて説明する。

【０００６】時刻ｔ０で制御対象機器から補助のマイク
ロプロセッサに対して検出信号が送られたとする。セン
タのマイクロプロセッサ側の状況によるある時間の後、
時刻ｔ１で、センタのマイクロプロセッサから補助のマ
イクロプロセッサに対して通信開始の呼び掛け（ＥＮ
Ｑ：Ｅｎｑｕｉｒｙ：要求）が行われる。補助のマイク
ロプロセッサは時刻ｔ２で”ＥＮＱ”を受領し、プロト
コルの解析を行った後、時刻ｔ３で応答（ＡＣＫ：Ａｃ
ｋｎｏｗｌｅｄｇｅ：了解）を返答する。

【０００７】センタのマイクロプロセッサは、時刻ｔ４
で”ＡＣＫ”を受取ると時刻ｔ５で、データ要求コマン
ドを発行する。補助のマイクロプロセッサは、時刻ｔ６
でデータ要求コマンドを受けると、時刻ｔ７でデータ
（ＤＡＴＡ）を送信する。

【０００８】センタのマイクロプロセッサは、時刻ｔ８
でデータを受取り、プロトコル解析を行うと共にデータ
を認識し、時刻ｔ９で受け取ったデータ１回分の受領通
知（ＡＣＫ）を発行する。補助のマイクロプロセッサ
は、時刻ｔ１０で上記”ＡＣＫ”を受取ると転送が正常
に行われたことを確認し、時刻ｔ１１で制御対象機器を
動作させる。

【０００９】制御対象機器が例えば回転物体の停止装置
であるとすると、補助のマイクロプロセッサが制御対象
機器から検出信号を受けてから、回転物体が停止するま
での上記停止装置の反応時間は時刻ｔ０〜ｔ１１であ
る。この時間は、従来の通信装置ＲＳ−２３２を使用し
た転送レート１９２００ｂｐｓの通信形態の場合には、
数十ｍｓｅｃ〜数百ｍｓｅｃとなり、時間の経過が一定
でなく、停止位置を確保することが技術的にむずかしく
なる。

【００１０】また、従来、複数のマイクロプロセッサ同
士のデータ交換の方法として共有メモリを使用する方法
がある。これは、共有メモリの周辺回路として調停作用
（アービトレーション）を行うアービタを設け、一つの
マイクロプロセッサが上記共有メモリに書き込んだデー
タを他のマイクロプロセッサが読み出したり、それぞれ
のマイクロプロセッサが共有メモリの同一アドレスに交
互にデータを書き込んだりすることができるようにした
ものである。

【００１１】このようなメモリの共有化によるデータ交
換は、複数のマイクロプロセッサ同士が近接している場
合には極めて有効な方法である。しかし、マイクロプロ
セッサ間の距離が大きな場合には、マイクロプロセッサ
間を接続するバス配線を単純に延長するだけでは、環境
ノイズに起因するバーストエラーにより各マイクロプロ
セッサ間の強調動作が損なわれるため、距離の制約があ
った。

【００１２】本発明者は、特開平３−２６０８５７号公
報「自動通信機能付メモリシステム」において、共有メ
モリを使用する分散配置された複数のマイクロプロセッ
サからなる従来のシステムにおける各マイクロプロセッ
サ間の距離の制約を突破するために、”複数のマイクロ
プロセッサが互いに遠隔配置されている場合であって
も、各マイクロプロセッサ自身は通常のメモリアクセス
をしているだけであるのに、あたもマイクロプロセッサ
間が電線で接続されているかのような応答・動作をする
システム”を開示した。

【００１３】

【発明が解決しようとする課題】しかしながら、上記従
来の第１の方法には下記の問題点があった。 （１）センタのマイクロプロセッサに、ノイズ対策、電
気的信号変換、接続用のコネクタの装備等を全部担わせ
なければならないため、センタのマイクロプロセッサの
小型化を図ることができない。 （２）センタのマイクロプロセッサと各制御対象機器と
を接続する電線の量が膨大となるため材料費や工事費が
高く全体的に高コストであると共に広いスペースを必要
とする。

【００１４】（３）一つの信号故障によって全システム
の運用を停止しなければならない。 （４）センタのマイクロプロセッサの外形や形状並びに
負担可能な電力量等により、センタのマイクロプロセッ
サが扱うことができる信号に制約がある。

【００１５】（５）シミュレーションによるシステムテ
ストが行い難いため、システムの開発に時間がかかる。 （６）開発されたシステムのメンテナンスが難しいた
め、保守者もシステム全体について完全な知識技能を持
つ開発技術者と同等レベルの能力が要求される。

【００１６】また、上記第２の方法には下記の問題点が
あった。 （１）センタのマイクロプロセッサの他に補助のマイク
ロプロセッサ用のプログラムも開発しなければならず、
時間と費用がかかる。 （２）各補助のマイクロプロセッサの動作状態を監視す
る必要があり、システム管理上の余計な重荷となる。

【００１７】（３）センタのマイクロプロセッサと各補
助のマイクロプロセッサとの通信は上記のような複雑な
プロトコルがあるため高速化できない。また、センタの
マイクロプロセッサと各補助のマイクロプロセッサとの
間の通信は同時に行うことはできないので、全体として
時間がかかる。更に、転送レートは、各マイクロプロセ
ッサのプロトコル処理能力以上に高速にすることはでき
ない。

【００１８】（４）センタのマイクロプロセッサのシス
テム制御プログラムの中に、通信制御のためのプログラ
ムを含むため、プログラムの作成量が膨大なものとな
る。 （５）システムの異常が発生した時、その原因がセンタ
のマイクロプロセッサにあるのか補助のマイクロプロセ
ッサ側にあるのかの判定が極めて複雑である。

【００１９】（６）システムの電源投入や初期立ち上が
り時に、センタのマイクロプロセッサと各補助のマイク
ロプロセッサとの同期を取ることが重要であるから、停
電時やシステム異常時に対する対応が極めて複雑であ
る。 （７）各補助のマイクロプロセッサもコンピュータとし
ての配慮をして製造しなければならないから、製造には
余分なコストと時間がかかる。

【００２０】（８）シムレーションによるシステムテス
トが行い難いため、システムの開発に時間がかかる。 （９）開発されたシステムのメンテナンスが難しいた
め、保守者もシステム全体について完全な知識技能を持
つ開発技術者と同等レベルの能力が要求される。

【００２１】しかも、最近における社会全体のオートメ
ーション化に伴い、パーソナルコンピュータ等を主体と
するマイクロプロセッサを持つコントローラと、マイク
ロプロセッサを持たないセンサ類、スイッチ類、ラン
プ、アクチュエータ等の各種制御対象機器とで構成され
たコンピュータ制御システムが急激に増加する傾向にあ
り、このようなコンピュータ制御システムにおいて、開
発、製作、保守が簡易かつ経済的であり、しかも、運用
上の確実性、信頼性、高速性が高い配線方式又はデータ
交換方式が求められていた。

【００２２】従って、本発明は、上記従来の問題点及び
要望に鑑み、上記特開平３−２６０８５７号公報の発明
の延長としてなされたものであって、マイクロプロセッ
サを持つコントロールセンタと、マイクロプロセッサを
持たない複数の制御対象機器との間のデータ通信を簡
易、確実かつ高速に行うサイクリック自動通信による電
子配線システムを、（１）システム構成上の経済性や製
作の困難性を緩和し、（２）システムメンテナンスを容
易にし、（３）マイクロプロセッサの周辺装置同士間の
接続を標準化するようにすることを目的とし、このサイ
クリック自動通信による電子配線システムを簡易に構築
するための部品素子又は新機能デバイスに課題を有す
る。

【００２３】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るサイクリック自動通信による電子配線
システムは、データの送受信を、プログラムによる通信
制御に基づかないで、回路の駆動で制御するステートマ
シーンと、前記データを蓄積するメモリとを備えた中央
装置と、該中央装置とデジタル通信回線を介して接続し
た端末アドレス設定機能を有する複数の端末装置とから
なり、前記中央装置のメモリ内のデータビット群の構成
と、前記端末装置のＩ／Ｏポートのデータビット群の構
成とを同一形態にしたことである。

【００２４】又、前記メモリ内のデータビット群は、前
記複数の端末装置毎にメモリ領域を分割して設定したこ
と；前記メモリは、送信用メモリと受信用メモリとで別
個に独自に駆動できるようにしたこと；前記端末装置毎
に分割されたメモリ領域内のデータビット群は、送受信
単位毎のフィールドに設定し、該設定されたフィールド
単位で送受信するようにしたこと；前記送受信単位毎の
フィールドは、スタートパターン、送信先アドレス、送
信元アドレス、転送データ、検定コードの要素を含んで
形成したこと；前記メモリは、デュアルポートＲＡＭ或
はデュアルポートＲＡＭ同等の機能を果たすメモリであ
ること；前記中央装置は、ＩＣチップで形成したことで
あり；前記ステートマシーンは、前記デジタル通信を介
してデータを送受信する送受信回路と、該送受信回路で
送受信したデータを制御するシーケンサと、送受信した
データの前記メモリへの書き込み読み出しを制御する調
停回路とから構成されているサイクリック自動通信によ
る電子配線システムである。

【００２５】上記構成により、中央装置のメモリを、分
散配置された複数の端末装置のＩ／Ｏポートそのものと
して見立て、このメモリにアクセスすることにより制御
対象端末装置に関する全ての情報を把握することができ
ると共に、このメモリに指令データを書き込むことだけ
で、各制御対象端末装置に対して高速かつ確実に制御指
令を伝達することができる。

【００２６】中央装置のメモリと各端末装置とのデータ
の授受は、例えばフルデュープレックス方式で、周期的
かつ自動的に行われるから、プロトコルのプログラム処
理時間が無くなり、中央装置のメモリと各端末装置との
間のデータ授受に要する時間は殆どゼロに近いオーダー
となる。従って、例えば、コントロールセンタが制御対
象端末装置の状態を把握し、その状態に対応する指令を
発し、制御対象端末装置がこの指令に対応する動作を行
う一連の制御ループに要する反応時間は著しく短縮され
る。

【００２７】また、中央装置と各端末装置との間のデジ
タル通信回線の信号の遅延や、途中のノイズ等に対する
配慮は最小限でよい。

【００２８】又、中央装置と各端末装置とは、それぞ
れ、一本のデジタル通信回線に、例えばマルチドロップ
方式で接続されているから、配線が簡素であり、従来の
ように配線の煩雑さに悩まされることがない。しかも、
フルデュープレックス方式ではデジタル通信回線は４芯
ケーブルでよいから省スペースかつ低コストで設置する
ことができる。なお、ハーフデュープレックス方式にす
れば、デジタル通信回線は２芯でよい。

【００２９】更に、各端末装置はマイクロプロセッサを
含まないから、従来の補助のマイクロプロセッサに伴う
ハードウェア及びソフトウェアに関する上記従来の問題
点は一切解消する。

【００３０】

【発明の実施の形態】本発明に係るサイクリック自動通
信による電子配線システムについての種々の実施形態に
ついて図を参照にして以下の順、 ［１］第１の実施形態のサイクリック自動通信による電
子配線システム、 １．中央装置１ ２．端末装置２ ３．デジタル通信回線３ ４．全体動作 ５．第１の実施例 ６．第２の実施例 ［２］第２の実施形態のサイクリック自動通信による電
子配線システム、 ［３］第３の実施形態のサイクリック自動通信による電
子配線システム、 で説明する。

【００３１】［１］第１の実施形態のサイクリック自動
通信による電子配線システム、 第１の実施形態のサイクリック自動通信による電子配線
システムは、図１に示すように、メモリとステートマシ
ーンを備えた中央装置１に接続したユーザーインターフ
ェースＰＣからなるコントロールセンタＣＣと、このコ
ントロールセンタＣＣにより制御される分散配置されか
つマイクロプロセッサを持たない複数の端末装置である
Ｎ個の制御対象機器Ｔ₁ 〜Ｔ_N とからなるコンピュータ
制御システムに適用された電子配線システムであり、コ
ントロールセンタＣＣに設置されたＩＣ化された中央装
置１と、制御対象機器Ｔ₁ 〜Ｔ_N と１対１で接続されて
いるＮ個のＩＣ化された端末装置２と、一本の共通なデ
ジタル通信回線３とからなる。以下、制御対象機器の数
Ｎを運転数という。

【００３２】中央装置１と各端末装置２とは、デジタル
通信回線３にマルチドロップ方式で接続されている。マ
ルチドロップ方式の接続は周知のように、差動伝送ドラ
イバ／レシーバと、パルストランスとにより行われる。

【００３３】中央装置１は、共有メモリであるメモリ４
を有し、アドレスバス５、データバス６、リードライト
コントロールライン７を介してユーザーインターフェー
スＰＣ（パーソナルコンピュータ等）と接続されてい
る。これにより、ユーザーインターフェースＰＣから中
央装置１のメモリ４に自由にアクセスすることができる
ようになっている。

【００３４】また、中央装置１内で、デジタル通信回線
３から、後述するステートマシーンである自動通信回路
を介してメモリ４にフルデュープレックス方式で、自動
的、周期的にアクセスすることができるようになってい
る。

【００３５】従って、中央装置１のメモリ４に対して
は、ユーザーインターフェースＰＣ側からと、デジタル
通信回線３を介してＮ個の端末装置２側からとの両方か
らアクセスすることができる。

【００３６】Ｎ個の端末装置２は、全て同一の構成を持
つが、それぞれ、アドレス１〜Ｎが付与されており、こ
のアドレスにより識別される。端末装置２は、マイクロ
プロセッサを持たず、対応する制御対象機器Ｔ₁ 〜Ｔ_N
と接続されたｍビットの入力ポート２１及びｎビットの
出力ポート２２とを有すると共に、送受信機能と、シー
ケンサ機能と、アドレス照合機能とを有している。

【００３７】ｉ番目の制御対象機器Ｔ_i に接続された端
末装置２は、中央装置１から自己アドレスｉに対するデ
ータビット群からなるコマンドパケットを受信すると、
このコマンドに含まれているデータを出力ポート２２か
ら制御対象機器Ｔ_i へ出力し、また、制御対象機器Ｔ_i
から入力ポート２１に入力した入力データを、自己アド
レスｉの送信順番の時、デジタル通信回線３を通じて中
央装置１へ出力する。

【００３８】上記のように構成されたコンピュータ制御
システムでは、ユーザーインターフェースＰＣと各制御
対象Ｔ₁ 〜Ｔ_N との間のデータの授受は中央装置１内の
メモリ４を介して行われる。このようなデータの授受の
模様を原理的に図２に示す。

【００３９】メモリ４は、図２に示すように、データビ
ット群からなる出力データ記憶領域（以下Ｄ_o エリアと
いう）と入力データ記憶領域（以下Ｄ_i エリアという）
と、図示していないエラー領域とを有している。

【００４０】Ｄ_o エリアはＮ個のｍビット（図２ではｍ
＝１６）のメモリレジスタからなり、第ｉ番目のメモリ
レジスタの各ビットポジションは、制御対象機器Ｔ_i に
接続された端末装置２の出力ポート２２の各ビットポジ
ションと１対１で対応している。

【００４１】また、Ｄ_i エリアはＮ個のｎビット（図２
ではｎ＝１６）のメモリレジスタからなり、第ｉ番目の
メモリレジスタの各ビットポジションは、制御対象機器
Ｔ_iと接続された端末装置２の入力ポート２１の各ビッ
トポジションと１対１で対応している。

【００４２】又、メモリ４のエラー領域は、図示してい
ないが、各端末装置２に対応するエラーメモリアドレス
を有しており、各端末装置２からの受信情報にエラーが
検出された時、それを知らせるために対応したエラーメ
モリアドレスに所定のコードが書き込まれるようになっ
ている。

【００４３】図２においては、原理的説明の便宜上、デ
ジタル通信回線３の線数は往復各Ｎ本で示しているが、
本実施形態ではフルデュープレックス方式を採用し、デ
ジタル通信回線３は４本の電線からなる。その内の二本
は中央装置１から端末装置２への送信に、もう二本は各
端末装置２から中央装置１への送信に使用される。

【００４４】図３は、Ｎ＝４の場合のフルデュープレッ
クス方式の通信を示す。中央装置１からデジタル通信回
線３に対して一定の周期で、自動的に、かつ、繰り返し
て図４に示すような、必要最小限のビット長に構成され
たフォーマットの１フィールドからなるコマンドパケッ
トが送出される。

【００４５】各端末装置２は、自分宛のコマンドパケッ
トを受信したらその直後に、図５に示すような、必要最
小限のビット長に構成されたフォーマットの１フィール
ドからなるレスポンスパケットを送信する。

【００４６】図４及び図５に示すように、コマンドパケ
ット及びレスポンスパケットの１フィールドは、いずれ
も、スタートパターンと、送信先アドレスと、送信元ア
ドレスと、転送データと、検定コード（ＣＲＣコード）
とから構成されている。

【００４７】送信先アドレスがｉであるデータビット群
からなるコマンドパケット内のデータは、端末装置２_i
の出力ポート２２から制御対象機器Ｔ_i へ出力すべきデ
ータ（ポート出力という）である（図２参照）。また、
送信元アドレスがｉであるレスポンスパケット内のデー
タは、制御対象機器Ｔ_i から端末装置２_i の入力ポート
２１に入力されたデータ（ポート入力という）である
（図２参照）。

【００４８】上記のように構成された電子配線システム
においては、メモリ４と各端末装置２の入力ポート２１
及び出力ポート２２との各対応するビット同士は、周期
的かつ自動的に、搬送速度で相互に一致する値となる。
即ち、中央装置のメモリ内のデータビット群の構成と、
端末装置のＩ／Ｏポートのデータビット群の構成とは同
一形態となる。従って、ユーザーインターフェースＰＣ
と各制御対象Ｔ_i とは、両者の間を、周期的かつ自動的
に結合され、あたかも電線材で直接接続したかのような
見掛け上の作用効果を生む。これ即ち「サイクリック自
動通信による電子配線システム」と呼称する所以であ
る。

【００４９】以下、第１の実施形態のシステムについ
て、１．中央装置１、２．端末装置２、３．デジタル通
信回線、４．全体動作、５．第１の実施例、６．第２の
実施例の順序で図面を用いて説明し、その後に第２の実
施形態、第３の実施形態の順で説明する。

【００５０】１．中央装置１ 中央装置１は、図６に示すように、メモリ４と、ステー
トマシーンとから構成されており、ステートマシーンは
アドレスバス５と、データバス６と、リードライトコン
トロールライン７と、アービタ（調停回路）８と、運用
数レジスタ９と、一致検出回路１０と、アドレスカウン
タ１１と、送信シーケンサ回路１２と、送信回路１３
と、受信回路１４と、受信シーケンサ回路１５と、シス
テムクロック１６とを有している。

【００５１】アドレスバス５とデータバス６とリードラ
イトコントロールライン７との各一端（図２で左端）
は、ユーザーインターフェースＰＣのマイクロプロセッ
サに接続されており、それらの各他端は、アービタ８及
び運用数レジスタ９と接続されている。

【００５２】アービタ８は、ユーザーインターフェース
ＰＣと上記アドレスバス５、データバス６、リードライ
トコントロールライン７により接続されている他に、メ
モリ４のアドレス線、データ線、ＷＲ線、ＲＤ線に接続
されており、また、アドレスカウンタ１１、送信シーケ
ンサ回路１２、送信回路１３、受信回路１４、受信シー
ケンサ回路１５、システムクロック１６と接続されてお
り、下記の機能を有する。

【００５３】（１）ユーザーインターフェースＰＣから
アドレスバス５を介して供給されたアドレス信号に対応
するメモリ４内のアドレスに対して、リードライトコン
トロールライン７からの読出し信号又は書込み信号に応
じてデータバス６を介してアクセスし、データを読出し
てユーザーインターフェースＰＣへ出力し、あるいは、
ユーザーインターフェースＰＣから入力したデータをメ
モリ４に書き込む。

【００５４】（２）送信シーケンサ回路１２から供給さ
れるメモリ読み取り信号に応じて、アドレスカウンタ１
１から供給されるアドレス信号に対応するメモリ４内の
アドレスからデータを読出し、これを送信回路１３へ出
力する。

【００５５】（３）受信シーケンサ回路１５から供給さ
れるメモリ書き込み信号「正常」に応じて、受信回路１
４から供給されるアドレス信号に対応するメモリ４内の
アドレスに、受信回路１４から受けたデータを書き込
む。

【００５６】（４）受信シーケンサ回路１５からメモリ
書き込み信号「異常」を受けた時、受信回路１４から供
給されるアドレス信号に対応するメモリ４内のアドレス
に、エラーコードを書き込む。

【００５７】運用数レジスタ９は、ユーザーインターフ
ェースＰＣにより運用数Ｎを設定され、この設定された
数値Ｎを一致検出回路１０へ出力する。

【００５８】一致検出回路１０は、アドレスカウンタ１
１から出力されるアドレスと運用数レジスタ９から出力
された運用数Ｎとを比較し、両者が一致した時アドレス
カウンタ１１へカウンタクリア信号を出力する。即ち、
運用数レジスタ９と一致検出回路１０とは、アドレスカ
ウンタ１１のカウントを１〜Ｎで繰り返させる機能を有
する。

【００５９】アドレスカウンタ１１と、送信シーケンサ
回路１２と、送信回路１３と、受信回路１４と、受信シ
ーケンサ回路１５とは上記自動通信回路を形成するもの
である。

【００６０】アドレスカウンタ１１は、所定の周期で１
〜Ｎのカウントを繰り返し、このカウント値を上記アー
ビタ８及び一致検出回路１０と、送信回路１３とへ出力
する。

【００６１】送信シーケンサ回路１２は、中央装置１か
ら各端末装置２へのコマンドパケットの送信のタイミン
グを制御するため下記の機能を有する。

【００６２】（１）送信回路１３から１フィールドのコ
マンドパケットの送信が完了したことを示す送信完了信
号を受信すると、アドレスカウンタ１１へカウンタ更新
信号を出力し、カウンタを更新させる。これに応じて、
アドレスカウンタ１１からアービタ８と一致検出回路１
０と送信回路１３に対して新しいアドレスが提供される
ことになる。

【００６３】（２）送信回路１３に対して送信開始信号
を出力することにより、デジタル通信回線３に対する１
フィールドのコマンドパケットの送信を開始させる。

【００６４】（３）アドレスカウンタ１１に対して上記
カウンタ更新信号を発行すると同時に、アービタ８に対
してメモリ読み取り信号を出力する。これにより、アー
ビタ８は、メモリ４の更新されたアドレスからデータを
読み出し、送信回路１３へ出力することになる。

【００６５】送信回路１３は、下記の機能を有する。 （１）送信シーケンサ回路１２から送信開始信号を入力
すると、アドレスカウンタ１１から入力したアドレス
と、アービタ８から入力したデータと、ＣＲＣコード等
とに基づき図４に示すフォーマットの１フィールドのコ
マンドパケットを作成し、これをデジタル通信回線３へ
出力する。

【００６６】（２）デジタル通信回線３への１フィール
ドのコマンドパケットの送信を終了すると、送信シーケ
ンサ回路１２に対して送信完了信号を出力すると同時
に、受信シーケンサ回路１５及び受信回路１４に対して
受信開始信号を送り、かつ、受信回路１４に対して送信
先アドレスを提供する。

【００６７】受信回路１４は下記の機能を有する。 （１）送信回路１３からの受信開始信号により内部リセ
ットされ、送信回路１３から供給されるアドレスの１つ
前のアドレスを持つ端末装置２から返送されてくる１フ
ィールドのレスポンスパケットを受信する。

【００６８】（２）受信したレスポンスパケットについ
て、ＣＲＣコードによるビット誤りの有無の検定と、送
信元アドレスの一致検定とを行い、正常であれば、受信
アドレスと受信データとをアービタ８へ出力する用意を
した後、受信シーケンサ回路１５に対して受信完了信号
を送る。

【００６９】（３）予定するアドレスの端末装置２から
のレスポンス信号パケットの受信がなかった場合や、上
記ＣＲＣチェックにより異常が検出された場合には、受
信シーケンサ回路１５に対する上記受信完了信号の出力
は行わない。

【００７０】受信シーケンサ回路１５は、下記の機能を
有する。 （１）送信回路１３からの受信開始信号が入力すると、
受信回路１４からの上記受信完了信号を待つ。受信回路
１４から受信完了信号を受けると、アービタ８に対して
メモリ書き込み信号「正常」を送る。これにより、受信
回路１４からアービタ８へアドレスとデータとが出力さ
れ、アービタ８によりメモリ４のそのアドレスにそのデ
ータが書き込まれることになる。

【００７１】（２）送信回路１３から受信開始信号を受
けた後、次の受信開始信号までの間に受信回路１４から
の受信完了信号を受けなかった場合は、アービタ８に対
してメモリ書き込み信号「異常」を送出する。この信号
に応じて、アービタ８は、メモリ４のエラーメモリアド
レスに所定のコードを書き込む。

【００７２】（３）受信シーケンサ回路１５は、上記メ
モリ書き込み信号「正常」又は「異常」を発行した後、
次の受信シーケンスの起動に備える。

【００７３】システムクロック１６は、中央装置１の外
部のクロック源からクロック信号を入力し、中央装置１
の各部へタイミング信号を供給する。

【００７４】２．端末装置２ 端末装置２は、図７に示すように、入力ポート２１及び
出力ポート２２と、受信回路２３と、送信回路２４と、
アドレス照合回路２５と、シーケンサ回路２６と、シス
テムクロック２７とを有している。

【００７５】また、端末装置２の外部には端末アドレス
設定装置が設けられており、これによりユーザが端末装
置２の自己アドレスを設定するようになっている。設定
された自己アドレスは、送信回路２４とアドレス照合回
路２５とに供給される。

【００７６】入力ポート２１は、制御対象機器Ｔからポ
ート入力データを入力し、これを送信回路２４へ転送す
る。出力ポート２２は、受信回路２３から受信データを
入力し、これをポート出力データとして制御対象機器Ｔ
へ出力する。

【００７７】受信回路２３は、下記の機能を有する。 （１）シーケンサ回路２６から受信リスタート信号を受
けると受信を開始し、中央装置１の送信回路１３からデ
ジタル通信回線３を介して１フィールドのコマンドパケ
ットを受信すると、ＣＲＣコードの検定を行い、エラー
が無ければシーケンサ回路２６に対して受信成立信号を
出力すると共に、出力ポート２２へポート出力データを
出力する。

【００７８】（２）受信した１フィールドのコマンドパ
ケットの中から送信先アドレスを抽出して、これをアド
レス照合回路２５へ出力する。

【００７９】送信回路２４は、下記の機能を有する。 （１）シーケンサ回路２６から入力取り込み／送信開始
信号を受けると起動し、上記自己アドレスと入力ポート
２１から入力したポート入力データ等により１フィール
ドのレスポンスパケットを作成し、これをデジタル通信
回線３へ送出する。

【００８０】（２）１フィールドのレスポンスの送信が
完了すると、シーケンサ回路２６に対して送信完了信号
を送る。

【００８１】アドレス照合回路２５は、端末アドレス設
定機器により設定された自己アドレスと受信回路２３か
ら入力したアドレスとを比較することにより受信したコ
マンドパケットが自己宛であるか否かを調べ、両者アド
レスが一致した時、自己宛のコマンドパケットであるこ
とを示す一致信号をシーケンサ回路２６へ出力する。

【００８２】シーケンサ回路２６は、下記の機能を有す
る。 （１）アドレス照合回路２５から一致信号を受け、か
つ、受信回路２３から受信成立信号を受けた時、即ち、
受信コマンドが自己宛であった時、出力ポート２２へ出
力更新信号を出力する。その結果、出力ポート２２から
受信データがポート出力データとして制御対象機器へ出
力されることになる。

【００８３】（２）受信コマンドが自己宛である時、送
信回路２４に対して、上記入力取り込み／送信開始信号
を送る。その結果、送信回路２４は、上記のように、入
力ポート２１からポート入力データを入力し、これによ
りレスポンスパケットを作成してデジタル通信回線３へ
送出することになる。

【００８４】（３）受信回路２３から受信成立信号を受
けた時点で、アドレス照合回路２５から一致信号を受け
なかった時は、自己宛の通信ではないと判断し、受信は
全く無かったものとして扱い、受信回路２３に対して受
信リスタート信号を出力して、次の受信に備える。

【００８５】（４）シーケンサ回路２６は、送信回路２
４から送信完了信号を受けると、１回分の動作を終了
し、上記（１）、（２）、（３）の動作を繰り返す。

【００８６】システムクロック２７は、端末装置２内の
全回路に対してクロック信号を提供する。

【００８７】３．デジタル通信回線３ 中央装置１及び各端末装置２をデジタル通信回線３にマ
ルチドロップ方式で接続するには、図８に示すように、
ドライバ３ａと、レシーバ３ｂと、パルストランス３
ｃ、３ｄとからなる回路ＴＲＸによる。

【００８８】パルストランス３ｃ、３ｄにより、各端末
装置２間は電気的に絶縁されている。従って、各端末装
置は単独で電源のオン／オフが可能である。 ４．全体動作 上記構成からなる「サイクリック自動通信による電子配
線システム」は下記のように動作する。

【００８９】（１）中央装置１において、アドレスカウ
ンタ１１は送信シーケンサ回路１２からのカウンタ更新
信号によりカウントを更新し送信先端末装置２のアドレ
スｉ（ｉ＝１〜Ｎ）を出力する。この時、送信シーケン
サ回路１２は、アービタ８へメモリ読み取り信号を、送
信回路１３へ送信開始信号を出力する。

【００９０】（２）アービタ８は、上記メモリ読み取り
信号により、メモリ４のＤ_o エリアの第ｉメモリレジス
タの内容を読出し、送信回路１３へ送る。

【００９１】（３）送信回路１３は、上記送信開始信号
により送信動作を開始し、アドレスカウンタ１１からの
送信先アドレスｉとアービタ８から供給された上記デー
タとにより、１フィールドのコマンドパケットを作成
し、デジタル通信回線３へ送出する。

【００９２】（４）送信回路１３は、１フィールドのコ
マンドパケットの送信を完了したら、送信シーケンサ回
路１２に対して送信完了信号を送ると共に、受信回路１
４と受信シーケンサ回路１５に対して受信開始信号を送
る。

【００９３】（５）また、中央装置１がアドレスｉのコ
マンドパケットを送信したと同じ周期において、アドレ
ス（ｉ−１）の端末装置２では、前の周期において中央
装置１から送信された自己宛のコマンドパケットを受領
すると共に、ポート入力データと送信元アドレス（ｉ−
１）とにより、１フィールドのレスポンスパケットを作
成し、デジタル通信回線３へ送出する。

【００９４】（６）中央装置１の受信回路１４は、アド
レス（ｉ−１）の端末装置２からの上記レスポンスを受
信し、チェックの結果正常ならば、受信シーケンサ回路
１５へ受信完了信号を送り、異常ならば受信完了信号を
送らない。

【００９５】（７）中央装置１の受信シーケンサ回路１
５は、受信完了信号を受けるとアービタ８へメモリ書き
込み「正常」信号を送り、受信完了信号を受け取らない
時はアービタ８へメモリ書き込み「異常」信号を送る。

【００９６】（８）中央装置１のアービタ８は、メモリ
書き込み「正常」信号を受けた時は、メモリ４のＤ_i エ
リアの第（ｉ−１）メモリレジスタに受信データを書き
込む。また、メモリ書き込み「異常」信号を受けた時
は、メモリ４のエラー領域の対応メモリ位置に所定のコ
ードを書き込む。

【００９７】（９）以上の（１）〜（８）の動作が１周
期の間に、中央装置１と端末装置２とで行われている。
各端末装置２は自己宛のコマンドパケットを受け取った
時以外は動作しない。次の周期においては、中央装置１
のアドレスカウンタ１１のカウントは１増加される。そ
して、上記（１）〜（９）がｉ＝Ｎになるまで繰り返さ
れる。ｉ＝Ｎになると、次の送信先アドレスは再び１と
なる。

【００９８】本発明に係るサイクリック自動通信による
電子配線システムを上記のようにフルデュープレックス
方式で動作させた場合の全体動作に要する時間は下記の
ように極めて小さなものとなる。即ち、プログラムを駆
動させるマイクロプロセッサを介さないで回路の駆動制
御により通信制御をするため、マイクロプロセッサの処
理能力に依存しないで処理スピードを上げ、伝送レート
を上げることができる。

【００９９】例えば、データ伝送レートが１２Ｍｂｐｓ
であるとすれば、例えば５１ビットからなる１フィール
ドのコマンドパケット及びレスポンスパケットの送信所
要時間は、 （１／１２Ｍｂｐｓ）×５１ビット＝４．２５μｓｅ
ｃ． となる。従って、例えば、４個の端末装置２の全体の動
作所要時間は、 ４．２５μｓｅｃ．×４フィールド＝１７μｓｅｃ． となる。

【０１００】通常のコンピュータ制御における入出力の
実用動作速度は１ｍｓｅｃ程度であることから、上記１
７μｓｅｃ．の動作速度は、伝送時間が殆どゼロである
といっても過言ではないような極めて速いものである。

【０１０１】５．第１の実施例 本発明に係る第１の実施例は、図９に示すように、上記
説明した第１の実施形態のサイクリック自動通信による
電子配線システムを産業用ロボットシステムに適用した
ものである。このロボットシステムは、駆動モータ３１
により回転駆動される回転テーブ３２の上に載置された
各種の形状の物体３３を、ロボット３４、３５により把
持して他の場所へ移動するものである。

【０１０２】コントローラＣＣには、中央装置１が搭載
されている。また、４個の端末装置２がデジタル通信回
線３を介して、中央装置１に接続されている。２個の端
末装置２はそれぞれロボット３４、３５と接続されてい
る。また、１個の端末装置２は回転テーブル３２の停止
装置３６と接続されている。

【０１０３】各端末装置２は、それぞれ、一定周期で自
動的に時分割で中央装置１からデジタル通信回線３へ送
出される自己宛のコマンドパケットを受信し、このコマ
ンドパケットに含まれているデータを出力ポート２２か
らそれぞれに対応する制御対象機器３１、３４、３５へ
出力し、また、制御対象機器３４、３５、３６の状態を
示す検出データを入力ポートに入力し、このデータに基
づき１フィールドのレスポンスパケットを作成してそれ
をデジタル通信回線３を介して中央装置１へ送信すると
いう動作を繰り返している。

【０１０４】停止装置３６は、回転テーブル３２の１ヶ
所に設けられた貫通孔３７と、この貫通孔３７の上方及
び下方にそれぞれ向き合って固定された光源３８及び光
センサ３９と、光源３８に電源を供給すると共に光セン
サ３９の検出信号を増幅する光センサアンプ４０と、駆
動モータ３１内のブレーキとからなる。

【０１０５】以下、上記停止装置３６のみに着目する
と、回転テーブル３２が回転中、貫通孔３７が光源３８
の下に来た時、光センサ３９は光を検出し、光検出信号
が増幅器４０を介して端末装置２の入力ポートに入力す
る。すると、端末装置２は上記動作を行い、その送信回
路２４から光検出信号をデータとして含む１フィールド
のレスポンスパケットをデジタル通信回線３を介して中
央装置１へ送る。

【０１０６】中央装置１においては、メモリ４のＤ_i エ
リアの第４メモリレジスタにこの光検出データが書き込
まれる。コントローラＣＣのユーザーインターフェース
ＰＣは制御プログラムにより常に上記メモリ４のＤ_i エ
リアの第４メモリレジスタを監視しているから、上記光
検出データが書き込まれたことを判定し、回転テーブル
３２を停止することを指示するデータをメモリ４のＤ_o
エリアの第４メモリレジスタに書き込む。

【０１０７】中央装置１は、上記メモリ４のＤ_o エリア
の第４メモリレジスタの内容に基づきコマンドパケット
を作成し、これをデジタル通信回線３を介して端末装置
２へ送る。端末装置２では、停止コマンドが出力ポート
から駆動モータ３１のブレーキへ伝達され、その結果、
駆動モータ３１は回転テーブル３２の回転を停止する。

【０１０８】データ伝送レートが例えば１２Ｍｂｐｓの
場合、４個の端末装置２のコマンドパケット及びレスポ
ンスパケットがデジタル通信回線３を往来する時間１７
μｓｅｃの間に、コントローラＣＣは各制御対象機器３
４、３５、３６の状態を掌握することができるから、回
転テーブル３２を停止させるために必要な２回の通信走
査時間は３４μｓｅｃであり、極めて小さい反応時間で
回転テーブルを停止することができる。

【０１０９】６．第２の実施例 本発明に係る第２の実施例は、図１０に示すように、上
記説明した第１の実施形態のサイクリック自動通信によ
る電子配線システムを利用したものであり、配送センタ
等においてベルトコンベアに載って流れる品物の数を数
えるシステムである。

【０１１０】図１０において、配送センタは、１本のメ
ーンベルトコンベア４０と、トラックと人の影絵で示す
複数箇所の荷物積み卸し場所４１と、これらの各荷物積
み卸し場所４１からメーンベルトコンベア４０までの間
に互いに平行に設けられた複数のブランチベルトコンベ
ア４２とを有しており、品物４３がメーンベルトコンベ
ア４０及び複数のブランチベルトコンベア４２に載せら
れて流れている。

【０１１１】メーンベルトコンベア４０及び複数のブラ
ンチベルトコンベア４２の各々には、図１１に示すよう
に、品物４３の通過を検出するための光源４４と光セン
サ４５が設置されており、品物４３の通過を検知するよ
うになっている。光センサ４５の出力はデジタルカウン
タ４６に接続されており、ここで通過した品物４３の数
を数えるようになっている。

【０１１２】各ベルトコンベアのデジタルカウンタ４６
の出力端子は、それぞれ１対１で対応する複数の端末装
置２の入力ポートと接続されている。各端末装置２は、
デジタル通信回線３を介して中央装置１と接続されてい
る。中央装置１はユーザーインターフェースＰＣと接続
されている。このようなシステム構成により、ユーザー
インターフェースＰＣによりリアルタイムに品物４３の
配送状況を把握するようになっている。

【０１１３】この実施例の動作は、上記第１の実施例と
同様であり極めて高速に品物４３の計数管理を行うこと
ができる。

【０１１４】［２］第２の実施形態のサイクリック自動
通信による電子配線システム 第２の実施形態のサイクリック自動通信による電子配線
システムについて図１２及び図１３を参照にして説明す
る。

【０１１５】第２の実施形態のサイクリック自動通信に
よる電子配線システムは、図１２に示すように、メモリ
としてＤＰ−ＲＡＭ（デュアルポートＲＡＭ）４ａを使
用した電子配線システムの中央装置１ａを示す。なお、
図１２において第１の実施形態の図６と同一の符号は同
一のものを示す。

【０１１６】図１２において、ユーザーインターフェー
スＰＣと中央装置１ａとを接続するアドレスバス５、デ
ータバス６、リードライトコントロールライン７は、メ
モリ４ａに直接接続されている。従って、ユーザーイン
ターフェースＰＣからメモリ４ａに直接アクセスするこ
とができるから、ステートマシーンであるアービタ８ａ
の負担を軽減することができる。

【０１１７】この第２の実施形態のサイクリック自動通
信による電子配線システムは、中央装置１とＮ個の端末
装置２との間の通信をハーフデュープレックス方式とし
たものである。尚、上記説明した第１の実施形態と同様
にフルデュープレックス方式でもよいことは勿論のこと
である。

【０１１８】ハーフデュープレックス方式の通信におけ
る端末装置２の動作は、フルデュープレックス方式と同
じであるが、中央装置１は、図１３に示すように、送信
時間中は受信をしない。従って、ハーフデュープレック
ス方式での通信所要時間はフルデュープレックス方式の
場合の２倍となるが、送信と受信とに共通の通信線を使
用することができるので、デジタル通信回線３は２本の
電線に省配線化される。

【０１１９】［３］第３の実施形態のサイクリック自動
通信による電子配線システム 第３の実施形態のサイクリック自動通信による電子配線
システムについて図１４及び図１５を参照にして説明す
る。このシステムは、端末装置２が複数の入力ポート及
び出力ポートを持っている場合である。

【０１２０】図１４に示すように、端末装置２ａが複数
の出力ポート及び複数の入力ポートを有する場合には、
出力ポート選択回路５１と入力ポート選択回路５２とを
設けると共に、コマンドパケット及びレスポンスパケッ
トの各フォーマットのデータ欄に図１５に示すようなポ
ート選択ビット５３を設ける。

【０１２１】例えば、端末装置２が３個の出力ポート２
２ａ、２２ｂ、２２ｃと３個の入力ポート２１ａ、２１
ｂ、２１ｃを持っている場合は、コマンドのフォーマッ
ト及びレスポンスのフォーマットのそれぞれのデータ欄
に、図１４に示すように、２ビットのポート選択ビット
５３を設ける。

【０１２２】この場合の中央装置のメモリの構成は、ポ
ート選択ビット５３で指定される補助アドレスを設定
し、これにより各出力ポート２２ａ、２２ｂ、２２ｃ又
は各入力ポート２１ａ、２１ｂ、２１ｃに対応するアド
レス指定を行うことができるように構成する。

【０１２３】

【発明の効果】以上説明したように本発明に係るサイク
リック自動通信による電子配線システムは、中央装置の
メモリ内のデータビット群の構成と、端末装置のＩ／Ｏ
ポートのデータビット群の構成とを同一形態にしたこと
により、端末装置のデータがメモリを介して直接に取り
扱えることができるようになる。

【０１２４】従って、オートメーションシステムや各種
コンピュータ管理システムにおいて、端末装置にマイク
ロコンピュータを使用しないシステム構成が容易である
から、広範囲な知識や経験を必要としないでシステムを
構築することができ、システム開発、システムメンテナ
ンス、トラブル対応等が一般の人でも容易に可能とな
り、システムの開発期間の短縮化、システムのコストの
低減化が図れ、省配線化の結果、部品数、電線数等が減
るため、配線工事、保守等が容易となり配線コストを低
減させると云う効果がある。

【図面の簡単な説明】

【図１】本発明に係るサイクリック自動通信による電子
配線システムの一つの実施形態を適用したコンピュータ
制御システムを示す説明図である。

【図２】同コンピュータ制御システムにおける共有メモ
リの使用についての原理的説明図である。

【図３】同コンピュータ制御システムにおけるフルデュ
ープレックス方式通信の説明図である。

【図４】同コンピュータ制御システムにおけるコマンド
パケットのフォーマットを示す説明図である。

【図５】同コンピュータ制御システムにおけるレスポン
スパケットのフォーマットを示す説明図である。

【図６】図１の中央装置１の詳細を示すブロック図であ
る。

【図７】図１の端末装置２の詳細を示すブロック図であ
る。

【図８】図１のデジタル通信回線３の詳細を示すブロッ
ク図である。

【図９】同コンピュータ制御システムの一実施例を示す
説明図である。

【図１０】同コンピュータ制御システムの一実施例を示
す説明図である。

【図１１】図１０に示す実施例の詳細を示す説明図であ
る。

【図１２】本発明に係るサイクリック自動通信による電
子配線システムのもう一つの実施形態を示すブロック図
である。

【図１３】本発明に係るサイクリック自動通信による電
子配線システムのもう一つの実施形態を示す説明図であ
る。

【図１４】本発明に係るサイクリック自動通信による電
子配線システムの更にもう一つの実施形態を示す説明図
である。

【図１５】本発明に係るサイクリック自動通信による電
子配線システムの更にもう一つの実施形態を示す説明図
である。

【図１６】従来のコンピュータ制御システムの一例を示
す説明図である。

【図１７】従来のコンピュータ制御システムの他の例を
示す説明図である。

【図１８】図１７の従来例の動作を示す説明図である。

【符号の説明】

１、１ａ 中央装置 ２、２ａ 端末装置 ３ デジタル通信回線 ３ａ ドライバ ３ｂ レシーバ ３ｃ パルストランス ４、４ａ メモリ ５ アドレスバス ６ データバス ７ リードライトコントロールライン ８、８ａ アービタ ９ 運用数レジスタ １０ 一致検出回路 １１ アドレスカウンタ １２ 送信シーケンサ回路 １３ 送信回路 １４ 受信回路 １５ 受信シーケンサ回路 １６ システムクロック ２１、２１ａ、２１ｂ、２１ｃ 入力ポート ２２、２２ａ、２２ｂ、２２ｃ 出力ポート ２３ 受信回路 ２４ 送信回路 ２５ アドレス照合回路 ２６ シーケンサ回路 ２７ システムクロック ３１ 駆動モータ ３２ 回転テーブル ３３ 物体 ３４、３５ ロボット ３６ 停止装置 ３７ 貫通孔 ３８ 光源 ３９ 光センサ ４０ メーンベルトコンベア ４１ 荷物積み卸し場所 ４２ ベルトコンベア ４３ 品物 ４４ 光源 ４５ 光センサ ４６ デジタルカウンタ ５１ 出力ポート選択回路 ５２ 入力ポート選択回路 ５３ ポート選択ビット ６０ 入出力ポート ６１ 電線 ６２ マイクロプロセッサ付端末装置 ６３ 通信回線 ＣＣ コントロールセンタ ＰＣ ユーザーインターフェース

Claims (8)

【特許請求の範囲】
1. 【請求項１】データの送受信を、プログラムによる通信
   制御に基づかないで、回路の駆動で制御するステートマ
   シーンと、前記データを蓄積するメモリとを備えた中央
   装置と、該中央装置とデジタル通信回線を介して接続し
   た端末アドレス設定機能を有する複数の端末装置とから
   なり、前記中央装置のメモリ内のデータビット群の構成
   と、前記端末装置のＩ／Ｏポートのデータビット群の構
   成とを同一形態にしたことを特徴とするサイクリック自
   動通信による電子配線システム。
2. 【請求項２】前記メモリ内のデータビット群は、前記複
   数の端末装置毎にメモリ領域を分割して設定したことを
   特徴とする請求項１に記載のサイクリック自動通信によ
   る電子配線システム。
3. 【請求項３】前記メモリは、送信用メモリと受信用メモ
   リとで別個に独自に駆動できるようにした請求項１又は
   ２に記載のサイクリック自動通信による電子配線システ
   ム。
4. 【請求項４】前記端末装置毎に分割されたメモリ領域内
   のデータビット群は、送受信単位毎のフィールドに設定
   し、該設定されたフィールド単位で送受信するようにし
   た請求項２又は３に記載のサイクリック自動通信による
   電子配線システム。
5. 【請求項５】前記送受信単位毎のフィールドの内容は、
   スタートパターン、送信先アドレス、送信元アドレス、
   転送データ、検定コードの要素を含んで形成した請求項
   ４に記載のサイクリック自動通信による電子配線システ
   ム。
6. 【請求項６】前記メモリは、デュアルポートＲＡＭ或は
   デュアルポートＲＡＭ同等の機能を果たすメモリである
   ことを特徴とする請求項４に記載のサイクリック自動通
   信による電子配線システム。
7. 【請求項７】前記中央装置は、ＩＣチップで形成した請
   求項１に記載のサイクリック自動通信による電子配線シ
   ステム。
8. 【請求項８】前記ステートマシーンは、少なくとも前記
   デジタル通信を介してデータを送受信する送受信回路
   と、該送受信回路で送受信したデータを制御するシーケ
   ンサと、送受信したデータの前記メモリへの書き込み読
   み出しを制御する調停回路とから構成されている請求項
   １に記載のサイクリック自動通信による電子配線システ
   ム。