JPH0738179B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH0738179B2 JPH0738179B2 JP1316385A JP31638589A JPH0738179B2 JP H0738179 B2 JPH0738179 B2 JP H0738179B2 JP 1316385 A JP1316385 A JP 1316385A JP 31638589 A JP31638589 A JP 31638589A JP H0738179 B2 JPH0738179 B2 JP H0738179B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- signal
- slave
- name
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4142—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by the use of a microprocessor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33125—System configuration, reconfiguration, customization, automatic
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33126—Identification of address connected module, processor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33169—Name of bus, vme-bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はマスタカードと複数のスレーブカードにより
構成される制御ユニットを備えた制御装置、特にマスタ
カードがスレーブカードの構成を調査できる制御ユニッ
トを備えた制御装置に関するものである。
構成される制御ユニットを備えた制御装置、特にマスタ
カードがスレーブカードの構成を調査できる制御ユニッ
トを備えた制御装置に関するものである。
［従来の技術］ 第６図は一般的な数値制御装置（以下NC装置という）の
構成を示すブロック図であり、図において（１）はディ
スプレイ装置、（２）はキー入力のための操作ボード、
（３）は例えばテープリーダやテープパンチャ等の入出
力機器、（４）は加工機械（５）を駆動する駆動ユニッ
ト、（５）は加工機械、（10）はNC装置全体の制御を行
う制御ユニットである。
構成を示すブロック図であり、図において（１）はディ
スプレイ装置、（２）はキー入力のための操作ボード、
（３）は例えばテープリーダやテープパンチャ等の入出
力機器、（４）は加工機械（５）を駆動する駆動ユニッ
ト、（５）は加工機械、（10）はNC装置全体の制御を行
う制御ユニットである。
従来のNC装置は上記のように構成され、制御ユニット
（10）は入出力機器（３）（例えばテープリーダ）に装
着される紙テープに記憶された加工情報に基づき、所要
の演算や記憶等を行い、駆動ユニット（４）を介して加
工機械（５）の軸の位置制御及び速度制御を行うほか、
ディスプレイ装置（１）に表示する画像データの処理等
をも行う。駆動ユニット（４）は制御ユニット（10）か
ら出力された制御情報に基づき加工機械（５）を駆動す
る。
（10）は入出力機器（３）（例えばテープリーダ）に装
着される紙テープに記憶された加工情報に基づき、所要
の演算や記憶等を行い、駆動ユニット（４）を介して加
工機械（５）の軸の位置制御及び速度制御を行うほか、
ディスプレイ装置（１）に表示する画像データの処理等
をも行う。駆動ユニット（４）は制御ユニット（10）か
ら出力された制御情報に基づき加工機械（５）を駆動す
る。
第７図は第６図の制御ユニットの構成を示す外観図であ
り、（11）は制御ユニットケース、（12）は例えばVME
バスラインに接続するバスコネクタ、（13）はマスタカ
ードでマイクロプロセッサ（以下CPUという）（16）が
装着されている。（14−１）〜（14−ｎ）はそれぞれス
レーブカード、（15）はマザーボードであり、マスター
カード（13）及び複数のスレーブカード（14−１）〜
（14−ｎ）はそれぞれバスコネクタ（12）を介してマザ
ーボード（15）に接続され、カード相互間の信号接続や
電源線及びグランド線の接続がプリント板により行われ
る。
り、（11）は制御ユニットケース、（12）は例えばVME
バスラインに接続するバスコネクタ、（13）はマスタカ
ードでマイクロプロセッサ（以下CPUという）（16）が
装着されている。（14−１）〜（14−ｎ）はそれぞれス
レーブカード、（15）はマザーボードであり、マスター
カード（13）及び複数のスレーブカード（14−１）〜
（14−ｎ）はそれぞれバスコネクタ（12）を介してマザ
ーボード（15）に接続され、カード相互間の信号接続や
電源線及びグランド線の接続がプリント板により行われ
る。
第８図はVMEバスのピン番号と信号名を説明する図であ
り、Ａ、Ｂ及びＣの３列がそれぞれ32ピンを有し、合計
96ピンの信号線がバスコネクタ（12）に接続されている
ことが示される。
り、Ａ、Ｂ及びＣの３列がそれぞれ32ピンを有し、合計
96ピンの信号線がバスコネクタ（12）に接続されている
ことが示される。
第９図はデータ転送時の主な信号の波形図である。
第８図及び第９図を参照し、第７図の制御ユニットの動
作を説明する。第７図のマスタカード（13）に装着され
たCPU（16）は、指定された制御プログラムに従い、デ
ータのメモリや入出力の機能を有するスレーブカード
（14−１）〜（14−ｎ）との間で、バネコネクタ（12）
とマザーボード（15）の共通信号バスを介して各種デー
タの転送を行う。第９図はこのデータの転送時の主な信
号の波形図であり、例えばマスタカード（13）がスレー
ブカード（14−１）〜（14−ｎ）からデータを読込む場
合に、マスタカード（13）はアドレス信号（A23〜A0の2
4ビット）を出力後、アドレスストローブ（以下ASとい
う）信号を“0"レベルとして出力する。スレーブカード
（14−１）〜（14−ｎ）は受理したアドレス信号により
指定されたデータ信号（D15〜D0の16ビット）をマスタ
カード（13）へ出力し、データの転送を完了する。
作を説明する。第７図のマスタカード（13）に装着され
たCPU（16）は、指定された制御プログラムに従い、デ
ータのメモリや入出力の機能を有するスレーブカード
（14−１）〜（14−ｎ）との間で、バネコネクタ（12）
とマザーボード（15）の共通信号バスを介して各種デー
タの転送を行う。第９図はこのデータの転送時の主な信
号の波形図であり、例えばマスタカード（13）がスレー
ブカード（14−１）〜（14−ｎ）からデータを読込む場
合に、マスタカード（13）はアドレス信号（A23〜A0の2
4ビット）を出力後、アドレスストローブ（以下ASとい
う）信号を“0"レベルとして出力する。スレーブカード
（14−１）〜（14−ｎ）は受理したアドレス信号により
指定されたデータ信号（D15〜D0の16ビット）をマスタ
カード（13）へ出力し、データの転送を完了する。
また類似技術として特開昭61−34657号公報に示された
入出力カード具備計算機がある。この公報においては、
複数の拡張インタフェースカードを組み込むための装置
を有する計算機システムにおいて、システムの拡張性を
得るために、複数の入出力カードには従来の各種信号用
端子のほかにカード番号用端子と割込み信号出力端子と
を新たに設けて、前記入出力カードが装着接続されるカ
ード接続用スロットには、従来の各種信号用端子への配
線のほかに、新たに設けた前記２つの端子への配線を追
加して、即ち従来の共通信号のバスラインのほかに、新
規の信号ラインを設けることにより、複数の入出力カー
ドからそれぞれカード番号や割込み信号を読出させるよ
うにした技術が開示されている。
入出力カード具備計算機がある。この公報においては、
複数の拡張インタフェースカードを組み込むための装置
を有する計算機システムにおいて、システムの拡張性を
得るために、複数の入出力カードには従来の各種信号用
端子のほかにカード番号用端子と割込み信号出力端子と
を新たに設けて、前記入出力カードが装着接続されるカ
ード接続用スロットには、従来の各種信号用端子への配
線のほかに、新たに設けた前記２つの端子への配線を追
加して、即ち従来の共通信号のバスラインのほかに、新
規の信号ラインを設けることにより、複数の入出力カー
ドからそれぞれカード番号や割込み信号を読出させるよ
うにした技術が開示されている。
［発明が解決しようとする課題］ 従来のマスタカードと複数のスレーブカードを含む制御
ユニットは以上のように構成されているので、実装され
るスレーブカードの種類や名称の読込みについては特に
考慮されておらず、マスタカードから供給されたアドレ
ス信号に対して、スレーブカードはカード名称あるいは
種類を示すコードを返送している程度であり、カードの
種類が増加したり、同種カードが複数枚となったときに
実装カードの構成を把握する上での限界があるという問
題があった。
ユニットは以上のように構成されているので、実装され
るスレーブカードの種類や名称の読込みについては特に
考慮されておらず、マスタカードから供給されたアドレ
ス信号に対して、スレーブカードはカード名称あるいは
種類を示すコードを返送している程度であり、カードの
種類が増加したり、同種カードが複数枚となったときに
実装カードの構成を把握する上での限界があるという問
題があった。
また前記特開昭61−34657号公報においては、カードの
種類や名称を示すコードを読取るために、従来の共通信
号バスに、新規の信号ラインを設ける等の処置が必要と
なり、標準バスの変更を要するという問題があった。
種類や名称を示すコードを読取るために、従来の共通信
号バスに、新規の信号ラインを設ける等の処置が必要と
なり、標準バスの変更を要するという問題があった。
この発明はかかる問題点を解決するためになされたもの
で、標準バスの変更を要さずに、実装カードの構成を把
握できる制御ユニットを備えた制御装置を得ることを目
的とする。
で、標準バスの変更を要さずに、実装カードの構成を把
握できる制御ユニットを備えた制御装置を得ることを目
的とする。
［課題を解決するための手段］ この発明に係る制御装置は、少くともアドレス信号とデ
ータ信号を含む標準のバス信号を伝送する共通のバスラ
インを介して相互に接続されるマスタカードと複数のス
レーブカードにより構成される制御ユニットとを備え、
前記マスタカードには、前記スレーブカードの構成を調
査するため、コード読込みアドレス情報、カード名大分
類コード情報及び複数識別アドレス情報を前記標準のバ
ス信号に含まれるアドレス信号として発生し、該アドレ
ス信号を前記バスラインを介してスレーブカードに送信
する調査アドレス信号発生及び送信手段と、該調査アド
レス信号に基づきスレーブカードが返信するカード名小
分類コード情報及び複数枚コード情報を、前記標準のバ
ス信号に含まれるデータ信号として前記バスラインを介
して受信し、該データ信号よりスレーブカードの種類又
は名称並びに同種カードの何枚目かを識別する回答デー
タ信号受信及び識別手段とを備え、前記スレーブカード
には、前記同種カードの何枚目かであるかを示す複数枚
コード情報を任意に設定する複数枚コード情報設定手段
と、前記マスターカードより送信される調査アドレス信
号を受信する調査アドレス信号受信手段と、該調査アド
レス信号受信手段の出力に基づき、前記カード名小分類
コード情報及び設定された複数枚コード情報を前記標準
のバス信号に含まれるデータ信号として発生し、該デー
タ信号を前記バスラインを介してマスタカードに送信す
る回答データ信号発生及び送信手段とを備えたものであ
る。
ータ信号を含む標準のバス信号を伝送する共通のバスラ
インを介して相互に接続されるマスタカードと複数のス
レーブカードにより構成される制御ユニットとを備え、
前記マスタカードには、前記スレーブカードの構成を調
査するため、コード読込みアドレス情報、カード名大分
類コード情報及び複数識別アドレス情報を前記標準のバ
ス信号に含まれるアドレス信号として発生し、該アドレ
ス信号を前記バスラインを介してスレーブカードに送信
する調査アドレス信号発生及び送信手段と、該調査アド
レス信号に基づきスレーブカードが返信するカード名小
分類コード情報及び複数枚コード情報を、前記標準のバ
ス信号に含まれるデータ信号として前記バスラインを介
して受信し、該データ信号よりスレーブカードの種類又
は名称並びに同種カードの何枚目かを識別する回答デー
タ信号受信及び識別手段とを備え、前記スレーブカード
には、前記同種カードの何枚目かであるかを示す複数枚
コード情報を任意に設定する複数枚コード情報設定手段
と、前記マスターカードより送信される調査アドレス信
号を受信する調査アドレス信号受信手段と、該調査アド
レス信号受信手段の出力に基づき、前記カード名小分類
コード情報及び設定された複数枚コード情報を前記標準
のバス信号に含まれるデータ信号として発生し、該デー
タ信号を前記バスラインを介してマスタカードに送信す
る回答データ信号発生及び送信手段とを備えたものであ
る。
［作用］ この発明においては、制御装置は少くともアドレス信号
とデータ信号を含む標準のバス信号を伝送する共通のバ
スラインを介して相互に接続されるマスタカードと複数
のスレーブカードにより構成される制御ユニットを備
え、前記マスタカードにおいては、調査アドレス信号発
生及び送信手段が前記スレーブカードの構成を調査する
ため、コード読込みアドレス情報、カード名大分類コー
ド情報及び複数識別アドレス情報を前記標準のバス信号
に含まれるアドレス信号として発生し、該アドレス信号
を前記バスラインを介してスレーブカードに送信し、回
答データ信号受信及び識別手段が前記調査アドレス信号
に基づきスレーブカードが返信するカード名小分類コー
ド情報及び複数枚コード情報を前記標準のバス信号に含
まれるデータ信号として前記バスラインを介して受信
し、該データ信号よりスレーブカードの種類又は名称並
びに同種カードの何枚目かを識別する。前記スレーブカ
ードにおいては、複数枚コード情報設定手段が、前記同
種カードの何枚目であるかを示す複数枚コード情報を任
意に設定し、調査アドレス信号受信手段が前記マスター
カードより送信される調査アドレス信号を受信し、回答
データ信号発生及び送信手段が前記調査アドレス信号受
信手段の出力に基づき、前記カード名小分類コード情報
及び設定された複数枚コード情報を前記標準のバス信号
に含まれるデータ信号として発生し、該データ信号を前
記バスラインを介してマスタカードに送信する。
とデータ信号を含む標準のバス信号を伝送する共通のバ
スラインを介して相互に接続されるマスタカードと複数
のスレーブカードにより構成される制御ユニットを備
え、前記マスタカードにおいては、調査アドレス信号発
生及び送信手段が前記スレーブカードの構成を調査する
ため、コード読込みアドレス情報、カード名大分類コー
ド情報及び複数識別アドレス情報を前記標準のバス信号
に含まれるアドレス信号として発生し、該アドレス信号
を前記バスラインを介してスレーブカードに送信し、回
答データ信号受信及び識別手段が前記調査アドレス信号
に基づきスレーブカードが返信するカード名小分類コー
ド情報及び複数枚コード情報を前記標準のバス信号に含
まれるデータ信号として前記バスラインを介して受信
し、該データ信号よりスレーブカードの種類又は名称並
びに同種カードの何枚目かを識別する。前記スレーブカ
ードにおいては、複数枚コード情報設定手段が、前記同
種カードの何枚目であるかを示す複数枚コード情報を任
意に設定し、調査アドレス信号受信手段が前記マスター
カードより送信される調査アドレス信号を受信し、回答
データ信号発生及び送信手段が前記調査アドレス信号受
信手段の出力に基づき、前記カード名小分類コード情報
及び設定された複数枚コード情報を前記標準のバス信号
に含まれるデータ信号として発生し、該データ信号を前
記バスラインを介してマスタカードに送信する。
［実施例］ 第１図はこの発明の一実施例を示すデータ及びアドレス
構成を説明する図である。また従来例で説明した第６図
〜第９図はこの発明においても共通に使用する。
構成を説明する図である。また従来例で説明した第６図
〜第９図はこの発明においても共通に使用する。
第１図の説明をする。まずカードの識別のためのカード
名称につき説明する。この実施例におけるカード名称は
PB−□○として、□はカード名大分類コードとして数字
の０〜９を用い、○は同様にカード名小分類コードとし
て数字の０〜９を用いる。従って全体としてPB−00〜PB
−99のコードにより100種類の識別ができる。
名称につき説明する。この実施例におけるカード名称は
PB−□○として、□はカード名大分類コードとして数字
の０〜９を用い、○は同様にカード名小分類コードとし
て数字の０〜９を用いる。従って全体としてPB−00〜PB
−99のコードにより100種類の識別ができる。
第１図の（２）のアドレス構成においては、アドレス信
号の上位４ビットのA23〜A20にコード読込アドレスを設
定する。以下データの値は16進で示されるので、例えば
データ“1100"の数値は“12"で16進での表示信号は“C"
となる。
号の上位４ビットのA23〜A20にコード読込アドレスを設
定する。以下データの値は16進で示されるので、例えば
データ“1100"の数値は“12"で16進での表示信号は“C"
となる。
A15〜A12の４ビットのアドレスデータはカード名大分類
コードに設定され、数字の０〜９の10通りのコードが設
定できる。例えば数字の９はデータ“1001"と設定され
る。
コードに設定され、数字の０〜９の10通りのコードが設
定できる。例えば数字の９はデータ“1001"と設定され
る。
A6〜A4の３ビットのアドレスデータは複数識別アドレス
に設定され、標準の１枚目のカードのコード読込み時に
は“001"と設定され、２枚目のカードのときは“010"、
３枚目のカードのときは“100"と設定される。
に設定され、標準の１枚目のカードのコード読込み時に
は“001"と設定され、２枚目のカードのときは“010"、
３枚目のカードのときは“100"と設定される。
マスターカード（13）はカード名称読込みのため第１図
の（２）に示されたアドレス構成のアドレス信号をスレ
ーブカード（14−１）〜（14−ｎ）に供給すると、スレ
ーブカード（14−１）〜（14−ｎ）はカード名称の識別
のため第１図の（１）のデータ構成に示される16ビット
のデータD15〜D0を返信する。このスレーブカード（14
−１）〜（14−ｎ）の出力するデータのD14〜D12の３ビ
ットは複数枚コードに設定され、このコードは“0"のと
き有効となる。例えば複数枚コードが“110"のときは、
指定されたカード名大分類コードに対して同一カード名
称のスレーブカードが１枚実装されていることを示す。
同様に“100"のときは２枚、“000"のときは３枚のカー
ドが実装されていることを示す。
の（２）に示されたアドレス構成のアドレス信号をスレ
ーブカード（14−１）〜（14−ｎ）に供給すると、スレ
ーブカード（14−１）〜（14−ｎ）はカード名称の識別
のため第１図の（１）のデータ構成に示される16ビット
のデータD15〜D0を返信する。このスレーブカード（14
−１）〜（14−ｎ）の出力するデータのD14〜D12の３ビ
ットは複数枚コードに設定され、このコードは“0"のと
き有効となる。例えば複数枚コードが“110"のときは、
指定されたカード名大分類コードに対して同一カード名
称のスレーブカードが１枚実装されていることを示す。
同様に“100"のときは２枚、“000"のときは３枚のカー
ドが実装されていることを示す。
D9〜D0の10ビットのデータはカード名小分類コードに設
定され、10ビットのうち“0"を示すビットが対応するス
レーブカードのカード名小分類カードを示す。例えばD1
とD3のビットが“0"のときは、カード名大分類に対応す
るカード名称として、PB−□１とPB−□３の２枚が実装
されていることを示す。
定され、10ビットのうち“0"を示すビットが対応するス
レーブカードのカード名小分類カードを示す。例えばD1
とD3のビットが“0"のときは、カード名大分類に対応す
るカード名称として、PB−□１とPB−□３の２枚が実装
されていることを示す。
第２図（ａ）及び（ｂ）、並びに第３図はこの発明の一
実施例を示すスレーブカード内の回路図である。図にお
いて、（31）は選択ゲートで、本実施例ではアドレスデ
ータA23〜A20が“C"（即ち1100）で、AS信号が“0"とな
ったとき、“1"レベルの選択出力を発生するコード読込
みアドレスの選択用ゲートである。（32）はANDゲー
ト、（33）及び（34）はオープンコレクタのNANDゲー
ト、（35）はカスケード入力Ｉｐ＝Ｑが“1"レベルで、
４ビットのデータP3〜P0とQ3〜Q0とが等しいときに、Ｐ
＝Ｑ出力を“1"レベルとするコンパレータである。（3
6）はアドレス信号のA6〜A4の複数識別コード設定用の
選択スイッチ、（37）はデータ信号のD14〜D12の複数枚
コードの出力ビット設定用の選択スイッチで、この選択
スイッチ（36）及び（37）はスレーブカードに装着され
ており、制御ユニット（10）にカードを実装する際に、
あらかじめ後述する仕様に基づきスイッチの選択位置が
設定されるものである。
実施例を示すスレーブカード内の回路図である。図にお
いて、（31）は選択ゲートで、本実施例ではアドレスデ
ータA23〜A20が“C"（即ち1100）で、AS信号が“0"とな
ったとき、“1"レベルの選択出力を発生するコード読込
みアドレスの選択用ゲートである。（32）はANDゲー
ト、（33）及び（34）はオープンコレクタのNANDゲー
ト、（35）はカスケード入力Ｉｐ＝Ｑが“1"レベルで、
４ビットのデータP3〜P0とQ3〜Q0とが等しいときに、Ｐ
＝Ｑ出力を“1"レベルとするコンパレータである。（3
6）はアドレス信号のA6〜A4の複数識別コード設定用の
選択スイッチ、（37）はデータ信号のD14〜D12の複数枚
コードの出力ビット設定用の選択スイッチで、この選択
スイッチ（36）及び（37）はスレーブカードに装着され
ており、制御ユニット（10）にカードを実装する際に、
あらかじめ後述する仕様に基づきスイッチの選択位置が
設定されるものである。
第２図（ａ）の回路において、カード名上位コード設定
データとしてコンパレータ（35）の一方へ入力するデー
タQ3〜Q0はいま“0010"であり、カード名大分類は“2"
の状態を示し、またNANDゲート（33）の出力はD3に接続
され、カード名小分類は“3"の状態を示している。選択
スイッチ（36）は複数枚識別コードとしてアドレス信号
A4が選択され、標準の場合を示し、また選択スイッチ
（37）は複数枚コードのデータ信号出力のD12に接続さ
れ、標準の場合を示している。第２図（ｂ）において
は、選択スイッチ（36）により複数枚識別コードとして
A5が選択され２枚目であることを示しており、また選択
スイッチ（37）により複数枚コードとしてD13が選択さ
れ２枚目であることを示している。そして選択スイッチ
（36）及び（37）の設定位置以外はすべて第２図（ａ）
と同一回路を有する。
データとしてコンパレータ（35）の一方へ入力するデー
タQ3〜Q0はいま“0010"であり、カード名大分類は“2"
の状態を示し、またNANDゲート（33）の出力はD3に接続
され、カード名小分類は“3"の状態を示している。選択
スイッチ（36）は複数枚識別コードとしてアドレス信号
A4が選択され、標準の場合を示し、また選択スイッチ
（37）は複数枚コードのデータ信号出力のD12に接続さ
れ、標準の場合を示している。第２図（ｂ）において
は、選択スイッチ（36）により複数枚識別コードとして
A5が選択され２枚目であることを示しており、また選択
スイッチ（37）により複数枚コードとしてD13が選択さ
れ２枚目であることを示している。そして選択スイッチ
（36）及び（37）の設定位置以外はすべて第２図（ａ）
と同一回路を有する。
第３図においては、カード名上位コード設定データとし
て、コンパレータ（35）の一方へ入力するデータQ3〜Q0
はいま“0001"であり、カード名大分類は“1"の状態を
示し、またNANDゲート（33）の出力はD5に接続され、カ
ード名小分類は“5"の状態を示している。第３図の回路
では、同一カードの複数枚使用がない場合なので、選択
スイッチ（36）及び（37）は設けず、それぞれ直接に標
準の場合の接続、即ち第２図（ａ）の場合と同一の接続
がなされている。
て、コンパレータ（35）の一方へ入力するデータQ3〜Q0
はいま“0001"であり、カード名大分類は“1"の状態を
示し、またNANDゲート（33）の出力はD5に接続され、カ
ード名小分類は“5"の状態を示している。第３図の回路
では、同一カードの複数枚使用がない場合なので、選択
スイッチ（36）及び（37）は設けず、それぞれ直接に標
準の場合の接続、即ち第２図（ａ）の場合と同一の接続
がなされている。
従って第２図（ａ）は標準のPB−23、第２図（ｂ）は２
枚目のPB−23、第３図は標準のPB−15のカード名称とな
っている。
枚目のPB−23、第３図は標準のPB−15のカード名称とな
っている。
第４図はこの発明の一実施例を示すカード名称読込み方
法を説明する図である。
法を説明する図である。
第４図の説明をする。図のステップ１において、マスタ
カード（13）内のCPU（16）はカード名称を読込むた
め、まずカード大分類コードが“1"の場合の標準仕様と
してアドレスデータA23〜A0を16進の“C01010"として、
またAS（アドレス ストローブ）信号を“0"とする。第
３図の回路のスレーブカードは、コード読込みアドレス
A23〜A20が“C"で、AS信号が“0"のとき選択ゲート（3
1）の出力が“1"となる。またカード名大分類コードA15
〜A12が“1"としてコンパレータ（35）のＰ入力として
供給されると、コンパレータ（35）のＰ入力とＱ入力が
等しいので、Ｐ＝Ｑ出力が“1"となる。この結果NANDゲ
ート（34）を介して反転信号として取出される複数枚コ
ードは、標準を示すD12が“0"となる。またカード名小
分類コードはA4が“1"のため、ANDゲート（32）とNAND
ゲート（33）を介して取出されるデータD5は“0"とな
る。従って第３図のスレーブカードからはデータD15〜D
0が“EFDF"として出力される。CPU（16）はスレーブカ
ードから前記データを読取り、カード名称PB−１○とし
ては複数枚は実装されておらずPB−15が１枚のみ実装さ
れていることが判る。
カード（13）内のCPU（16）はカード名称を読込むた
め、まずカード大分類コードが“1"の場合の標準仕様と
してアドレスデータA23〜A0を16進の“C01010"として、
またAS（アドレス ストローブ）信号を“0"とする。第
３図の回路のスレーブカードは、コード読込みアドレス
A23〜A20が“C"で、AS信号が“0"のとき選択ゲート（3
1）の出力が“1"となる。またカード名大分類コードA15
〜A12が“1"としてコンパレータ（35）のＰ入力として
供給されると、コンパレータ（35）のＰ入力とＱ入力が
等しいので、Ｐ＝Ｑ出力が“1"となる。この結果NANDゲ
ート（34）を介して反転信号として取出される複数枚コ
ードは、標準を示すD12が“0"となる。またカード名小
分類コードはA4が“1"のため、ANDゲート（32）とNAND
ゲート（33）を介して取出されるデータD5は“0"とな
る。従って第３図のスレーブカードからはデータD15〜D
0が“EFDF"として出力される。CPU（16）はスレーブカ
ードから前記データを読取り、カード名称PB−１○とし
ては複数枚は実装されておらずPB−15が１枚のみ実装さ
れていることが判る。
第４図のステップ２において、CPU（16）はカード名大
分類コード“2"の場合の標準仕様としてアドレスデータ
A23〜A0を“C02010"とし、またAS信号を“0"とする。第
２図（ａ）の回路のスレーブカードは、ステップ１の場
合と、同様に選択ゲート（31）の出力が“1"となり、カ
ード名大分類コードA15〜A12が“2"でコンパレータ（3
5）のＰ＝Ｑ出力が“1"となる。また選択スイッチ（3
6）及び（37）は標準の場合に設定されているので、複
数枚コードはD12が“0"として出力され、ANDゲート（3
2）及びNANDゲート（33）を介して出力されるカード名
小分類コードはD3が“0"として出力される。またもし同
一名称のスレーブカードがもう１枚実装されている場合
は、第２図（ｂ）の選択スイッチ（37）の設定により複
数枚コードはD13も“0"となる。この結果スレーブカー
ドからのデータD15〜D0は“CFF7"として返信され、この
データを読取ったCPU（16）はカード名称PB−２○とし
ては、標準としてのPB−23と、２枚目のPB−２○が存在
することが判る。
分類コード“2"の場合の標準仕様としてアドレスデータ
A23〜A0を“C02010"とし、またAS信号を“0"とする。第
２図（ａ）の回路のスレーブカードは、ステップ１の場
合と、同様に選択ゲート（31）の出力が“1"となり、カ
ード名大分類コードA15〜A12が“2"でコンパレータ（3
5）のＰ＝Ｑ出力が“1"となる。また選択スイッチ（3
6）及び（37）は標準の場合に設定されているので、複
数枚コードはD12が“0"として出力され、ANDゲート（3
2）及びNANDゲート（33）を介して出力されるカード名
小分類コードはD3が“0"として出力される。またもし同
一名称のスレーブカードがもう１枚実装されている場合
は、第２図（ｂ）の選択スイッチ（37）の設定により複
数枚コードはD13も“0"となる。この結果スレーブカー
ドからのデータD15〜D0は“CFF7"として返信され、この
データを読取ったCPU（16）はカード名称PB−２○とし
ては、標準としてのPB−23と、２枚目のPB−２○が存在
することが判る。
次に第４図のステップ３において、前記PB−２○の２枚
目のカード名称を調べる。CPU（16）はカード名大分類
コードを“2"のままとし、複数識別アドレスA7〜A4を
“2"とし、アドレスデータA23〜A0を“C02020"、AS信号
を“0"とする。第２図（ｂ）の選択スイッチ（36）はい
ま２枚目の設定となっており、A5が“1"であり、ANDゲ
ート（32）及びNANDゲート（33）を介してカード名小分
類コードはD3が“0"として出力される。複数枚コードD
14〜D12は第２図（ａ）のスレーブカードより標準のD12
が“0"として、また第２図（ｂ）の選択スイッチ（37）
により２枚目としてD13が“0"として出力される。従っ
てデータD15〜D0は“CFF7"としてCPU（16）に読込まれ
るので、PB−２○の２枚目のカード名称はPB−23である
ことが判る。
目のカード名称を調べる。CPU（16）はカード名大分類
コードを“2"のままとし、複数識別アドレスA7〜A4を
“2"とし、アドレスデータA23〜A0を“C02020"、AS信号
を“0"とする。第２図（ｂ）の選択スイッチ（36）はい
ま２枚目の設定となっており、A5が“1"であり、ANDゲ
ート（32）及びNANDゲート（33）を介してカード名小分
類コードはD3が“0"として出力される。複数枚コードD
14〜D12は第２図（ａ）のスレーブカードより標準のD12
が“0"として、また第２図（ｂ）の選択スイッチ（37）
により２枚目としてD13が“0"として出力される。従っ
てデータD15〜D0は“CFF7"としてCPU（16）に読込まれ
るので、PB−２○の２枚目のカード名称はPB−23である
ことが判る。
以下同様にカード名称のPB−□○のカード名大分類コー
ド□を“0"から“9"まで変化させて、コードをチェック
することにより制御ユニット（10）に実装されているス
レーブカードの名称をすべて調べることができる。
ド□を“0"から“9"まで変化させて、コードをチェック
することにより制御ユニット（10）に実装されているス
レーブカードの名称をすべて調べることができる。
第５図はこの発明の一実施例を示すスレーブカードの名
称を調査する手順を説明する流れ図である。図において
は、すべてのスレーブカードの名称を調査する例を示し
ている。図のステップ21においては、初期設定としてカ
ード名称PB−□○のカード名大分類コードで指定される
□の値を“0"に設定する。ステップ22においては、カー
ド名大分類コードA15〜A12を上記設定された□の値と
し、複数識別アドレスA6〜A4を“001"としてスレーブカ
ードからのデータコードを読込む。ステップ23において
は、読込んだデータよりカード名小分類コードD9〜D0の
各ビットのうち“0"であるビットに対応するカードが実
装されていることを確認する。ステップ24において、複
数枚コードD14〜D12が“110"かを判断する。判断結果が
YESのときはステップ25に移り、NOのときはステップ26
に移る。ステップ25においては、現在の設定された値の
カード名大分類コード□に対して１枚のみスレーブカー
ドが存在することを確認し、ステップ31に移る。ステッ
プS26においては、複数枚コードD14〜D12が“111"かを
判断する。判断結果がYESのときはステップ27に移り、N
Oのときはステップ28に移る。ステップ27においては、
現在の設定されたカード名大分類コード□に対してスレ
ーブカードが存在しないことを確認し、ステップ31に移
る。ステップ28、ステップ29においては、複数枚コード
D14〜D12がそれぞれ“100"、“000"のときに、カード名
大分類コード□に対して複数枚のカードが存在し、第５
図に示すように順次２枚目（ｆ、１）、３枚目（ｆ、
２）のカードの実装をチェックする。即ちステップ28、
ステップ29において、順次アドレスA6〜A4を“010"、
“100"としてスレーブカードよりデータコードを読込
み、データD9〜D0の各ビットのうち“0"であるビットに
対応するカードが実装されていることを確認することに
より、順次前記２枚目（ｆ、１）、３枚目（ｆ、２）の
カードの実装をチェックする。ステップ31においては、
カード名大分類□に１を加算し、新規のカード名大分類
□とする。ステップ32においては、新規のカード名大分
類□が“10"になったかを判断し、“10"になったら終了
し、“10"未満のときはステップ22に戻り、ステップ22
〜ステップ32のループを繰り返す。
称を調査する手順を説明する流れ図である。図において
は、すべてのスレーブカードの名称を調査する例を示し
ている。図のステップ21においては、初期設定としてカ
ード名称PB−□○のカード名大分類コードで指定される
□の値を“0"に設定する。ステップ22においては、カー
ド名大分類コードA15〜A12を上記設定された□の値と
し、複数識別アドレスA6〜A4を“001"としてスレーブカ
ードからのデータコードを読込む。ステップ23において
は、読込んだデータよりカード名小分類コードD9〜D0の
各ビットのうち“0"であるビットに対応するカードが実
装されていることを確認する。ステップ24において、複
数枚コードD14〜D12が“110"かを判断する。判断結果が
YESのときはステップ25に移り、NOのときはステップ26
に移る。ステップ25においては、現在の設定された値の
カード名大分類コード□に対して１枚のみスレーブカー
ドが存在することを確認し、ステップ31に移る。ステッ
プS26においては、複数枚コードD14〜D12が“111"かを
判断する。判断結果がYESのときはステップ27に移り、N
Oのときはステップ28に移る。ステップ27においては、
現在の設定されたカード名大分類コード□に対してスレ
ーブカードが存在しないことを確認し、ステップ31に移
る。ステップ28、ステップ29においては、複数枚コード
D14〜D12がそれぞれ“100"、“000"のときに、カード名
大分類コード□に対して複数枚のカードが存在し、第５
図に示すように順次２枚目（ｆ、１）、３枚目（ｆ、
２）のカードの実装をチェックする。即ちステップ28、
ステップ29において、順次アドレスA6〜A4を“010"、
“100"としてスレーブカードよりデータコードを読込
み、データD9〜D0の各ビットのうち“0"であるビットに
対応するカードが実装されていることを確認することに
より、順次前記２枚目（ｆ、１）、３枚目（ｆ、２）の
カードの実装をチェックする。ステップ31においては、
カード名大分類□に１を加算し、新規のカード名大分類
□とする。ステップ32においては、新規のカード名大分
類□が“10"になったかを判断し、“10"になったら終了
し、“10"未満のときはステップ22に戻り、ステップ22
〜ステップ32のループを繰り返す。
なお、上記実施例においてはカード名称をPB−□○と２
桁にした例を示したが、カード名大分類コードのビット
数を増すことによりPB−□○△のように３桁のカード名
称としても、これに対応して本発明を適用することがで
きる。この場合はPB−000〜PB−999のコードにより1000
種類の識別ができる。
桁にした例を示したが、カード名大分類コードのビット
数を増すことによりPB−□○△のように３桁のカード名
称としても、これに対応して本発明を適用することがで
きる。この場合はPB−000〜PB−999のコードにより1000
種類の識別ができる。
また複数識別コード及び複数枚コードの設定手段として
機械的な選択スイッチ（36）及び（37）を用いた例を示
したが、これを同等の機能を有する無接点のロジック素
子へ置きかえてもよいのは自明である。
機械的な選択スイッチ（36）及び（37）を用いた例を示
したが、これを同等の機能を有する無接点のロジック素
子へ置きかえてもよいのは自明である。
また上記実施例においては、アドレスを24ビット（A23
〜A0）、データを16ビット（D15〜D0）とした例を示し
たが、それぞれのアプリケーションに応じて所要のビッ
ト数に置きかえてもよい。同様に各コードのビット数も
それぞれのアプリケーションに応じて自由に設定するこ
とができる。
〜A0）、データを16ビット（D15〜D0）とした例を示し
たが、それぞれのアプリケーションに応じて所要のビッ
ト数に置きかえてもよい。同様に各コードのビット数も
それぞれのアプリケーションに応じて自由に設定するこ
とができる。
また本発明により調査結果であるスレーブカードの実装
情報をディスプレイ装置に表示し、可視情報として操作
員に提供することも可能である。
情報をディスプレイ装置に表示し、可視情報として操作
員に提供することも可能である。
なお上記実施例においては、本発明を数値制御装置内の
制御ユニットに適用した場合の例を示したが、本発明は
これに限定されるものではなく、マスタカードと複数の
スレーブカードにより構成される制御ユニットを備えた
一般の制御装置にすべて適用可能なものである。即ち広
範囲に適用可能な発明であるといえる。
制御ユニットに適用した場合の例を示したが、本発明は
これに限定されるものではなく、マスタカードと複数の
スレーブカードにより構成される制御ユニットを備えた
一般の制御装置にすべて適用可能なものである。即ち広
範囲に適用可能な発明であるといえる。
［発明の効果］ 以上のようにこの発明によれば、制御装置内の制御ユニ
ットはマスタカードと複数のスレーブカードにより構成
され、またこれらのカードの少くともアドレス信号とデ
ータ信号を含む標準のバス信号を伝送する共通のバスラ
インにより相互に接続されており、前記バスラインを介
したアドレス信号とデータ信号等の送受により、マスタ
カードは調査アドレス信号としてコード読込アドレス情
報、カード名大分類コード情報及び複数識別アドレス情
報を送信し、スレーブカードは前記調査アドレス信号に
基づきカード名小分類コード情報及び複数枚コード情報
を返信するようにしたので、従来のバスラインに信号線
の増加や変更をすることなく、マスタカードはスレーブ
カードの種類並びに同種カードの何枚目であるかを識別
でき、NC装置の生産管理及び保守・サービス管理機能が
向上する効果が得られている。
ットはマスタカードと複数のスレーブカードにより構成
され、またこれらのカードの少くともアドレス信号とデ
ータ信号を含む標準のバス信号を伝送する共通のバスラ
インにより相互に接続されており、前記バスラインを介
したアドレス信号とデータ信号等の送受により、マスタ
カードは調査アドレス信号としてコード読込アドレス情
報、カード名大分類コード情報及び複数識別アドレス情
報を送信し、スレーブカードは前記調査アドレス信号に
基づきカード名小分類コード情報及び複数枚コード情報
を返信するようにしたので、従来のバスラインに信号線
の増加や変更をすることなく、マスタカードはスレーブ
カードの種類並びに同種カードの何枚目であるかを識別
でき、NC装置の生産管理及び保守・サービス管理機能が
向上する効果が得られている。
第１図はこの発明の一実施例を示すデータ及びアドレス
の構成を説明する図、第２図（ａ）及び（ｂ）、並びに
第３図はこの発明の一実施例を示すスレーブカード内の
回路図、第４図はこの発明の一実施例を示すカード名称
読込み方法を説明する図、第５図はこの発明の一実施例
を示すスレーブカードの名称を調査する手順を説明する
流れ図、第６図は一般的なNC装置の構成を示すブロック
図、第７図は第６図の制御ユニットの構成を示す外観
図、第８図はVMEバスのピン番号と信号名を説明する
図、第９図はデータ転送時の主な信号の波形図である。 図において、（１）はディスプレイ装置、（２）は操作
ボード、（３）は入出力機器、四は駆動ユニット、
（５）は加工機械、（10）は制御ユニット、（11）は制
御ユニットケース、（12）はバスコネクタ、（13）はマ
スタカード、（14−１）〜（14−ｎ）はスレーブカー
ド、（15）はマザーボード、（16）はCPU、（31）は選
択ゲート、（32）はANDゲート、（33）、（34）はNAND
ゲート、（35）はコンパレータ、（36）、（37）は選択
スイッチである。 なお、図中同一符号は同一又は相当部分を示す。
の構成を説明する図、第２図（ａ）及び（ｂ）、並びに
第３図はこの発明の一実施例を示すスレーブカード内の
回路図、第４図はこの発明の一実施例を示すカード名称
読込み方法を説明する図、第５図はこの発明の一実施例
を示すスレーブカードの名称を調査する手順を説明する
流れ図、第６図は一般的なNC装置の構成を示すブロック
図、第７図は第６図の制御ユニットの構成を示す外観
図、第８図はVMEバスのピン番号と信号名を説明する
図、第９図はデータ転送時の主な信号の波形図である。 図において、（１）はディスプレイ装置、（２）は操作
ボード、（３）は入出力機器、四は駆動ユニット、
（５）は加工機械、（10）は制御ユニット、（11）は制
御ユニットケース、（12）はバスコネクタ、（13）はマ
スタカード、（14−１）〜（14−ｎ）はスレーブカー
ド、（15）はマザーボード、（16）はCPU、（31）は選
択ゲート、（32）はANDゲート、（33）、（34）はNAND
ゲート、（35）はコンパレータ、（36）、（37）は選択
スイッチである。 なお、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】少くともアドレス信号とデータ信号を含む
標準のバス信号を伝送する共通のバスラインを介して相
互に接続されるマスタカードと複数のスレーブカードに
より構成される制御ユニットと、 前記マスタカードには、前記スレーブカードの構成を調
査するため、コード読込みアドレス情報、カード名大分
類コード情報及び複数識別アドレス情報を前記標準のバ
ス信号に含まれるアドレス信号として発生し、該アドレ
ス信号を前記バスラインを介してスレーブカードに送信
する調査アドレス信号発生及び送信手段と、該調査アド
レス信号に基づきスレーブカードが返信するカード名小
分類コード情報及び複数枚コード情報を前記標準のバス
信号に含まれるデータ信号として前記バスラインを介し
て受信し、該データ信号よりスレーブカードの種類又は
名称並びに同種カードの何枚目かを識別する回答データ
信号受信及び識別手段と、 前記スレーブカードには、前記同種カードの何枚目であ
るかを示す複数枚コード情報を任意に設定する複数枚コ
ード情報設定手段と、前記マスタカードより送信される
調査アドレス信号を受信する調査アドレス信号受信手段
と、該調査アドレス信号受信手段の出力に基づき、前記
カード名小分類コード情報及び設定された複数枚コード
情報を前記標準のバス信号に含まれるデータ信号として
発生し、該データ信号を前記バスラインを介してマスタ
カードに送信する回答データ信号発生及び送信手段とを
備えたことを特徴とする制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316385A JPH0738179B2 (ja) | 1989-12-07 | 1989-12-07 | 制御装置 |
| US07/555,878 US5136496A (en) | 1989-12-07 | 1990-07-23 | Master/slave numerical control apparatus in which the master can identify types and order of the slaves |
| DE4027349A DE4027349C2 (de) | 1989-12-07 | 1990-08-29 | Numerische Steuervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316385A JPH0738179B2 (ja) | 1989-12-07 | 1989-12-07 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03177952A JPH03177952A (ja) | 1991-08-01 |
| JPH0738179B2 true JPH0738179B2 (ja) | 1995-04-26 |
Family
ID=18076497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1316385A Expired - Lifetime JPH0738179B2 (ja) | 1989-12-07 | 1989-12-07 | 制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5136496A (ja) |
| JP (1) | JPH0738179B2 (ja) |
| DE (1) | DE4027349C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212645A (en) * | 1990-07-19 | 1993-05-18 | General Electric Company | Flexible real-time, multi-tasking architecture for tool condition monitoring |
| FR2671884A1 (fr) * | 1991-01-17 | 1992-07-24 | Moulinex Sa | Procede d'attribution d'adresses dans un reseau domotique. |
| US5353413A (en) * | 1992-03-19 | 1994-10-04 | Aeg Transportation Systems, Inc. | Method and apparatus for christening a trainline monitor system |
| JPH10124131A (ja) | 1996-10-22 | 1998-05-15 | Fanuc Ltd | 制御装置に接続される機器の管理方法 |
| US6047289A (en) * | 1997-11-07 | 2000-04-04 | Novell, Inc. | Method and apparatus for directed data propagation |
| US6993415B2 (en) * | 2004-04-08 | 2006-01-31 | Kohler Co. | Distributed control system for a whirlpool tub |
| JP2012068996A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Denpa Products Kk | Ｃｐｕボード |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245306A (en) * | 1978-12-21 | 1981-01-13 | Burroughs Corporation | Selection of addressed processor in a multi-processor network |
| US4281315A (en) * | 1979-08-27 | 1981-07-28 | Bell Telephone Laboratories, Incorporated | Collection of messages from data terminals using different protocols and formats |
| DE3136390A1 (de) * | 1981-09-14 | 1983-05-11 | Liebherr-Verzahntechnik Gmbh, 8960 Kempten | Zahnradbearbeitungsmaschine |
| US4458309A (en) * | 1981-10-01 | 1984-07-03 | Honeywell Information Systems Inc. | Apparatus for loading programmable hit matrices used in a hardware monitoring interface unit |
| US4787025A (en) * | 1984-03-06 | 1988-11-22 | International Business Machines Corporation | Remote fan out facility for data terminals |
| US4937825A (en) * | 1988-06-15 | 1990-06-26 | International Business Machines | Method and apparatus for diagnosing problems in data communication networks |
-
1989
- 1989-12-07 JP JP1316385A patent/JPH0738179B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-23 US US07/555,878 patent/US5136496A/en not_active Expired - Fee Related
- 1990-08-29 DE DE4027349A patent/DE4027349C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4027349C2 (de) | 1993-12-02 |
| JPH03177952A (ja) | 1991-08-01 |
| US5136496A (en) | 1992-08-04 |
| DE4027349A1 (de) | 1991-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3866175A (en) | Data communication system between a central computer and a plurality of data terminals | |
| US6002638A (en) | Memory device having a switchable clock output and method therefor | |
| US7941567B2 (en) | Modular computer system and I/O module | |
| US5357621A (en) | Serial architecture for memory module control | |
| US4730251A (en) | Automatic I/O address assignment | |
| US6243834B1 (en) | Apparatus and method for capturing information off a plurality of bi-directional communications buses | |
| CA1225747A (en) | Serial information transfer protocol | |
| US6363437B1 (en) | Plug and play I2C slave | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| US4568161A (en) | Computer controlled slide projector interface arrangement | |
| JP2994589B2 (ja) | サイクリック自動通信による電子配線システム | |
| US5327018A (en) | Interface circuit for chip cards | |
| FI74158B (fi) | Kopplingsanordning foer givande av styrorder i ett mikrocomputersystem. | |
| JPH0738179B2 (ja) | 制御装置 | |
| US5500797A (en) | Device for making use of information related to the breakdown detected by one or more central units of an aircraft | |
| US4635222A (en) | Interface device for converting a computer printer port into an input/output port | |
| US6906929B2 (en) | Computer backplane with an accelerated graphics port | |
| CN1232554A (zh) | 用于分布式过程控制系统的通用操作员站模块 | |
| US6961797B2 (en) | Computer system using an interfacing circuit to increase general purpose input/output ports | |
| EP0372085A1 (en) | Pmc apparatus | |
| EP0393173B1 (en) | Data bus enable verification logic | |
| JPH07160612A (ja) | データの相互伝送方法 | |
| US7107203B1 (en) | High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system | |
| JP2829219B2 (ja) | 情報処理装置 | |
| JPS6046739B2 (ja) | カ−ド情報処理装置の誤情報チェック回路 |