CN1232554A

CN1232554A - 用于分布式过程控制系统的通用操作员站模块

Info

Publication number: CN1232554A
Application number: CN97198625.8A
Authority: CN
Inventors: 杰伊·W·古斯廷; 迈克尔·L·霍奇; 戴维·L·柯克
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1996-10-07
Filing date: 1997-09-17
Publication date: 1999-10-20
Anticipated expiration: 2017-09-17
Also published as: HK1023191A1; JP3859173B2; CA2264683C; EP0929847B1; WO1998015877A1; CN1259603C; EP0929847A1; CA2264683A1; US5867673A; DE69709771T2; DE69709771D1; AU4354497A; AU721230B2; JP2001502451A

Abstract

分布式过程控制系统的一个模块(56)具有一个现有技术的核心子模块(16’)、一个外围子模块(59)、和一个接口电路(58),可在两个子模块之间进行通信。核心子模块在模块总线(18’)上与接口电路通信,模块总线(18’)包括一数据总线和一地址总线。外围子模块在与模块总线不相兼容的外围部件(PCI)总线(60)(一个单个的32位总线)上与接口电路通信。该接口电路允许在两个子模块之间进行这样的通信,而不需要对核心子模块和模块总线、也不需要对外围子模块的各个部件或它的PCI总线作任何硬件或软件变化。接口电路包括接口寄存器和一控制电路,控制电路确定哪一个子模块被允许将数据和/或地址写入或读出接口寄存器的一个指定的寄存器。由控制电路产生的控制信号控制的输入电路确定写入一个指定的寄存器的数据和/或地址的源。在控制电路控制下的输出电路确定向寻址的子模块发送指定寄存器内容的总线。

Description

用于分布式过程控制系统的通用操作员站模块

交叉引用的相关申请：与本申请同时申请的、题目为“控制电路”的Jay W.Gustin等人的美国专利申请，该申请转让给本申请人的受让人，这里参照引用了该申请，使它的一部分似乎全部在这里列出。

本申请是分布式过程控制系统领域，更加确切地说，本申请涉及对这样的系统的通用操作员站模块的改进，即通过用市场上销售的硬件和软件代替通用操作员站模块的外围子模块的某些专门设计的硬件和软件部件。

分布式过程控制系统(例如Honeywell公司的TDC3000)提供一种计算机化的工厂管理系统，在1986年8月19口颁布的美国专利4,607,256中描述了它的一个版本，并且要求对它的保护。每个这样的过程控制系统都包括一个通用操作员站模块，借助于该模块提供的装置，负责正在监视的过程(一个或多个)的整个操作的操作员可获得实现这一功能所需的信息，并且可获得向工厂管理系统的控制子系统发送信息(包括命令或指令)以控制被监视的过程的能力。在通用操作员模块和网络的其它模块之间的所有通信都是经过该网络的局部控制网络(LCN)总线实现的，所说总线使通用操作员站模块可以访问任何过程数字的数据干线和工厂管理系统的数据获取子系统。

现有技术的操作员站模块的子模块的所有硬件和软件部件都是为了实现一个操作员站模块所需的功能，例如：在CRT上产生视频显示、用于键盘的I/O功能、打印机等、大容量存储设备专门设计的、用于例如优化系统的通用数据处理能力。近年来，市场上销售的个人计算机(PC)，它们的相关外围设备、和相关的操作系统软件的性能都有巨大的增长，但它的成本都随之下降。因此期望在通用操作员站模块的外围子模块中加入市场上可得到的PC、外围设备、和软件，以代替操作员站模块的外围子模块的专用的硬件和软件部件。这样作的问题是，市场上销售的硬件和软件使用符合工业标准的市场上可利用的总线协议进行通信，一个这样的总线协议的例子是外围部件接口(PCI)总线和信号发送协议。遗憾的是，PCI总线和信号发送协议与模块总线的总线和信号发送协议不相兼容。本发明给出这个问题的一个解决方案。

本发明提供一种改进的接口电路，允许经接口电路在通用操作员站(OS)的核心子模块和外围子模块之间进行通信，其中外围子模块的部件是标准的市场上销售的电子部件和与这些硬件相关联的软件。改进的接口电路也是这样做的，对于核心子模块的部件的硬件和/或软件不需要作任何改变，对过程控制系统的任何其它模块也不需要作任何改变。核心子模块在它的模块总线上与它的部件并且与接口电路进行通信，其结构和协议不作任何改变。类似地，外围子模块的各个部件在外围部件接口(PCI)总线上相互通信，并且也与接口电路通信。

接口电路包括：模块总线数据锁存器、全局数据多路复用器、和模块总线状态机，所说状态机与模块总线通信，并且与和模块总线相关联的控制线通信。接口电路还包括一组接口寄存器，局部控制网络处理器(LCNP)控制寄存器、外围接口控制器(PIC)和显示发生器控制寄存器、小型计算机系统接口(SCSI)控制寄存器、工作站接口(WSI)控制寄存器、和外围计算机互连(PCI)配置空间寄存器。PCI总线连接到一个PCI接口地址和数据锁存器，所说锁存器在PCI总线和PCI状态机以及寄存器数据多路复用器之间提供一个通信路径，通过所说路径在PCI总线和接口寄存器之间进行通信。连接到模块总线状态机和PCI状态机的一个判优器电路确定哪个总线是通过接口电路发送的信号的信号源。把来自两个总线的地址加到一个地址多路复用器上，地址多路复用器确定要把哪些地址加到哪个接口控制寄存器，以及加到哪个LCN控制寄存器。应该说明，来自地址多路复用器的地址不加到这组接口寄存器中的PCI配置空间寄存器。

因此，本发明的一个目的是提供一种用于分布式过程控制系统的改进的通用操作员站模块，它允许用市场上销售的硬件和软件代替专门设计的外围子模块及其相关软件，而不需要对核心子模块或系统的任何其它模块的硬件和软件作任何改变。

本发明的另一个目的是提供分布式过程控制系统的通用操作员站的改进的接口电路，它允许核心子模块与市场上销售的硬件和软件进行通信，以代替专门设计的外围子模块，既不需要对模块的核心子模块作任何改变，又不需要对分布式过程控制系统的其它模块作任何改变。

从以下结合附图对本发明的优选实施例的描述，本发明的其它目的，特征、和优点都将变得清楚明白；当然，在不偏离本发明的构思和范围的情况下还可实现许多变化和改进，其中：

图1是现有技术的通用操作员站模块的方块图；

图2是结合有本发明的接口电路的通用操作员站模块的方块图；以及

图3是接口电路的方块图。

图1是一个分布式过程控制系统的现有技术的通用操作员站10的方块图，它包括一个令牌传送分布式工厂控制网络。在此网络中，多个具有可变能力和功能性的物理模块在局部控制网络(LCN)总线12上彼此通信，如在1986年8月19日颁布的美国专利No.4,607,256中描述和要求保护的那样。LCN总线12是一高速、位串行、双冗余总线，该总线由两个同轴电缆LCNA和LCNB组成，并且在该总线上以位串行方式发送曼彻斯特编码信号。该网络的每个模块和其它模块都是平等的，或者是同级的，并且每个模块都包括核心子模块16的一个LCN门阵列14,LCN门阵列14的功能是例如在LCN总线上接收发送到模块10的数据，并且把接收的位串行数据复用成模块总线18所需的格式，模块总线18包括一个32位的数据总线19，在数据总线19上发送数据、操作数、以及指令。模块总线18还包括一个24位的地址总线20，在地址总线20上发送地址。LCN门阵列14还具有从模块总线18接收数据和地址的功能，并且可将收到的信息进行转换，使当通过具有令牌传递网络中的令牌，模块10得到授权时所说收到的信息可以在LCN总线12上发送到一个已经识别的模块上。

核心子模块16还包括一个微处理器22和动态随机存取存储器(DRAM)24。通过LCN门阵列14在LCN总线12接收的数据和地址被写入存储器24中。在一个适当的应用程序下操作的微处理器22确定要把控制模块10的外围子模块26的功能性或操作的数据写入接口电路25的哪一个控制寄存器。接口电路25的控制寄存器包括(PIC/DG)寄存器27(这里“PIC”是外围接口控制器控制器“的缩写词，“DG”是“显示发生器”的缩写词)、小型计算机系统接口(SCSI)寄存器28、和工作站接口(WSI)寄存器30。接口电路25的每个直接存储存取(DMA)电路32、34的功能是从核心存储器24到存储器36、以及从存储器24到工作站38的存储器传送大块数据。WSI RAM40提供一个用于块中数据的邮箱，该数据块太大，以致于不能写入WSI寄存器30中。应该说明的是，核心子模块16的各个部件在模块总线18上彼此通信。

当微处理器22把数据写入控制寄存器27或28中的一个或另一个时，微处理器22在图中未示出的控制线上向微处理器42发出一个中断。微处理器42响应地读取写入寄存器27的数据和地址。如果寄存器27中的数据是一个命令，该命令要使打印机44打印一个数字字符，则微处理器42使必要的数据和命令通过I/O控制器46发送到打印机44。如果该数据是一个用于视频显示发生器48的命令使CRT50显示某种信息，则要把必要的数据写入寄存器27，并且微处理器42在从寄存器27读出数据时将使显示发生器48获得必要的数据，以便在CRT50上产生期望的图象(一个或多个)。因为产生CRT显示所需的数据的数量比可能写入PIC/DG寄存器27的8个16位寄存器中的数据的数量大得多，所以要在微处理器42的控制下从存储器24经DMA32向存储器36传送必要的数据。当命令视频显示发生器48产生显示时，微处理器42中断来自RAM36的绘图命令，并且向视频显示发生器48传送视频显示信息。

至于向磁盘52写入数据，要把必要的指令写入SCSI寄存器28，通过DMA电路32把待被写入的数据从存储器24传送到存储器36，并且，微处理器42将使SCSI逻辑电路54向磁盘52写入该数据。

当核心子模块16要向工作站38发送数据、操作数、和指令时，则要把必要的指令和地址写入WSI寄存器30，可能还要写入WSIRAM40。通过WSI RAM40加到工作站38的同步信号将使工作站38在寄存器30中提取数据，可能还要在WSI RAM40中提取数据。如果要把大块数据发送到工作站38，则DMA电路34将使数据从存储器34传送到工作站38的存储器。

当例如来自磁盘52的一个数据块将被发送到系统的另一个模块时，微处理器22使控制微处理器42的操作的必要的指令被写入寄存器28。数据块从磁盘52传送到存储器36。DMA32然后使数据从存储器36读出，并写入存储器24。一个中断信号通知微处理器22完成传送的时间。微处理器22随后将向LCN门阵列14提供必要的数据，其中包括指令，从而当模块10具有令牌、并且因此被批准向被寻址的模块发送包含期望数据在内的信息时，LCN门阵列14可以在LCN总线12上向被寻址的模块发送数据。

发送键盘数据，一次一个字母数字字符。当操作员敲击一个键时，代表对应于该键的字母数字符的16位二进制数据在微处理器42的控制下写入控制寄存器27。在必要的数据由微处理器42写入寄存器27后，微处理器42向微处理器22发出一个中断，通知微处理器22在控制寄存器27中存在用于核心子模块16的数据。

现在参照图2，模块56的核心子模块16’和现在技术的模块10的核心子模块16基本上相同，并且具有和核心子模块16相同的功能。模块56包括接口电路58，核心子模块16’借助于接口电路58与模块56的外围子模块59的部件通信。接口电路58和核心子模块16’之间的连接是借助于模块总线18’实现的，接口电路58和外围子模块59的部件之间的连接是借助于外围部件互连(PCI)局部总线60实现的。应该说明的是，在许多市场上销售的产品中都使用了PCI总线。PCI总线60是一个32位的总线，在PCI总线60上对地址和数据、命令和字节通道控制进行多路复用。

磁盘62经过SCSI控制器64连到PCI总线60。经过PCI接口电路72把个人计算机(PC)66(包括存储器68和微处理器70)连到总线60。PCI/ISA电桥电路74把一个常规的或通用的I/O控制器76及其相关的外围设备连到总线60。电路74还将声I/O控制器78及其相关的外围设备连到总线60。类似地，图形控制器80连接CRT82至PCI总线60。通用操作员站模块56的外围子模块59的所有部件都是符合适当工业标准的市场上销售的硬件和软件部件。外围子模块59实现的功能与模块10的外围子模块26基本相同。但因为例如和微处理器42的能力相比，PC66的能力提高了，所以外围子模块59能够提供更多的功能。结果，PC66能够实现、并且的确实现图1所示的现有技术外围子模块26的工作站38的功能以及图1的模块10的微处理机42的功能。

图3是图2所示的模块56的接口电路58的方块图。核心子模块16’和接口电路58之间的通信是借助于模块总线18’实现的，模块总线18’包括32位的数据总线19’、24位的地址总线20’、和中断及控制线。核心子模块16’的模块总线18’及其总线协议与现有技术模块10的模块总线18及其总线协议基本相同。接口电路58和模块56的外围子模块59的各个部件之间的通信是借助于PCI总线60和适当的中断及控制线实现的。

接口电路58的功能是把具有其自己的信号发送协议的来自PCI总线60的信号转换成满足模块总线18’的信号发送协议的信号，把来自模块总线18’的信号转换成满足PCI总线60的信号发送协议的信号。模块地址总线20’上的地址确定了数据(即操作数、指令、和命令)的地址范围。这些范围之一包含选择一个控制寄存器(例如控制寄存器27’、28’、或30’)的地址，所说控制寄存器27’、28’、或30’具有和接口电路25的控制寄存器27、28或30相同的功能。控制寄存器27’、28’、和30’被包括在控制寄存器模块83中。核心子模块16’使用控制寄存器27’、28’、和30’中的每一个，以和子模块16控制现有技术模块10的外围子模块26的各个部件(例如打印机44、磁盘52、或CRT50)的相同的方式，控制外围子模块59的各个部件(例如打印机84、磁盘62、CRT82等)的操作。核心子模块16’处理由外围子模块59写入控制寄存器27’、28’、和30’的数据的方式和数据写入模块10的接口电路25的控制寄存器27、28、和30的方式完全相同。

PCI协议(更准确地说是PCI总线60上的信号)由PCI状态机85解释，模块总线协议(更确切说是来自核心子模块16’的控制信号)由模块总线状态机(MBSM)86解释。诸如FRAME#、IRDY#、C/BE[3..0]#之类的信号通知该信号寻址的目标(如SCSI控制器64)在总线66上什么时间发送数据和发送什么类型的数据。PCI状态机85的功能是检测这样一些信号，以确定什么样的控制信号需要发送到寄存器模块83中的哪一个控制寄存器27’、28’、或30’，并且产生PCI总线协议需要的PCI控制信号。PCI状态机85与加到它的PCI时钟信号同步地前进到不同的状态。PCI状态机85可以停留在某一状态，等待或者一PCI总线信号，或多个信号，或者等待来自模块总线状态机86的控制信号。

判优器电路90确定PCI总线60或模块总线18’中的哪一个总线访问接口寄存器88之一。寄存器88包括局部控制网络处理器(LCNP)和调试端口(DP)寄存器92，以及寄存器块83的控制寄存器27’、28’、和30’。判优器90还确定对地址总线96和数据总线98的PCI访问。应该指出的是，模块总线20’既不访问寄存器94，也不访问PCI总线60。判优器90还要控制PCI总线60对寄存器94的访问。

模块总线状态机(MBSM)96产生模块总线控制信号，它允许核心子模块16’读出或写入寄存器92的一个寄存器，或者寄存器块83的一个寄存器。MBSM86产生模块总线控制信号，它允许对核心子模块16’的DRAM24’往返执行直接存储存取操作。MBSM86控制由核心子模块16’对接口寄存器88的任何一个寄存器的所有访问的时序。模块总线状态机86还控制在模块总线20’上对DRAM24’的DMA循环访问的时序。结果，在接口电路58中不再需要包括在现有技术模块10的接口电路25中包括的分离的DMA电路。MBSM86与加到它的PCI时钟信号同步地前进到不同的状态，并且将根据来自模块总线16’、PCI状态机85、和判优器90的控制信号变化到下一状态或停留在一指定状态。MBSM机86还控制PCI中断的产生。对于有关判优器状态机90、PCI目标状态机85、模块总线状态机86、和地址译码逻辑电路的功能的附加信息，参照上述交叉引用的专利申请，这里参照引用了该申请的公开内容。

接口电路58的所有内部总线功能都是由多路复用器处理的。通过全局数据多路复用器102选择寄存器92、93和94(统称为接口寄存器88)的所有数据输出，以及PCI和模块总线数据，多路复用器102的输出加到全局数据总线103上。全局数据总线103馈送PCI总线60的输出侧和模块数据总线19’的输出侧。判优器电路90选择到全局数据多路复用器的四个可能的输入之一是加到全局数据总线103的全局数据多路复用器102的输出。

寄存器数据多路复用器100控制从PCI总线60或从模块总线18’至寄存器92、27’、28’、30’、和94的数据流动。通过来自判优器90的控制信号确定寄存器数据多路复用器100中的两个输入中的哪一个输入加到数据总线98。

PCI总线60是一个多路复用型总线，在该总线上传送地址和数据这两者。PCI接口地址/数据锁存器104是一个两级的锁存器，它的第一级由地址和数据这两者共享。因为PCI总线60是多路复用型的，所以需要两级地址锁存器来满足地址阶段期间建立和保持时序规范的要求以及随后在下一个时钟信号在第二级捕获该地址的要求。如果该访问是一PCI写，则由第一级在地址阶段之后的每个时钟上升沿连续锁存数据，直到该循环结束。如果该访问是一PCI读，则在地址阶段之后不使用地址/数据锁存器的第一级。

有两种可能的接口寄存器88的地址源。一个是PCI总线60，另一个是模块地址总线20’。判优器电路90确定它们当中哪一个要成为地址源，并且为此目的向地址多路复用器110发送一个信号。地址多路复用器是一个24级2比1的多路复用器。来自判优器90的控制信号从32位PCI地址中选择24个较低位，并从模块地址总线20’选择24位地址。

在DRAM24’的PCI读期间，直到接收到数据确认信号(DTACK)为止，只有来自模块数据总线19’的数据才是有效的。为了在收到DTACK信号时释放模块数据总线，模块总线数据锁存器112捕获从模块数据总线19’接收的有效数据，并且保持它直到PCI总线数据阶段终止为止。

PCI总线60是一个灵活的总线，需要在启用时进行配置。这是通过对外围子模块59的部件的PCI配置空间寄存器94的寄存器进行读出和写入而完成的。在PCI规定修正版2.0中提出了对这些寄存器编程所必需的定义、用法，以及信号发送方式。

LCNP控制寄存器92要实现几种功能。一个是复位核心子模块16’的微处理器22’。这是通过从PCI总线60写到LCNP控制寄存器92中的一个特定的寄存器而完成的。LCNP控制寄存器92还提供一个调试端口。在寄存器92中包含对调试端口进行读和写的寄存器。LCNP控制寄存器92的另一个功能是提供一个中断向量寄存器。在该寄存器中的数据包含有关接口寄存器88中的哪一个寄存器具有通过核心子模块16’的微处理器22’写入的数据的信息，以及表示核心子模块16’的复位的信息。

通过PCI接口地址/数据锁存器104、并且通过PCI地址总线160发送PCI地址，以便从动态RAM24’、和接口寄存器26’、28’、30’、92、和94之一读出数据，或者向动态RAM24’和接口寄存器26’、28’、30’、92和94之一写入数据。地址译码逻辑电路108译码通过地址多路复用器110加给其的PCI地址，以确定PCI总线60是否正在访问寄存器26’、28’、30’、92、或DRAM24’。类似地，地址译码逻辑电路108译码通过地址多路复用器110加给其的模块总线地址，以确定模块总线18’正在访问寄存器92、27’、28’、或30’中的哪一个。PCI配置空间寄存器94包括一个地址译码电路，它在内部译码在PCI地址总线106上从PCI锁存器104加到寄存器94的PCI地址。

模块总线18’包括24位地址总线20’，并且PCI总线60是一个32位总线，在同一总线上多路复用地址和数据。在PCI总线60和接口电路58的各个部件以及DRAM24’之间的地址转换，对于地址的24个较低位来说是直接进行的。在PCI总线60上的一个地址的较高的8位包含一个基本地址，它是接口电路58的接口寄存器88的寄存器、DRAM24’、和核心子模块16’的状态及控制寄存器的基本地址。这个地址是按照用于设置基本地址的PCI规定修正版2.0通过PC66在配置时间选定的，然后把这个地址传送到接口电路S8。当把在总线106上传送的一个PCI地址的较高的8位与一个已配置好的基本地址比较时，接口电路58将要作出适当的响应。

在大于16×10⁶个可能的地址中，如果地址落入以下四个范围，则接口电路58将允许对接口寄存器88进行访问。第一个地址范围是从$E000-$EFFF(十六进制)的范围，用于LDCNP寄存器92的调试端口寄存器。从$43000-$45FFF(十六进制)范围内的地址用于控制寄存器27’、28’，和30’。从$50000-$50003(十六进制)的第三地址范围用于LCNP寄存器92的中断向量寄存器。第四范围是从$80000-$FFFFFF(十六进制)，是核心子模块16’的DRAM24’中的地址。

PCI状态机85包括检查加给其的PCI地址的电路；并且，如果一个地址是在PCI配置空间寄存器94的四个上述范围之一中，则向判优器90发出访问模块总线20’的请求的信号。通过判优器90控制模块总线20’，以防止当PCI总线60访问控制寄存器88、DRAM24’、或核心子模块16’的状态寄存器时核心子模块16’访问接口电路58的接口寄存器88以从寄存器88读取数据或将数据写入寄存器88。模块总线状态机86控制核心子模块16’访问接口寄存器88的时序，以及当完成写或读循环时，MBSM86把模块总线20’的控制返回到核心子模块16’的处理器22’。当完成这样一个循环时，MBSM86通知PCI状态机85：该循环已经结束，进而它又在PCI总线60上向模块56的个性(personality)子模块59的各个部件发出一个循环完成信号。

当通过核心子模块16’的启动，从磁盘62读取数据时，微处理器22’在DRAM24’中产生一个数据结构，该数据结构包括：一个用于控制器64的SCSI命令；一个目标缓冲区，在DRAM24’中用于从磁盘62读出的数据的一些存储单元；目标磁盘，在此情况下为磁盘62；和用于事务状态及检查和的空间。模块总线状态机86将产生适当的控制信号，这些控制信号加到判优器90上，请求对SCSI寄存器28’的访问。当判优器电路90准许模块总线18’进行这种访问时，微处理器22’把一个START(开始)命令写入SCSI寄存器28’的命令寄存器中。把START命令写入寄存器28’使一位被设置在LCNP寄存器92的中断向量寄存器中且一PCI中断被发出。设在中断向量寄存器中的该位指示中断的原因是从核心子模块16’到SCSI寄存器的一次命令的写入。微处理器70通过读取寄存器92中的中断向量寄存器而对中断作出响应，导致微处理器70读取寄存器28’中的命令寄存器。启动命令使微处理器70从DRAM24’读取该数据结构。微处理器70使用数据结构中的数据以启动对磁盘62的一读取访问。通过PCI接口地址/锁存器104、寄存器数据多路复用器100、数据总线98、和DMA数据总线114向全局数据多路复用器102，并且通过多路复用器102向模块总线18’的数据总线19’传送从磁盘62读出的数据，以便存储在DRAM24’的一个指定的缓冲区。在数据传输完成时，微处理器70重新建立DRAM24’中的数据结构，其中增加有关磁盘读事务的状态信息。然后，微处理器70要对寄存器28’中的中断向量寄存器进行写入，这将使发出一个中断给微处理器22’。微处理器22’在读取了寄存器28’的中断向量寄存器后以一个中断确认循环作出响应。数据结构中的数据表示完成的事务是否有差错。

作为由外围子模块59启动的一事务的实例，例如，在微处理器上运行的一个应用程序检测到在键盘116上的一次敲击。这时，要产生适当的数据和地址，并且在总线60上把所说数据和地址传送到PCI接口地址/数据锁存器104和PCI状态机85，PCI状态机85把该数据和地址信号解释成一个请求，即把敲击的数据写入PIC/DG寄存器27’的键盘输入寄存器。PCI状态机85产生一个访问寄存器27’的请求，该请求被发送到判优器90。当判优器90准许PCI总线60访问时，则通过地址多路复用器110向地址译码逻辑108发送该PCI地址，地址译码逻辑108对该地址译码：该地址是到寄存器27’的键盘输入寄存器的，并且地址译码逻辑108还允许通过寄存器数据多路复用器100发送数据，以使该数据被加到数据总线98上，并且被写入寄存器27’的键盘输入寄存器中。类似地，微处理器70在对微处理器22’产生一个中断之前，把状态信息写入寄存器27’的操作状态寄存器。微处理器70然后把一个中断写入寄存器27’的中断向量寄存器内，使一中断传送到微处理器22’。在寄存器27’的中断向量寄存器中的数据向微处理器22’提供识别中断原因的信息；即，一次击键。微处理器22’然后产生一个中断确认循环，导致PIC/DG寄存器27’的中断向量寄存器的一读取，微处理器22’接着读取寄存器27’的键盘输入寄存器以获得期望的键击数据。微处理器22’然后读取寄存器27’的操作状态寄存器以获得附加的信息。这样作的结果是清除了当前的中断，并且允许微处理器70在需要时能向寄存器27’发送另一个中断。

在优选实施例中，PC66是Motorola Power PC-NT工作站，它的操作系统是Microsoft Windows NT。外围子模块59的各种外围设备都是市场上可以得到的，并且适合于与Motorola Power PC-NT个人计算机一起使用。虽然本发明的描述是针对一个分布式过程控制系统的一个通用操作员站模块进行的，但本发明还可应用到这种系统的其它类型的模块。

从以上所述显然可以看出，在不偏离本发明的范围的条件下，可对所述的实施例进行各种改进。

Claims

1、分布式过程控制系统的一个模块，包括：

A)具有多个部件的一个核心子模块、具有多个部件的一个外围子模块、和一个接口电路；

B)所说核心子模块的至少一个部件是微处理器，所说核心子模块在一局部控制网络总线上与过程控制系统的其它模块通信，并且用于在一模块总线上与所说核心子模块的各个部件以及所说接口电路通信，所说模块总线按照一个模块总线协议工作；

C)外围子模块的至少一个部件是一个个人计算机(PC)，外围子模块的所说部件在一个第二总线上彼此通信，并且第二总线按照一个第二总线协议工作，所说第二总线和所说第二总线协议与核心子模块的模块总线协议不相兼容；以及

D)所说接口电路包括多个接口寄存器、控制电路装置、输入电路装置、和输出电路装置；控制电路装置用于确定哪一个子模块被允许将数据和/或地址写入或读出所说接口寄存器的一个指定寄存器；输入电路装置由所说控制电路装置控制，用于确定在所说控制电路装置的控制下写入所说接口寄存器的一个指定寄存器的数据和/或地址源；在控制电路装置的控制下所说输出电路装置确定已读入数据的所说接口寄存器中的任何寄存器的内容被发送到模块型总线还是第二种类型总线。

2、如权利要求1的分布式过程控制系统的一个模块，其中该接口电路的控制电路装置包括：一个模块总线状态机装置、一个第二总线状态机装置、和判优器电路装置，模块总线状态机接收来自核心子模块的控制信号，第二总线状态机接收来自外围子模块的控制信号，两个状态机产生被彼此传送的并且被传送给判优器电路装置的控制信号，判优器电路装置响应于由模块总线状态机装置和第二总线状态机产生的控制信号，产生用于确定哪一个总线在任何指定的时间周期要访问接口电路的接口寄存器的控制信号。

3、如权利要求2的分布式过程控制系统的一个模块，其中该模块总线包括一个24位的地址总线，和一个单独的32位的数据总线。

4、如权利要求3的分布式过程控制系统的一个模块，其中第二总线是一个单个的32位总线，在所说总线上对地址和数据进行多路复用。

5、如权利要求4的分布式过程控制系统的一个模块，其中：输入电路装置包括被提供有来自模块总线和第二总线的数据的一个寄存器数据多路复用器，和被提供有来自模块总线和第二总线的地址的一个地址多路复用器。

6、如权利要求5的分布式过程控制系统的一个模块，其中该输出电路装置包括一个全局数据多路复用器，要发送到核心子模块的数据被提供到这个全局数据多路复用器上。

7、如权利要求6的分布式过程控制系统的一个模块，其中：第二总线是一外围部件接口(PCI)总线。

8、一种用于分布式过程控制系统的操作员站(OS)模块，包括：

B)所说核心子模块的至少一个部件是一微处理器，所说核心子模块在一局部控制网络总线上与过程控制系统的其它模块通信，并且用于在一模块总线上与所说核心子模块的各个部件及所说接口电路通信，所说模块总线包括一个数据总线和一个地址总线，并且按照一个模块总线协议工作；

C)外围子模块的至少一个部件是一个个人计算机(PC)，外围子模块的所说部件在一个第二总线上彼此通信，并且第二总线按照一个第二总线协议工作，数据和地址在所说第二总线上被多路复用，所说第二总线协议与核心子模块的协议和模块总线不相兼容；以及

D)所说接口电路包括多个接口寄存器、控制电路装置、数据多路复用器和地址多路复用器、和输出多路复用器；控制电路装置用于确定哪一个子模块被允许将数据和/或地址写入或读出所说接口寄存器的一个指定寄存器；所说数据多路复用器和地址多路复用器由所说控制电路装置控制，用于在所说控制电路装置的控制下确定写入所说接口寄存器的一个指定寄存器内的数据和/或地址的源；在控制电路装置的控制下所说输出多路复用器确定已读入数据的所说接口寄存器中的任何寄存器的内容被发送到模块总线的数据总线还是第二总线。

9、如权利要求8的分布式过程控制系统的一个操作员站模块，其中该接口电路的控制电路装置包括模块总线状态机装置、第二总线状态机装置、和判优器电路装置，模块总线状态机接收来自核心子模块的控制信号，第二总线状态机接收来自外围子模块的控制信号，两个状态机产生被彼此传送并且被传送给判优器电路装置的控制信号，判优器电路装置响应于由模块总线状态机装置和第二总线状态机产生的控制信号，产生用于确定哪一个总线在任何指定的时间周期访问接口电路的接口寄存器的控制信号。

10、如权利要求9的分布式过程控制系统的一个操作员站模块，其中该模块总线包括一个24位的地址总线和一个单独的32位的数据总线。

11、如权利要求10的分布式过程控制系统的一个操作员站模块，其中第二总线是一个单个的32位总线，在其上对地址和数据进行多路复用。

12、如权利要求11的分布式过程控制系统的一个操作员站模块，其中第二总线是一个外围部件接口(PCI)总线。

13、在具有多个在局部控制网络总线上彼此通信的模块的一个分布式过程控制系统的一个操作员站(OS)模块中，该系统的每个模块包括一个核心子模块和一个外围子模块，核心子模块和外围子模块借助于模块的接口电路彼此通信，OS模块的核心子模块具有多个部件，所说OS核心子模块的至少一个部件是一微处理器，所说OS模块的核心子模块通过一个模块总线与所说接口电路通信，所说模块总线包括一个数据总线和一个地址总线，并且按照一个模块总线协议工作；其改进包括：

OS模块的外围子模块包括多个部件，外围子模块的至少一个部件是一个个人计算机(PC)，外围子模块的所说部件在一总线上彼此通信并且与OS模块接口电路通信，数据和地址在该总线上被多路复用，该总线按照与核心子模块的模块总线协议不相兼容的一个第二总线协议工作；

所说OS模块的接口电路包括多个接口寄存器、控制电路装置、数据多路复用器和地址多路复用器、和输出多路复用器；控制电路装置控制来自OS模块的核心子模块和外围子模块的信号，用于确定OS模块中的哪一个子模块被允许将数据和/或地址写入或读出所说接口寄存器的一个指定的寄存器；所说数据多路复用器和地址多路复用器由所说控制电路装置控制，用于在所说控制电路装置的控制下确定写入所说接口寄存器的一个指定寄存器内的数据和/或地址的源，即核心子模块或外围子模块；在控制电路装置的控制下所说输出多路复用器确定已读入数据的所说接口寄存器中的任何寄存器的内容被发送到模块总线的数据总线还是第二总线。

14、如权利要求13的分布式过程控制系统的一个OS模块中，其中该接口电路的控制电路装置包括一模块总线状态机装置、第二总线状态机装置、和判优器电路装置，该模块总线状态机接收来自核心子模块的控制信号，第二总线状态机接收来自外围子模块的控制信号，两个状态机产生被彼此传送并且被传送给判优器电路装置的控制信号，判优器电路装置响应于由模块总线状态机装置和第二总线状态机产生的控制信号，产生用于确定哪一个总线在任何指定的时间周期访问接口电路的接口寄存器的控制信号。

15、、如权利要求14所述的分布式过程控制系统的一个OS模块中，其中该模块总线包括一个24位的地址总线和一个单独的32位的数据总线。

16、在如权利要求15所述的分布式过程控制系统的一个OS模块中，其中第二总线是一个单个的32位总线。

17、在如权利要求16所述的分布式过程控制系统的一个OS模块中，其中第二总线是一个外围部件接口(PCI)总线。