JP3859173B2 - 分散プロセス制御システムの汎用オペレータステーションモジュール - Google Patents

分散プロセス制御システムの汎用オペレータステーションモジュール Download PDF

Info

Publication number
JP3859173B2
JP3859173B2 JP51753998A JP51753998A JP3859173B2 JP 3859173 B2 JP3859173 B2 JP 3859173B2 JP 51753998 A JP51753998 A JP 51753998A JP 51753998 A JP51753998 A JP 51753998A JP 3859173 B2 JP3859173 B2 JP 3859173B2
Authority
JP
Japan
Prior art keywords
module
bus
data
register
submodule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51753998A
Other languages
English (en)
Other versions
JP2001502451A (ja
Inventor
ガスティン,ジェイ・ダブリュ
ボッヂ,マイケル・エル
カーク,デビッド・エル
Original Assignee
ハネウエル・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インコーポレーテッド filed Critical ハネウエル・インコーポレーテッド
Publication of JP2001502451A publication Critical patent/JP2001502451A/ja
Application granted granted Critical
Publication of JP3859173B2 publication Critical patent/JP3859173B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Description

関連出願の参照
本発明の譲受人に譲渡された出願であり且つ参考として本出願に取り入れられ、ここで十分に明示するように本出願の一部とされている。本出願と同一の日付で出願された名称「Control Circuit」のJay W.Gustin他の米国特許出願。
発明の背景
(1)発明の分野
本発明は分散プロセス制御システムの分野にあり、特に、汎用オペレータステーションモジュールの周辺サブモジュールのいくつかの特別に設計されたハードウェアコンポーネント及びソフトウェアコンポーネントと市販のハードウェア及びソフトウェアとの置き換えによるそのようなシステムの汎用オペレータステーションモジュールの改良に関する。
(2)関連技術の説明
Honeywell Inc.のTDC3000のような分散プロセス制御システムはコンピュータプラント管理システムであり、その1つの型が1986年8月19日発行の米国特許第4,607,256号の中で説明され且つ特許請求されている。そのようなプロセス制御システムは、それぞれ、監視すべき1つ又は複数のプロセスの全体操作の責任を負うオペレータに、機能を実行するために必要とされる情報と、監視すべきプロセスを制御するために、指令又は命令を含めて、プラント管理システムのサブシステムを制御するための情報とを送信する能力とを与えるための手段を構成する汎用オペレータステーションモジュールを含む。汎用オペレータモジュールと、ネットワークの他のモジュールとの通信は、全て、プラント管理システムのシステムの任意のデジタルプロセス制御サブシステム及びデータ収集サブシステムのデータハイウェイへのアクセスを汎用オペレータステーションモジュールに与えるネットワークのローカルコントロールネットワーク(LCN)BUSを介して行われる。
従来のオペレータステーションモジュールのサブモジュールの全てのハードウェアコンポーネント及びソフトウェアコンポーネントは、キーボード,プリンタ等に対する入出力機能、大容量記憶装置、及びシステムを最適化するための汎用データ処理能力など、CRTに対してビデオ表示を生成する等のオペレータステーションモジュールに要求される機能を実行するために特別に設計されていた。市販のパーソナルコンピュータ(PC)、その関連周辺装置、関連オペレーティングシステムソフトウェアの性能は、近年、大幅に向上しており、それに伴ってコストダウンもはかられている。そこで、オペレータステーションモジュールの周辺サブモジュールの特殊な専用ハードウェアコンポーネントや専用ソフトウェアコンポーネントに代わるものとして、市販のPC、周辺機器及びソフトウェアを汎用オペレータステーションモジュールの周辺サブモジュールに取り入れることが望ましいであろう。そのようにすることに伴う問題点は、市販のハードウェアやソフトウェアが、たとえば、ペリフェラルコンポーネントインタフェース(PCI)BUS及びシグナリングプロトコルを一例とする工業規格に基づく市販のBUSプロトコルを使用して通信することである。残念ながら、PCI BUS及びシグナリングプロトコルはモジュールBUSのBUS及びシグナリングプロトコルとは相いれない。本発明はこの問題を解決する方法を提供する。
発明の概要
本発明は、以下の請求の範囲第1項に規定するオペレータステーション(OS)モジュールを提供する。
システムは従属請求の範囲第2項から第5項に規定するいずれか1つ又は複数の特徴を含む。
本発明は、周辺モジュールのコンポーネントが規格に従った市販の電子部品とそのようなハードウェアの関連ソフトウェアであるような汎用オペレータステーション(OS)モジュールのカーネルサブモジュールと周辺サブモジュールとの間でインタフェース回路を介する通信を可能にする改良されたインタフェース回路を提供する。改良されたインタフェース回路は、カーネルサブモジュールのハードウェアコンポーネント及び/又はソフトウェアコンポーネント、あるいはプロセス制御システムのその他のモジュールのいずれかの変更を必要とせずに通信できる。カーネルサブモジュールはそのモジュールBUSを介してカーネルサブモジュールのコンポーネント及びインタフェース回路と通信するが、モジュールBUSの構造とプロトコルに変更はない。同様に、周辺サブモジュールのコンポーネントはペリフェラルコンポーネントインタフェース(PCI)BUSを介して互いに通信すると共に、インタフェース回路とも通信する。
インタフェース回路は、モジュールBUS及びモジュールBUSと関連する制御信号線と通信するモジュールBUSデータラッチ、グローバルデータマルチプレクサ及びモジュールBUS状態機械を含む。インタフェース回路は、一連のインタフェースレジスタ、すなわち、ローカルコントロールネットワークプロセッサ(LCNP)制御レジスタと、ペリフェラルインタフェースコントローラ(PIC)及びディスプレイジェネレータ(DG)制御レジスタと、スモールコンピュータシステムインタフェース(SCSI)制御レジスタと、ワークステーションインタフェース(WSI)制御レジスタと、ペリフェラルコンピュータインタコネクト(PCI)コンフィギュレーションスペースレジスタとをさらに含む。PCI BUSは、PCI BUSと、PCI状態機械と、PCI BUSとインタフェースレジスタとの通信を仲介するレジスタデータマルチプレクサとの間に通信経路を形成するPCIインタフェースアドレス・データラッチに接続している。モジュールBUS状態機械及びPCI状態機械に接続するアービタ回路は、どちらのBUSがインタフェース回路を介して送信された信号の供給源であるかを判定する。2つのバスからのアドレスはアドレスマルチプレクサに印加され、アドレスマルチプレクサはどのアドレスをどのインタフェース制御レジスタと、LCNP制御レジスタとに印加するかを判定する。なお、アドレスマルチプレクサからのアドレスは一連のインタフェースレジスタのうちPCIコンフィギュレーションスペースレジスタには印加されないことに注意すべきである。
従って、本発明の目的は、カーネルサブモジュールのハードウェア及びソフトウェア又は分散プロセス制御システムのその他のモジュールのうちいずれかのモジュールの変更を必要とせずに、特別に設計された周辺サブモジュール及びその関連ソフトウェアを市販のハードウェア及びソフトウェアと置き換えることが可能であるような分散プロセス制御システムの改良された汎用オペレータステーションモジュールを提供することである。
本発明の利点は、カーネルサブモジュールのハードウェア及びソフトウェア又は分散プロセス制御システムのその他のモジュールのうちいずれかのモジュールの変更を必要とせずに、特別に設計された周辺サブモジュール及びその関連ソフトウェアを市販のハードウェア及びソフトウェアと置き換えることが可能であるような分散プロセス制御システムの改良された汎用オペレータステーションモジュールを提供することである。
本発明の別の利点は、モジュールのカーネルサブモジュールの変更も、分散プロセス制御システムのその他のモジュールの変更も必要とせずに、特別に設計された周辺サブモジュールと置き換えるために、カーネルサブモジュールを市販のハードウェア及びソフトウェアと通信させることができるような分散プロセス制御システムの汎用オペレータステーションの改良されたインタフェース回路を提供することである。
【図面の簡単な説明】
本発明のその他の目的、特徴及び利点は添付の図面と関連させた以下の本発明の好ましい実施形態の説明から容易に明白になるであろうが、開示の新規な概念の趣旨から逸脱せずに変形及び変更を実施できる。図面中、
図1は、従来の技術の汎用オペレータステーションモジュールのブロック線図;
図2は、本発明のインタフェース回路を取り入れた汎用オペレータステーションモジュールのブロック線図;
図3は、インタフェース回路のブロック線図である。
好ましい実施形態の説明
図1は、トークンパッシング分散プラントコントロールネットワークを含む分散プロセス制御システムの従来の技術による汎用オペレータステーション10のブロック線図である。このネットワークにおいては、様々な能力や機能性を有する複数の物理モジュールが1986年8月19日発行の米国特許第4,607,256号で説明され且つ特許請求されているようなローカルコントロールネットワーク(LCN)BUS12を介して互いに通信する。LCN BUS12は高速、ビットシリアル、二重冗長BUSであり、このBUSは2本の同軸ケーブルLCN A及びLCN Bから構成されており、マンチェスタ符号化信号はこのBUSを介してビットシリアルに送信される。ネットワークの各々のモジュールは他のモジュールと同等のものであり、各モジュールはカーネルサブモジュール16のLCNゲートアレイ14を含む。このLCNゲートアレイ14の機能は、たとえば、LCN BUS12を介してモジュール10へ送信されるデータを受信することと、受信したビットシリアルデータを、データ、オペランド及び命令を送信するための32ビットのデータBUS19を含むモジュールBUS18に対し要求されるフォーマットに変換することである。モジュールBUS18は、アドレスを送信するための24ビットアドレスBUS20をさらに含む。LCNゲートアレイ14は、モジュールBUS18からデータとアドレスを受信し、トークンパッシングネットワークでトークンをもつことによりモジュール10が実行の権限を得たときに受信した情報をLCN BUS12を介して識別されたモジュールへ送信することができるように情報を変換する機能も有する。
カーネルサブモジュール16はマイクロプロセッサ22と、ダイナミックランダムアクセスメモリ(DRAM)24とをさらに含む。LCN BUS12を介してLCNゲートアレイ14により受信されたデータとアドレスはメモリ24に書き込まれる。適切なアプリケーションプログラムに従って動作するマイクロプロセッサ22は、モジュール10の周辺サブモジュール26の機能性又は動作を制御するデータであるデータをインタフェース回路25の制御レジスタのうちどれに書き込むべきかを判定する。インタフェース回路25の制御レジスタは、(PIC/DG)レジスタ27(「PIC」は「ペリフェラルインタフェースコントローラ」の頭文字であり、「DG」は「ディスプレイジェネレータ」の頭文字である)と、スモールコンピュータシステムインタフェース(SCSI)レジスタ28と、ワークステーションインタフェース(WSI)レジスタ30とを含む。インタフェース回路25のダイレクトメモリアクセス(DMA)回路32,34のそれぞれの機能は、カーネルのメモリ24からメモリ36へ、また、メモリ24からワークステーション38のメモリへデータの大型ブロックを移動することである。WSI RAM40は、大きすぎてWSIレジスタ30には書き込まれないブロックのデータのメイルボックスを構成する。なお、カーネルサブモジュール16のコンポーネントはモジュールBUS18を介して互いに通信することに注意すべきである。
マイクロプロセッサ22がいずれか一方の制御レジスタ27又は28にデータを書き込むと、マイクロプロセッサ22は制御信号線(図示せず)を介して割り込みをマイクロプロセッサ42へ送信する。それに応答して、マイクロプロセッサ42はレジスタ27に書き込まれたデータ及びアドレスを読み取る。レジスタ27のデータがプリンタ44に英数字文字を印刷させる指令である場合、マイクロコンピュータ42は必要なデータと指令をI/Oコントローラ46を介してプリンタ44へ送信させる。データがビデオディスプレイジェネレータ48にCRT50にある情報を表示させる指令である場合には、必要なデータがレジスタ27に書き込まれ、マイクロプロセッサ42は、そのデータをレジスタ27から読み取ると、ディスプレイジェネレータ48にCRT50に所望の1つ又は複数の画像を生成するために必要なデータを獲得させる。CRT表示を生成するために必要とされるデータの量はPIC/DGレジスタ27の中の8つの16ビットレジスタに書き込むことができるデータの量よりはるかに多いので、必要なデータはマイクロプロセッサ42の制御の下でDMA32を介してメモリ24からメモリ36へ移される。ビデオディスプレイジェネレータ48が表示を生成するように命令を受けると、マイクロプロセッサ42はRAM36からの描画指令を解釈し、ビデオ表示情報をビデオディスプレイジェネレータ48へ転送する。
ディスク52へのデータの書き込みに関しては、必要な命令がSCSIレジスタ28に書き込まれ、書き込むべきデータはDMA回路32によりメモリ24からメモリ36へ移され、マイクロプロセッサ42はSCSI論理回路54にデータをディスク52に書き込ませる。
カーネル16がデータ、オペランド及び命令をワークステーション38へ送信すべき場合、必要な命令とアドレスはWSIレジスタ30と、おそらくはWSI RAM40とに書き込まれる。WSI RAM40を介してワークステーション38に印加される同期信号は、ワークステーション38にレジスタ30と、おそらくはWSI RAM40とにあるデータを取り出させる。ワークステーション38へ大型ブロックデータを送信すべき場合には、DMA回路34はメモリ24からワークステーション38のメモリヘデータを移動させる。
たとえば、ディスク52からデータのブロックをシステムの別のモジュールへ送信すべき場合には、マイクロプロセッサ22は必要な命令によって、レジスタ28に書き込まれるべきマイクロプロセッサ42の動作を制御する。そのデータのブロックはディスク52からメモリ36へ転送される。そこで、DMA32はデータをメモリ36から読み取らせて、メモリ24に書き込ませる。割り込み信号は、転送が完了した時点をマイクロプロセッサ22に通知する。次に、マイクロプロセッサ22は、モジュール10がトークンを有するときにLCNゲートアレイ14がデータをLCN BUS12を介してアドレス指定されたモジュールへ送信できるように、命令を含む必要なデータをLCNゲートアレイ14に提供し、そこで、所望のデータを含むメッセージをアドレス指定されたモジュールヘ送信する権限を得る。
キーボードデータは、一度に英数字文字1つずつ送信される。オペレータがキーを打つと、そのキーに対応する英数字文字を表わす16ビットの2進データがマイクロプロセッサ42の制御の下にレジスタ27に書き込まれる。マイクロプロセッサ42により必要なデータがレジスタ27に書き込まれた後、カーネルサブモジュール16のデータが制御レジスタ27に存在していることをマイクロプロセッサ22に通知するために、マイクロプロセッサ42はマイクロプロセッサ22へ割り込みを送信する。
図2を参照すると、モジュール56のカーネルサブモジュール16′は従来のモジュール10のカーネルサブモジュール16とほぼ同一であり、カーネルサブモジュール16と同じ機能を有する。モジュール56は、カーネルサブモジュール16′をモジュール56の周辺サブモジュール59のコンポーネントと通信させるインタフェース回路58を含む。インタフェース回路58とカーネルサブモジュール16′との接続はモジュールBUS18′によって行われ、インタフェース回路58と周辺サブモジュール59のコンポーネントとの接続はペリフェラルコンポーネントインタコネクト(PCI)ローカルBUS60を介して行われる。なお、PCIバスは多くの市販製品で使用されていることに注意すべきである。PCI BUS60は、アドレス及びデータと、指令と、バイトレーンコントロールとが多重化される32ビットBUSである。
ディスク62はSCSIコントローラ64を介してPCI BUS60に接続する。メモリ68と、マイクロプロセッサ70とを含むパーソナルコンピュータ(PC)66は、PCIインタフェース回路72を介してBUS60に接続する。PCI/ISAブリッジ回路74は従来通りの又は一般的なI/Oコントローラ76及びその関連周辺装置をPCI BUS60に接続し、また、回路74は音声I/Oコントローラ78及びその関連周辺装置もBUS60に接続する。同様に、図形コントローラ80はCRT82をPCI BUS60に接続する。汎用オペレータステーションモジュール56の周辺サブモジュール59の全てのコンポーネントは、適切な工業規格に適合する市販のハードウェアコンポーネント及びソフトウェアコンポーネントである。周辺サブモジュール59は基本的にはモジュール10の周辺サブモジュール26と同じ機能を実行する。しかし、たとえば、マイクロプロセッサ42の能力と比較してPC66の能力が高いため、周辺サブモジュール59は付加的な機能を与えることができる。その結果、PC66は図1に示す従来の周辺サブモジュール26のワークステーション38の機能と、図1のモジュール10のマイクロプロセッサ42の機能とを実行することができ、また、実行する。
図3は、図2に示すモジュール56のインタフェース回路58のブロック線図である。カーネルサブモジュール16′とインタフェース回路58との接続は、32ビットデータBUS19′と、24ビットアドレスBUS20′と、割込み及び制御信号線とを含むモジュールBUS18′によって行われる。カーネルサブモジュール16′のモジュールBUS18′とそのBUSプロトコルは、従来のモジュール10のモジュールBUS18及びそのBUSプロトコルとほぼ同一である。インタフェース回路58と、モジュール56の周辺サブモジュール59のコンポーネントとの通信は、PCI BUS60と、適切な割り込み及び制御信号線とを介して行われる。
インタフェース回路58の機能は、独自のシグナリングプロトコルを有するPCI BUS60からの信号をモジュールBUS18′の信号プロトコルに適合する信号に変換すると共に、モジュールBUS18′からの信号をPCI BUS60の信号プロトコルに適合する信号に変換することである。モジュールアドレスBUS20′のアドレスはデータのアドレスの範囲、すなわち、オペランド、命令又は指令を規定する。それらの範囲の1つは、インタフェース回路25の制御レジスタ27,28又は30と同じ機能を有する制御レジスタ27′,28′又は30′のような制御レジスタを選択するアドレスを含む。制御レジスタ27′,28′及び30′は制御レジスタブロック83に含まれている。各々の制御レジスタ27′,28′,30′は、従来のモジュール10の周辺サブモジュール26のプリンタ44、ディスク52又はCRT50などのコンポーネントをサブモジュール16が制御するのと同様に、プリンタ84、ディスク62、CRT82などの周辺サブモジュール59のコンポーネントの動作を制御するために、カーネルサブモジュール16′により使用される。周辺サブモジュール59により制御レジスタ27′,28′及び30′に書き込まれたデータは、カーネルサブモジュール16′により、モジュール10のインタフェース回路25の制御レジスタ27,28及び30に書き込まれたデータと全く同じように処理される。
PCIプロトコル、より正確にはPCI BUS60の信号はPCI状態機械85により解釈され、モジュールBUSプロトコル、より正確には、カーネルサブモジュール16′からの制御信号はモジュールBUS状態機械(MBSM)86により解釈される。FRAME#、IRDY#、C/BE〔3...0〕#などの信号は、信号がアドレス指定されているSCSIコントローラ64などのターゲットに、いつ、どの型のデータがBUS60を介して送信されているかを通知する。PCI状態機械85の機能は、そのような信号を検出して、何の制御信号をレジスタブロック83のどの制御レジスタ27′,28′又は30′へ送信しなければならないかを判定すると共に、PCI BUSプロトコルにより要求されるPCI制御信号を発生することである。PCI状態機械85はそれに印加されるPCIクロック信号と同期して、様々に異なる状態へ進む。PCI状態機械85は、PCI BUS信号又はモジュールBUS状態機械86からの制御信号を待ちつつ、ある状態にとどまっていても良い。
アービタ回路90は、PCI BUS60又はモジュールBUS18′のうちどちらのBUSがインタフェースレジスタ88の1つへのアクセスを有するかを判定する。レジスタ88はローカルコントロールネットワークプロセッサ(LCNP)及びデバッグポート(DP)レジスタ92と、レジスタブロック83の制御レジスタ27′,28′及び30′とを含む。さらに、アービタ90はアドレスBUS96及びデータBUS98に対するPCIアクセスを判定する。なお、モジュールBUS20′はレジスタ94と、PCI BUS60をいずれもアクセスしないことに注意すべきである。PCI BUS60によるレジスタ94へのアクセスもアービタ90により制御される。
モジュールBUS状態機械(MBSM)86は、カーネルサブモジュール16′にレジスタ92の中の1つのレジスタ又はレジスタブロック83の中の1つのレジスタに対して読み取り又は書き込みを実行させるモジュールBUS制御信号発生する。MBSM86は、カーネルサブモジュール16′のDRAM24′に対してダイレクトメモリアクセス動作を実行させるモジュールBUS制御信号を発生する。MBSM86は、カーネルサブモジュール16′によるインタフェースレジスタ88のうちのいずれか1つのレジスタに対する全てのアクセスのタイミングを制御する。また、モジュールBUS状態機械86は、モジュールBUS20′を介するDRAM24′へのDMAサイクルアクセスのタイミングも制御する。その結果、インタフェース回路58では、従来のモジュール10のインタフェース回路25に含まれていた別個のDMA回路は不要になる。MBSM86はそれに印加されるPCIクロック信号と同期して様々に異なる状態へ進み、モジュールBUS16′、PCI状態機械85及びアービタ90からの制御信号に従って次の状態に変化するか又は所定の状態にとどまる。MBSM機械86はPCI割り込みの生成をも制御する。アービタ状態機械90、PCIターゲット状態機械85、モジュールBUS状態機械86及びアドレス復号論理回路の機能の詳細については、参考として本明細書に取入れられている前述の参照特許出願を参照のこと。
インタフェース回路58の全ての内部BUS機能はマルチプレクサにより処理される。総括してインタフェースレジスタ88と呼ばれるレジスタ92,83及び94の全てのデータ出力と、PCI BUSデータ及びモジュールBUSデータとはグローバルデータマルチプレクサ102により選択され、グローバルデータマルチプレクサ102の出力はグローバルデータBUS103に印加される。グローバルデータBUS103はPCI BUS60の出力側とモジュールデータBUS19′の出力側に供給する。アービタ回路90は、グローバルデータマルチプレクサに対する可能な4つの入力のうちどれがグローバルデータBUS103に印加されるグローバルデータマルチプレクサ102の出力になるかを選択する。
レジスタデータマルチプレクサ100は、PCI BUS60から又はモジュールBUS18′からレジスタ92,27′,28′,30′及び94へのデータの流れを制御する。レジスタデータマルチプレクサ100への2つの入力のどちらがデータBUS98に印加されるかは、アービタ90からの制御信号により判定される。
PCI BUS60は、アドレスとデータの双方が送信される多重化BUSである。PCIインタフェースアドレス/データラッチ104は2段階ラッチであり、第1の段階はアドレスとデータの双方により共有される。PCI BUS60は多重化バスであるので、アドレス段階の間にセットアップ及び保持時間の仕様に適合させ、続いて、次のクロック信号で第2の段階でアドレスを捕捉するために2段階アドレスラッチが要求される。アクセスがPCI書き込みであれば、サイクルの終了時を経るアドレス段階に続いて、データはクロックの立ち上がり端ごとに第1の段階により継続的にラッチされる。アクセスがPCI読み取りである場合には、アドレス段階の後、アドレス/データラッチの第1の段階は利用されない。
インタフェースレジスタ88のアドレスの供給源としては2つ考えられる。その1つはPCI BUS60であり、他方はモジュールアドレスBUS20′である。アービタ回路90は、どちらが供給源であるかを決定し、そのために、アドレスマルチプレクサ110へ信号を送信する。アドレスマルチプレクサは24段の2対1マルチプレクサである。アービタ90からの制御信号はPCIアドレスの32ビットのうち下位の24ビット、あるいはモジュールアドレスBUS20′からの24ビットアドレスを選択する。
PCIによるDRAM24′からの読み取りの間、モジュールデータBUS19′からのデータは、データ確認信号(DTACK信号)が受信されるまで有効であるにすぎない。DTACK信号が受信された時点でモジュールデータBUS19′を解放するために、モジュールBUSデータラッチ112はモジュールデータBUS19′から受信した有効データを捕捉し、PCI BUSデータフェーズが終了するまで、そのデータを保持する。
PCI BUS60は、始動時に構成を規定しなければならないフレキシブルなBUSである。これは、周辺サブモジュール59のコンポーネントのPCIコンフィギュレーションスペースレジスタ94のレジスタに対する書き込み及び読み取りによって実現される。これらのレジスタの定義及び用途、並びにレジスタをプログラミングするために必要な信号の発生は、PCI Specification,Revision.2.0の中に記載されている。
LCNP制御レジスタ92により実行される機能はいくつかある。その1つは、カーネルサブモジュール16′のマイクロプロセッサ22′をリセットする機能である。これは、PCI BUS60からLCNP制御レジスタ92の中の特定の1つのレジスタへの書き込みにより実行される。LCNP制御レジスタ92はデバッグポートも構成する。デバッグポートに対し読み取り及び書き込みを実行するためのレジスタは、レジスタ92の中に含まれている。LCNP制御レジスタ92のもう1つの機能は、割り込みベクトルレジスタを構成することである。このレジスタのデータは、インタフェースレジスタ88のうちどのレジスタがカーネルサブモジュール16′のマイクロプロセッサ22′によるデータの書き込みを受けたかに関する情報と、カーネルサブモジュール16′のリセットを指示する情報とを含む。
ダイナミックRAM24′に対する読み取り又は書き込み、インタフェースレジスタ26′,28′,30′,92及び94の1つに対する読み取り又は書き込みのいずれかのために、PCIアドレスはPCIインタフェースアドレス/データラッチ104と、PCIアドレスBUS106とにより送信される。アドレス復号論理回路108は、アドレスマルチプレクサ110により回路に印加されたPCIアドレスを復号して、PCI BUS60がレジスタ26′,28′,30′,92をアクセスしているか又はDRAM24′をアクセスしているかを判定する。同様に、アドレス復号論理回路108はアドレスマルチプレクサ110によりその回路に印加されたモジュールBUSアドレスを復号して、モジュールBUS18′がレジスタ92,27′,28′,30′のどれをアクセスしているかを判定する。PCIコンフィギュレーションスペースレジスタ94は、PCIラッチ104からPCIアドレスBUS106を介してレジスタ94に印加されるPCIアドレスを内部復号するアドレス復号回路を含む。
モジュールBUS18′は24ビットアドレスBUS20′を含み、PCI BUS60は32ビットBUSであって、アドレスとデータは同じBUSで多重化される。PCI BUS60と、インタフェース回路58のコンポーネントと、DRAM24′との間のアドレス変換は、アドレスの下位24ビットに関しては直接である。PCI BUS60のアドレスの上位8ビットは、インタフェース回路58のインタフェースレジスタ88のレジスタ、DRAM24′及びカーネルモジュール16′の状態及び制御レジスタのベースアドレスであるベースアドレスを含む。このアドレスは、構成規定の時点で、ベースアドレスを設定するためにPCI Specification,Revision 2.0に従ってPC66により選択され、その後、インタフェース回路58へ通信される。BUS106を介して送信されるPCIアドレスの上位8ビットを構成規定されたベースアドレスと比較して、インタフェース回路58は適切に応答する。
可能な1600万個を越えるアドレスの中で、アドレスが4つの範囲の中に入れば、インタフェース回路58はインタフェースレジスタ88に対するアクセスを許される。LDCNPレジスタ92のデバッグポートレジスタに関しては、アドレスの第1の範囲は$E000〜$EFF(16進数)の範囲にある。制御レジスタ27′,28′及び30′に関しては、アドレスは$43000〜$45FFF(16進数)の範囲にある。LCNPレジスタ92の割り込みベクトルレジスタに関しては、第3のアドレスの範囲は$50000〜$50003(16進数)である。第4の範囲は$80000〜$50003(16進数)である。第4の範囲は$80000〜$FFFFFF(16進数)であり、カーネルサブモジュール16′のDRAM24′のアドレスである。
PCI状態機械85は、印加されるPCIアドレスを検査するための回路を含む。アドレスがPCIコンフィギュレーションスペースレジスタ94の上記の4つの範囲の1つにあれば、モジュールBUS20′へのアクセスの要求がアービタ90に通知される。PCI BUS60が制御レジスタ88、DRAM24′又はカーネルサブモジュール16′をアクセスするときに、レジスタ88に対するデータの読み取り又は書き込みを実行するために、カーネルサブモジュール16′がインタフェース回路58のインタフェースレジスタ88をアクセスするのを阻止するように、モジュールBUS20′はアービタ90により制御される。モジュールBUS状態機械86はカーネルサブモジュール16′によるインタフェースレジスタ88へのアクセスのタイミングを制御し、読み取り又は書き込みのサイクルが完了すると、MBSM86はモジュールBUS20′の制御をカーネルサブモジュール16′のプロセッサ22′に戻す。そのようなサイクルが完了したとき、MBSM86は、サイクルが終了したことをPCI状態機械85に通知し、そこで、PCI状態機械85はサイクル完了信号をPCI BUS60を介してモジュール56のパーソナリティサブモジュール59のコンポーネントへ送信する。
カーネルサブモジュール16′により開始されて、ディスク62からデータを読み取るべき場合、マイクロプロセッサ22′は、コントローラ64のSCSI指令、宛先バッファ、ディスク62から読み取られるデータに対するDRAM24′の記憶場所;ターゲットとなるディスク、この場合にはディスク62;並びにトランザクション状態及びチェックサムを含むデータ構造をDRAM24′に生成する。モジュールBUS状態機械86は、SCSIレジスタ28′に対するアクセスを要求するアービタ90に印加される適切な制御信号を発生する。アービタ回路90がモジュールBUS18′にそのようなアクセスを許可すると、マイクロプロセッサ22′はSTART指令をSCSIレジスタ28′の指令レジスタに書き込む。START指令がレジスタ28′に書き込まれると、LCNPレジスタ92の割り込みベクトルレジスタで1ビットがセットされ、PCI割り込みが発行される。割り込みベクトルレジスタでセットされたビットは、割り込みの原因がカーネルサブモジュール16′からSCSIレジスタへの指令の書き込みであったことを指示する。マイクロプロセッサ70は、レジスタ92の割り込みベクトルレジスタを読み取ることにより割り込みに応答し、その結果、マイクロプロセッサ70はレジスタ28′の中の指令レジスタを読み取る。始動指令によって、マイクロプロセッサ70はDRAM24′からデータ構造を読み取る。マイクロプロセッサ70はデータ構造中のデータを使用して、ディスク62への読み取りアクセスを開始する。ディスク62から読み取られたデータはPCIインタフェースアドレス/ラッチ104と、レジスタデータマルチプレクサ100と、データBUS98と、DMAデータBUS114とを介してグローバルデータマルチプレクサ102へ送信されると共に、マルチプレクサ102を介してモジュールBUS18′のデータBUS19′へ送信されて、DRAM24′の指定バッファエリアに格納される。データの転送が完了すると、マイクロプロセッサ70はディスク読み取りトランザクションに関する状態情報を追加して、DRAM24′のデータ構造を再構築する。次に、マイクロプロセッサ70はレジスタ28′の割り込みベクトルレジスタに書き込み、その結果、マイクロプロセッサ22′に対する割り込みが発行される。マイクロプロセッサ22′は、レジスタ28′の割り込みレジスタを読み取った後、割り込み確認サイクルによって応答する。データ構造中のデータは、トランザクションがエラーを伴って完了したか又はエラーなく完了したかを指示する。
周辺サブモジュール59により開始されるトランザクションの1例として、たとえば、マイクロプロセッサで実行中のアプリケーションプログラムはキーボード116のキーが打たれたことを検出する。適切なデータとアドレスが生成され、BUS60を介してPCIインタフェース/アドレスデータラッチ104及びPCI状態機械85へ送信され、PCI状態機械85はデータ及びアドレス信号をキー入力データをPIC/DGレジスタ27′のキーボード入力レジスタに書き込む要求として解釈する。PCI状態機械85はレジスタ27′へのアクセスの要求を生成し、この要求はアービタ90へ送信される。アービタ90がPCI BUS60にアクセスを許可すると、PCIアドレスはアドレスマルチプレクサ110を介してアドレス復号論理108へ送信され、アドレス復号論理108はアドレスをレジスタ27′のキーボード入力レジスタに向かうべきものとして復号し、レジスタデータマルチプレクサ100を介して送信されたデータをデータBUS98に印加させると共に、レジスタ27′のキーボード入力レジスタに書き込ませることができる。マイクロプロセッサ70は、同様に、マイクロプロセッサ22′に対する割り込みを生成するのに先立って、レジスタ27′の動作状態レジスタに状態情報を書き込む。そこで、マイクロプロセッサ70はレジスタ27′の割り込みベクトルレジスタに割り込みを書き込み、その結果、割り込みはマイクロプロセッサ22′へ送信される。レジスタ27′の割り込みベクトルレジスタのデータは、割り込みの原因、すなわち、キー入力を表わす情報をマイクロプロセッサ22′に提供する。そこで、マイクロプロセッサ22′は割り込み確認サイクルを生成し、その結果、PIC/DGレジスタ27′の割り込みベクトルレジスタが読み取られ、次に、レジスタ27′のキーボード入力レジスタを読み取って、所望のキー入力データを得る。その後、マイクロプロセッサ22′はレジスタ27′の動作状態レジスタを読み取って、付加的な情報を得る。そのようにすることは、現在割り込みをクリアし且つマイクロプロセッサ70に必要に応じてレジスタ27′へ別の割り込みを送信させることができるという効果を有する。
好ましい実施形態では、PC66はMotorala Power PC−NTワークステーションであり、そのオペレーティングシステムはMicrosoft Windows NTである。周辺サブモジュール59の様々な周辺装置は市販されており、Motorola Power PC−NTパーソナルコンピュータと共に使用するのに適している。本発明は分散プロセス制御システムの汎用オペレータステーションモジュールを指向するものとして説明したが、そのようなシステムの他の種類のモジュールにも適用できる。
以上の説明から、本発明の趣旨から逸脱せずに説明した実施形態に対し様々な変形を実施できることは明白なはずである。

Claims (5)

  1. ローカルコントロールネットワークBUS(12′)を介して互いに通信する複数のモジュールを有する、分散プロセス制御システムのオペレータステーション(OS)モジュール(56)であって、その各モジュールはカーネルサブモジュール(16′)と、周辺サブモジュール(59)とを含み、カーネルサブモジュール及び周辺サブモジュールはモジュールのインタフェース回路(58)によって互いに通信し、OSモジュール(56)のカーネルサブモジュール(16′)は複数のコンポーネントを有し、前記OSカーネルサブモジュールの少なくとも1つのコンポーネントはマイクロプロセッサ(22′)であり、前記OSモジュールカーネルサブモジュールはモジュールBUS(18′)により前記インタフェース回路(58)と通信し、前記モジュールBUSはデータBUSと、アドレスBUSとを含み且つモジュールBUSプロトコルに従って動作するような分散プロセス制御システムのオペレータステーション(OS)モジュール(56)において、
    OSモジュールの周辺サブモジュール(59)は、少なくとも1つはパーソナルコンピュータ(PC)(66)である複数のコンポーネントを具備し、周辺サブモジュールの各コンポーネントは、データとアドレスとが多重化される第2のBUS(60)を介して互いに通信すると共に、OSモジュールのインタフェース回路(58)と通信し、第2のBUSは、カーネルサブモジュール(16′)のモジュールBUSプロトコルとは一致しない第2のBUSプロトコルに従って動作するモジュールであって、
    前記OSモジュールのインタフェース回路(58)は、複数のインタフェースレジスタ(88)と、OSモジュールのカーネルサブモジュール(16′)及び周辺サブモジュール(59)からの制御信号に対し、OSモジュールのどちらのサブモジュールが前記インタフェースレジスタ(88)のうち所定のレジスタに対しデータ及び/又はアドレスの書き込み又は読み取りを許されるかを判定する制御回路手段と、前記回路手段により制御され、前記制御回路手段の制御の下に前記インタフェースレジスタ(88)の所定の1つ又は複数のレジスタに書き込まれるデータ及び/又はアドレスの供給源がカーネルモジュール(16′)又は周辺モジュール(59)のいずれであるかを判定するデータマルチプレクサ(100)及びアドレスマルチプレクサ(110)と、制御回路手段の制御の下にデータが読み込まれた前記インタフェースレジスタ(88)の任意のレジスタの内容がモジュールBUS(18′)のデータBUS又は第2のBUS(60)のいずれか一方を介して送信される出力マルチプレクサ(102)を具備することを特徴とするモジュール。
  2. インタフェース回路の制御回路手段はモジュールBUS状態機械手段(86)と、第2のBUS状態機械手段(85)と、アービタ回路手段(90)とを具備し、モジュールBUS状態機械(86)はカーネルサブモジュール(16′)からの制御信号を受信し、第2のBUS状態機械(85)は周辺サブモジュール(59)からの制御信号を受信し、双方の状態機械は、互いに通信されると共にアービタ回路手段(90)に通信される制御信号を発生し、アービタ回路手段は、モジュールBUS状態機械手段(86)及び第2のBUS状態機械(85)により発生される制御信号に応答して、所定時間内にどちらのBUSがインタフェース回路(58)のインタフェースレジスタ(88)に対するアクセスを得るかを判定するための制御信号を発生する請求項1記載のモジュール。
  3. モジュールBUS(18′)は24ビットアドレスBUSと、別の32ビットデータBUSとを具備することを特徴とする請求項1又は2記載のモジュール。
  4. 第2のBUS(60)は単一の32ビットBUSであることを特徴とする請求項1から3のいずれか1項に記載のモジュール。
  5. 第2のBUS(60)はペリフェラルコンポーネントインタフェース(PCI)BUSであることを特徴とする請求項1から3のいずれか1項記載のモジュール。
JP51753998A 1996-10-07 1997-09-17 分散プロセス制御システムの汎用オペレータステーションモジュール Expired - Lifetime JP3859173B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/727,724 1996-10-07
US08/727,724 US5867673A (en) 1996-10-07 1996-10-07 Universal operator station module for a distributed process control system
PCT/US1997/016553 WO1998015877A1 (en) 1996-10-07 1997-09-17 Universal operator station module for a distributed process control system

Publications (2)

Publication Number Publication Date
JP2001502451A JP2001502451A (ja) 2001-02-20
JP3859173B2 true JP3859173B2 (ja) 2006-12-20

Family

ID=24923781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51753998A Expired - Lifetime JP3859173B2 (ja) 1996-10-07 1997-09-17 分散プロセス制御システムの汎用オペレータステーションモジュール

Country Status (9)

Country Link
US (1) US5867673A (ja)
EP (1) EP0929847B1 (ja)
JP (1) JP3859173B2 (ja)
CN (1) CN1259603C (ja)
AU (1) AU721230B2 (ja)
CA (1) CA2264683C (ja)
DE (1) DE69709771T2 (ja)
HK (1) HK1023191A1 (ja)
WO (1) WO1998015877A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106354041A (zh) * 2016-10-24 2017-01-25 上海革创电子科技有限公司 一种非全码并行总线的级联式多节点工业自动化控制系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070196A (en) * 1994-02-02 2000-05-30 Mitsubishi Semiconductor America, Inc. Protocol converter controller having distributed architecture
US5938744A (en) * 1997-11-04 1999-08-17 Aiwa/Raid Technlogy, Method for managing multiple DMA queues by a single controller
EP1314070A2 (de) * 2000-08-28 2003-05-28 Markus Gillich Vorichtung und verfahren zur intergrierten überwachung, steuerung und regelung von komplexen technischen verfahrensabläufen
US7433987B2 (en) * 2004-06-14 2008-10-07 Honeywell International Inc. Computer apparatus for interconnecting an industry standard computer to a proprietary backplane and its associated peripherals
CN100499557C (zh) * 2007-06-18 2009-06-10 中兴通讯股份有限公司 一种寻址控制器件及使用该器件进行寻址的方法
US8341256B2 (en) * 2010-11-11 2012-12-25 Honeywell International Inc. Local control network processor (LCNP) emulator for multi-generation control systems
CN106155951B (zh) * 2015-03-30 2024-01-12 上海黄浦船用仪器有限公司 一种双总线仲裁控制系统及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556974A (en) * 1983-10-07 1985-12-03 Honeywell Inc. Method for passing a token in a local-area network
US4607256A (en) * 1983-10-07 1986-08-19 Honeywell, Inc. Plant management system
US4890222A (en) * 1984-12-17 1989-12-26 Honeywell Inc. Apparatus for substantially syncronizing the timing subsystems of the physical modules of a local area network
EP0606102A1 (en) * 1986-09-19 1994-07-13 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
US5006976A (en) * 1989-02-23 1991-04-09 Fisher Controls International, Inc. Process control terminal
JPH0789340B2 (ja) * 1992-01-02 1995-09-27 インターナショナル・ビジネス・マシーンズ・コーポレイション バス間インターフェースにおいてアドレス・ロケーションの判定を行なう方法及び装置
US5255375A (en) * 1992-01-10 1993-10-19 Digital Equipment Corporation High performance interface between an asynchronous bus and one or more processors or the like
US5386503A (en) * 1992-06-16 1995-01-31 Honeywell Inc. Method for controlling window displays in an open systems windows environment
CA2097564C (en) * 1992-06-16 2004-05-25 David L. Phillips Method of coupling open systems to a proprietary network
US5519883A (en) * 1993-02-18 1996-05-21 Unisys Corporation Interbus interface module
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5561820A (en) * 1994-11-30 1996-10-01 International Business Machines Corporation Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels
US5517650A (en) * 1994-12-19 1996-05-14 International Business Machines Corporation Bridge for a power managed computer system with multiple buses and system arbitration
US5596729A (en) * 1995-03-03 1997-01-21 Compaq Computer Corporation First arbiter coupled to a first bus receiving requests from devices coupled to a second bus and controlled by a second arbiter on said second bus
US5710892A (en) * 1995-07-19 1998-01-20 International Business Machines Corporation System and method for asynchronous dual bus conversion using double state machines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106354041A (zh) * 2016-10-24 2017-01-25 上海革创电子科技有限公司 一种非全码并行总线的级联式多节点工业自动化控制系统
CN106354041B (zh) * 2016-10-24 2018-08-28 上海革创电子科技有限公司 一种非全码并行总线的级联式多节点工业自动化控制系统

Also Published As

Publication number Publication date
JP2001502451A (ja) 2001-02-20
EP0929847A1 (en) 1999-07-21
DE69709771T2 (de) 2002-08-08
HK1023191A1 (en) 2000-09-01
CA2264683C (en) 2006-06-27
AU721230B2 (en) 2000-06-29
CA2264683A1 (en) 1998-04-16
CN1259603C (zh) 2006-06-14
CN1232554A (zh) 1999-10-20
WO1998015877A1 (en) 1998-04-16
EP0929847B1 (en) 2001-11-21
US5867673A (en) 1999-02-02
AU4354497A (en) 1998-05-05
DE69709771D1 (de) 2002-02-21

Similar Documents

Publication Publication Date Title
CA2109682C (en) Multiple bus interface
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
US6067589A (en) USB legacy support system
US5878272A (en) Computer system having two DMA circuits assigned to the same address space
JP2565659B2 (ja) 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置
US6785760B2 (en) Performance of a PCI-X to infiniband bridge
JP4274582B2 (ja) バス・インタフェース制御回路
EP1021756A1 (en) Direct memory access (dma) transactions on a low pin count bus
JPH04286047A (ja) データ転送装置
JP3859173B2 (ja) 分散プロセス制御システムの汎用オペレータステーションモジュール
US20040139267A1 (en) Accessing a primary bus messaging unit from a secondary bus through a pci bridge
US5933613A (en) Computer system and inter-bus control circuit
US20050256998A1 (en) Bus bridge device
US7099984B2 (en) Method and system for handling interrupts and other communications in the presence of multiple processing sets
JPS63175962A (ja) 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法
US7698494B2 (en) Access control device and access control method
JP2000231539A (ja) データ転送システムおよびデータ転送方法
US20220114129A1 (en) Circuit implementation in resource constrained systems
JPH0374425B2 (ja)
JP3183311B2 (ja) データ転送システム
JPH09186836A (ja) ディジタル複写機
JPH0561839A (ja) データ転送装置
Geber et al. Peripheral component interconnect (PCI) interface with the QuickLogic QL16/spl times/24B FPGA
JPH1021182A (ja) 割り込み処理方式および制御装置
WO1999063418A2 (en) Real-time vector control of bus-organized computer systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term