JP4274582B2 - バス・インタフェース制御回路 - Google Patents
バス・インタフェース制御回路 Download PDFInfo
- Publication number
- JP4274582B2 JP4274582B2 JP51752598A JP51752598A JP4274582B2 JP 4274582 B2 JP4274582 B2 JP 4274582B2 JP 51752598 A JP51752598 A JP 51752598A JP 51752598 A JP51752598 A JP 51752598A JP 4274582 B2 JP4274582 B2 JP 4274582B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- control signal
- bus
- pci
- arsm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
関連出願の相互参照
本願と同時に出願され、本発明の譲受人に譲渡され、参照により本明細書に組み込まれて本明細書に完全に記載したと同様に本明細書の一部をなす、Ｊａｙ Ｗ．Ｇｕｓｔｉｎ他による「Ｉｍｐｒｏｖｅｄ Ｕｎｉｖｅｒｓａｌ Ｏｐｅｒａｔｏｒ Ｓｔａｔｉｏｎ Ｍｏｄｕｌｅ ｆｏｒ ａ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ」と題する米国特許出願である。
発明の背景
（１）発明の分野
本発明は制御回路の分野であり、さらに詳細には、モジュールのサブモジュールが通信する分散型プロセス制御システムのモジュールのインタフェース回路へのアクセスを制御する状態マシンに実装される制御回路に関する。
（２）関連技術の説明
Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．のＴＤＣ３０００などの分散型プロセス制御システムは、コンピュータ化されたプラント管理システムを備える。その１つのバージョンが、１９８６年８月１９日に発行された米国特許第４６０７２５６号に記載および請求されている。このようなプロセス制御システムはそれぞれ複数の様々なタイプのモジュールを含む。各モジュールは共通のカーネル・サブモジュールを含む。各モジュールは周辺サブモジュールも含み、各周辺サブモジュールの機能および構造は一般に様々である。システムの所与のモジュールとその他のモジュールとの間の全ての通信は、ネットワークのローカル制御ネットワーク（ＬＣＮ）バスを介して行われ、ＬＣＮへのアクセスは各モジュールのカーネル・サブモジュールを介して行われる。カーネル・サブモジュールとそれと関連する周辺サブモジュールとの間の通信は、インタフェース回路を介して行われる。従来技術のモジュールのカーネルおよび周辺サブモジュールのハードウェアおよびソフトウェア構成要素は全て、所与のモジュールの必要な機能を実行するように特に設計されていた。
市販のパーソナル・コンピュータ（ＰＣ）、それらに関連する周辺機器、および関係するオペレーティング・システム・ソフトウェアの性能は、近年飛躍的に向上しており、それにともなってそれらのコストは低下している。したがって、例えば、このようなシステムのオペレータ・ステーション・モジュールの周辺サブモジュールの専用ハードウェアおよびソフトウェア構成要素に代えて、市販のＰＣ、周辺機器、およびソフトウェアを、汎用オペレータ・ステーション・モジュールなどのモジュールの周辺サブモジュールに組み込むことが望ましい。このようにすることの問題点は、市販のハードウェアおよびソフトウェアが、業界標準の市販のバス・プロトコル、例えば周辺要素相互接続（ＰＣＩ）バスおよび信号プロトコルを使用して通信する点である。残念ながら、ＰＣＩバスおよび信号プロトコルは、モジュール・バスのバスおよび信号プロトコルと互換性がない。上記に明示した、Ｉｍｐｒｏｖｅｄ Ｕｎｉｖｅｒｓａｌ Ｏｐｅｒａｔｏｒ Ｓｔａｔｉｏｎ Ｍｏｄｕｌｅ ｆｏｒ ａ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍと題する相互参照した特許出願に、この問題の解決策が教示されている。それは、所与のモジュールのカーネル・サブモジュールが、新規のインタフェース回路を介して関連する周辺サブモジュールと通信することを可能にするインタフェース回路を含めるものである。これはこのカーネル・サブモジュールのハードウェアおよびソフトウェアの構成要素に変更を加える必要なく市販のハードウェアおよびソフトウェアに実装される。本発明の制御回路は、このインタフェース回路の動作、およびモジュールのサブモジュールによるこのインタフェース回路へのアクセスを制御する。
発明の概要
本発明は、分散型プロセス制御システムのモジュールのカーネル・サブモジュールと周辺サブモジュールとの間の通信を行うインタフェース回路用の制御回路を提供する。周辺モジュールの構成要素は、標準的な市販の電子構成要素およびこのハードウェアと関連するソフトウェアである。カーネル・サブモジュールのモジュール・バスの構造およびプロトコルは、ＰＣＩバスなど周辺サブモジュールの市販のバスの構造およびプロトコルと互換性がない。この制御回路は、３つの状態マシンによって実装される。１つ目はアービタ回路またはアービタ状態マシン（ＡＲＳＭ）であり、２つ目はＰＣＩターゲット状態マシン（ＰＴＳＭ）であり、３つ目はモジュール・バス状態マシン（ＭＢＳＭ）である。アービタ状態マシンは、カーネル・サブモジュールのモジュール・バスまたは周辺サブモジュールのＰＣＩバスのどちらが、モジュール・バス状態マシンおよびＰＣＩ状態マシンからの制御信号に応答してインタフェース回路の構成要素へのアクセス権を有するかを決定する。
ＰＣＩバス上の信号によって表されるＰＣＩプロトコルは、ＰＴＳＭによって解釈される。ＰＴＳＭの機能は、ＰＣＩバスから受信した信号を検出し、この信号がインタフェース回路のどの構成要素にアドレスされるか、またこの信号がいつ伝送されることになるかを決定する。さらに、ＰＴＳＭは、ＡＲＳＭおよびＭＢＳＭへの制御信号を生成する。
ＭＢＳＭは、そのモジュール・バスがアクセスを許されたインタフェース回路のレジスタの１つからの読取りまたはこれへの書込みをカーネル・サブモジュールが行うことができるようにする、モジュール・バス制御信号を生成する。ＭＢＳＭはまた、周辺サブモジュールがカーネル・サブモジュールのメモリへの、またはこれからのダイレクト・メモリ・アクセス動作を実行することができるようにするモジュール・バス制御信号も生成する。
したがって、本発明の目的は、分散型プロセス制御システムのオペレータ・ステーション・モジュールのインタフェース回路用の改良した制御回路を提供することである。
本発明のもう１つの目的は、複数の状態マシンを含む分散型プロセス制御システムのモジュールのインタフェース回路用の、改良した制御回路を提供することである。
【図面の簡単な説明】
本発明のその他の目的、特徴、および利点は、添付の図面に関連して述べた下記の本発明の好ましい実施形態の説明から容易に明らかになるであろうが、開示の新規概念の主旨および範囲を逸脱することなく変更および修正を加えることができる。
第１図は、本発明の制御回路を利用するインタフェース回路を含む、ユニバーサル・オペレータ・ステーション・モジュールを示すブロック図である。
第２図は、第１図の制御回路の主要な構成要素を示す、インタフェース回路のブロック図である。
第３図は、アービタ状態マシンの状態図である。
第４図は、モジュール・バス状態の状態図である。
第５図は、ＰＣＩターゲット状態マシンの状態図である。
好ましい実施形態の説明
本願の第１図は相互参照出願の第２図に対応し、本願の第２図は相互参照出願の第３図に対応することに留意されたい。この２つの出願の教示をより理解しやすくするために、１つの例外を除いて、本願の第１図および第２図の参照番号は相互参照出願の第２図および第３図のそれと同じである。
第１図を参照すると、モジュール５６は、カーネル・サブモジュール１６’がモジュール５６の周辺サブモジュール５９の構成要素と通信するためのインタフェース回路５８を含む。インタフェース回路５８とカーネル・サブモジュール１６’の間の接続は、モジュール・バス１８’を用いて行われ、インタフェース回路５８と周辺サブモジュール５９の構成要素との間の接続は周辺要素相互接続（ＰＣＩ）ローカル・バス６０を用いて行われる。ＰＣＩバスは多くの市販製品で使用されていることに留意されたい。ＰＣＩバス６０は、アドレス、データ、コマンド、およびバイト・レーン制御が多重化された単一の３２ビット・バスと、制御線および割込み線とからなる。モジュール・バス１８’は、３２ビットのデータ・バス１９’および２４ビットのアドレス・バス２０’の２つのバス、ならびに割込みおよび制御線からなる。
第２図は、モジュール５６のインタフェース回路５８のブロック図である。カーネル・サブモジュール１６’とインタフェース回路５８との間の通信は、データ・バス１９’、アドレス・バス２０’、ならびに適当な割込み線および制御線を含むモジュール・バス１８’を用いて行われる。インタフェース回路５８とモジュール５６の周辺サブモジュール５９の構成要素との間の通信は、ＰＣＩバス６０ならびに適当な割込み線および制御線を用いて行われる。
インタフェース回路５８の機能は、それ自体の信号プロトコルを有するＰＣＩバス６０からの信号を、モジュール・バス１８’の信号プロトコルに合った信号に変換すること、およびモジュール・バス１８’からの信号をＰＣＩバス６０の信号プロトコルにあった信号に変換することである。さらに、インタフェース回路５８は、モジュール５６が構成要素となっているプロセス制御システムが利用する通信プロトコルをサポートするために必要なハードウェア資源を実装する。好ましい実施形態では、プロセス制御システムは、Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．のＴＤＣ３０００である。モジュール・アドレス・バス２０’上のアドレスの範囲は、両サブモジュールのメモリまたはハードウェア構成要素中のデータのアドレス、すなわちオペランド、命令、コマンド、またはレジスタ・ブロック８３の制御レジスタの１つを規定する。例えば、アドレスの範囲の１つは、制御レジスタ２７’、２８’、または３０’のうち１つを選択するためのアドレスを含む。制御レジスタ２７’、２８’、および３０’はそれぞれ、プリンタ８４やディスク６２、ＣＲＴ８２などの周辺サブモジュール５９の構成要素の動作を制御するためにカーネル・サブモジュール１６’で使用される。
ＰＣＩプロトコル、より正確に言えばＰＣＩバス６０上の信号は、ＰＴＳＭ８５で解釈され、モジュール・バス・プロトコル、より正確に言えばカーネル・サブモジュール１６’からの制御信号は、ＭＢＳＭ８６で解釈される。ＦＲＡＭＥ、ＩＲＤＹ、Ｃ／ＢＥ［３．．０］などの制御信号は、例えばＳＣＳＩコントローラ６４など、ＰＣＩバス６０を介してデータが伝送されるときに信号がアドレスされるターゲットを通知する。ＰＴＳＭ８５の機能は、このような信号を検出し、どのような信号をＭＢＳＭ８６、ＡＲＳＭ９０に送信する必要があるか、またインタフェース・レジスタ８８のどれに送信する必要があるかを決定することである。さらにＰＴＳＭ８５は、ＰＣＩバス・プロトコルが必要とするＰＣＩ制御信号も生成する。ＰＴＳＭ８５は、それに加えられるＰＣＩクロック信号と同期して様々な状態に進む。ＰＣＩ状態マシン８５は、１つまたは複数のＰＣＩバス信号あるいはＭＢＳＭ８６からの制御信号を待機する間、ある状態で休止することもある。
ＡＲＳＭ９０は同期状態マシンであり、その状態図を第３図に示す。ＡＲＳＭ９０は、ＰＣＩバス６０またはモジュール・バス１８’のどちらのバスがインタフェース・レジスタ８８の１つへのアクセス権を有するかを決定する。インタフェース・レジスタ８８は、ローカル制御ネットワーク・プロセッサ（ＬＣＮＰ）レジスタ１１８およびデバッグ・ポート（ＤＰ）レジスタ１１９、レジスタ・ブロック８３の制御レジスタ２７’、２８’、および３０’、ならびにＰＣＩ構成スペース・レジスタ９４を含む。ＡＲＳＭ９０は、アドレス・バス９６およびデータ・バス９８へのＰＣＩのアクセスも制御する。モジュール・バス２０’は、レジスタ９４へのアクセス権もＰＣＩバス６０へのアクセス権も有さないことに留意されたい。ＰＣＩバス６０からレジスタ９４へのアクセスは、アービタ９０によっても制御される。
モジュール・バス状態マシン（ＭＢＳＭ）８６は同期１ホット状態マシンであり、その状態図を第４図に示す。ＭＢＳＭ８６は、デバッグ・ポート・レジスタ１１９のレジスタまたは制御レジスタ・ブロック８３の制御レジスタからの読取りまたはこれへの書込みをカーネル・サブモジュール１６’が行うことができるようにするＭＢＳＭ制御信号を生成する。ＭＢＳＭ８６は、カーネル・サブモジュール１６’のＤＲＡＭ２４’への、またはこれからのダイレクト・メモリ・アクセス（ＤＭＡ）動作を周辺サブモジュール５９が実行することができるようにするモジュール・バス制御信号を生成する。ＭＢＳＭ８６は、カーネル・サブモジュール１６’からインタフェース・レジスタ８８の任意の１つのレジスタへの全てのアクセスのタイミングを制御する。ＭＢＳＭ８６はまた、モジュール・バス２０’を介したＤＭＡサイクルのＤＲＡＭ２４’へのアクセスのタイミングも制御する。その結果として、インタフェース回路５８中で別個のＤＭＡ回路は不要となる。ＭＢＳＭ８６は、それに加えられるＰＣＩクロック信号と同期して様々な状態となり、また、モジュール・バス１６’、ＰＣＩ状態マシン８５、およびアービタ９０からの制御信号に依存して、次の状態に変化する、または所与の状態で休止する。ＭＢＳＭマシン８６は、ＰＣＩ割込み生成も制御する。
ＰＴＳＭ８５は同期１ホット状態マシンであり、その状態図を第５図に示す。ＰＴＳＭ８５は、それに加えられるＰＣＩアドレスを検査するための回路を含み、あるアドレスがＰＣＩ構成スペース・レジスタ９４の識別した範囲の１つにある場合には、制御信号ＰＣＩ＿ＲＥＱによってモジュール・バス２０’へのアクセス要求がＡＲＳＭ９０に発信される。モジュール・バス２０’はＡＲＳＭ９０によって制御され、ＰＣＩバス６０がカーネル・サブモジュール１６’の制御レジスタ８８、ＤＲＡＭ２４’、または状態レジスタへのアクセス権を有するときに、カーネル・サブモジュール１６’がインタフェース回路５８のインタフェース・レジスタ８８へのアクセス権を有し、レジスタ８８からデータを読み取る、またはこれにデータを書き込むことを防止する。ＭＢＳＭ８６はカーネル・サブモジュール１６’からインタフェース・レジスタ８８へのアクセスのタイミングを制御し、書込みまたは読取りサイクルが完了したときに、ＭＢＳＭ８６はモジュール・バス２０’の制御をカーネル・サブモジュール１６’のプロセッサ２２’に戻す。
インタフェース回路５８の任意のインタフェース・レジスタ８８またはカーネル・サブモジュール１６’のＤＲＡＭ２４’へのアクセス要求は、カーネル・サブモジュール１６’または周辺サブモジュール５９のどちらが、より簡潔に言えばＰＣＩバス６０またはモジュール・バス１８’のどちらが、この要求がオーバラップしたときにアクセス権を認可されることになるかを判断するＡＲＳＭ９０を介して送られる。この要求が同時に行われたときには、ＡＲＳＭ９０は、ＰＣＩバスにアクセス権を認可するようになっている。アクセス・サイクルは、ＰＴＳＭ８５がＡＲＳＭ９０への要求信号の伝送を引き起こす状態に入る、またはアドレス・デコード論理（ＡＤＬ）１０８がモジュール・バス２０’上の適当な範囲内のアドレスをデコードすることによって開始する。
第３図、第４図、および第５図はそれぞれ、アービタ状態マシン（ＡＲＳＭ）９０、モジュール・バス状態マシン（ＭＢＳＭ）８６、およびＰＣＩターゲット状態マシン（ＰＴＳＭ）８５の状態を示す状態図である。これらの図では、ＡＲＳＭ９０などの状態マシンの状態は、第３図の「ＩＤＬＥ」状態など、その円内に配置された、状態に対する名称または頭字語を有する円として示してある。ＰＣＩ＿ＧＮＴ状態にあるときにＡＲＳＭ９０が生成する制御信号は、その状態を表す円にリード線で接続された楕円中に配置される。例えば、ＡＲＳＭ制御信号ＰＣＩ＿ＧＮＴ＝ＴＲＵＥは、ＡＲＳＭ９０がＰＣＩ＿ＧＮＴ状態にあるときにこれによって生成される。ＡＲＳＭ９０は、ＰＣＩ＿ＲＥＱ制御信号がＡＲＳＭ９０に加えられている間、ＰＣＩ＿ＧＮＴ状態で休止する。これは、ある状態を規定する円と交差する先端に矢印の付いた弧で示す。制御信号の名称は、その付近に印刷してある。例えば、ＡＲＳＭ９０は、制御信号ＰＣＩ＿ＲＥＱがＰＴＳＭ８５からＡＲＳＭ９０に加えられている間、ＰＣＩ＿ＧＮＴ状態で休止する。
ＰＴＳＭ状態マシン（ＰＴＳＭ）８５は、インタフェース回路のレジスタ８８の１つまたはＤＲＡＭメモリ２４’と関連するＰＣＩアドレスがＰＴＳＭ８５のアドレス検査回路によって検出されたとき、このアドレスがＰＣＩバス６０上に存在するのに応答して要求信号（ＰＣＩ＿ＲＥＱ）を発行する。この信号ＰＣＩ＿ＲＥＱによって、ＡＲＳＭ９０はＩＤＬＥ状態からＲＥＱＵＥＳＴ ＢＵＳ状態に変化する。ＡＲＳＭ９０は、モジュール・バス１８’の制御線を介してモジュール・バス認可ＭＢＢＧＮＴ信号が受信されたときにこの状態から出、その時点でＰＣＩ＿ＧＮＴ状態に入る。信号ＰＣＩ＿ＲＥＱ要求信号が除去されるまで、この状態は保持される。ＰＣＩ＿ＧＮＴ状態は、その他２つの並行状態を開始させる。１つはＰＣＩ＿ＧＮＴＦＦ状態であり、この状態を使用して、以前のＰＣＩ＿ＧＮＴ状態の直後に別のＰＣＩ＿ＲＥＱ信号が発生した場合に、再度ＰＣＩ＿ＧＮＴ状態に入ることを防止する。これによりモジュール・バス１８’は、連続したＰＣＩアクセス・サイクルの間でアクセス権を得ることができる。もう１つの状態は、ＰＣＩバスからアクセスされるインタフェース回路５８の資源に依存して起こりうる４つの状態の１つである。第１の起こりうる状態は、ＰＣＩをＤＲＡＭ２４’のアクセスに認可するメモリ認可状態ＭＥＭＧＮＴである。ＰＣＩバス６０を介してアクセスされているアドレスが８００００−ＦＦＦＦＦ（１６進数）の範囲内にある場合に、このＡＲＳＭ９０の状態に入る。その場合には、アドレス・デコード論理回路（ＡＤＬ）１０８は、ＡＲＳＭ９０に伝送されるＡＤＬ制御信号ＰＣＩ ＴＯ ＤＲＡＭ ＤＥＣＯＤＥを生成する。第２の起こりうる状態は、ＰＣＩアクセスを制御レジスタ８３の１つに認可するレジスタ認可状態ＲＥＧＧＮＴである。ＰＣＩバス６０上のアドレスが４３０００−４５ＦＦＦ（１６進数）の範囲内にある場合に、ＡＲＳＭ９０はＲＥＧＧＮＴ状態に入り、ＡＤＬ１０８にＡＤＬ制御信号ＰＣＩ ＴＯ ＲＥＧ ＤＥＣＯＤＥを生成させる。第３のこのような状態は、ＰＣＩアクセスを、レジスタ・ブロック９２のＬＣＮＰ制御レジスタ１１８またはデバッグ・ポート・レジスタ１１９に認可する制御認可状態ＣＮＴＬＧＮＴである。アドレス・マルチプレクサ１１０からＡＤＬ１０８に加えられるＰＣＩアドレスがＥ０００−ＥＣ００の範囲、または５００００〜５０００４（１６進数）の範囲にある場合にＣＮＴＬＧＮＴ状態となり、これによりＡＤＬ１０８は、ＡＤＬ制御信号ＰＣＩ ＴＯ ＬＣＮＰ ＣＯＮＴＲＯＬ ＲＥＧＳ ＤＥＣＯＤＥ信号をＡＲＳＭ９０に印加する。第４の最後のこのような状態は、ＰＣＩバス６０が構成レジスタ９４にアクセスしている場合にＡＲＳＭが入る、構成認可状態ＣＦＧＧＮＴである。ＡＤＬ１０８に加えられるＰＣＩアドレスがレジスタ９４のアドレスである場合にＣＦＧＧＮＴ状態に入り、これによりＡＤＬ１０８は、ＡＤＬ制御信号ＰＣＩ ＴＯ ＣＯＮＦＩＧ ＲＥＧＩＳＴＥＲ ＤＥＣＯＤＥをＡＲＳＭ９０に印加する。これら４つの状態は相互に排他的である。任意の所望のＰＣＩサイクル中に、この４つの状態のうち１つのみに入ることになる。入った状態は、ＰＣＩ＿ＲＥＱ信号が除去されるまで保持される。
ＡＲＳＭ９０は、ＡＤＬ１０８からＭＯＤＢＵＳ要求信号を受信すると、ＰＣＩ＿ＲＥＱ信号がアクティブでなければＭＯＤＢＵＳ＿ＧＮＴ状態に入る。ＡＤＬ１０８は、ＡＤＬ１０８に加えられるアドレスがカーネル・サブモジュール１６’からのものであり、４３０００−４５ＦＦＦ（１６進数）の範囲内である場合には、ＭＯＤＢＵＳ ＲＥＱＵＥＳＴ制御信号を生成する。ＭＯＤＢＵＳ ＲＥＱＵＥＳＴおよびＰＣＩ＿ＲＥＱの制御信号が両方とも同時にアクティブとなる場合には、ＰＣＩ＿ＲＥＱが優先権を有し、ＭＯＤＢＵＳ＿ＧＮＴ状態には入らない。ＰＣＩ＿ＧＮＴＦＦがセット状態である場合には、ＰＣＩ＿ＧＮＴ状態には入らない。ＭＯＤＢＵＳ＿ＧＮＴ状態に入った場合には、すなわちＰＣＩ ＲＥＱ信号がない場合には、ＭＯＤＢＵＳ＿ＧＮＴ状態は同時にもう１つの状態、ＭＯＤＢＵＳ＿ＧＮＴＦＦを開始する。ＭＯＤＢＵＳ＿ＧＮＴＦＦ状態は、モジュール・バスのアクセス・サイクルの最後にＭＯＤＢＵＳ＿ＧＮＴ状態に入ることを防止する。これにより、連続したモジュール・バス・サイクル要求がある場合に、ＰＣＩアクセス・サイクルが可能となる。ＭＯＤＢＵＳ＿ＧＮＴ状態は、ＭＯＤＢＵＳ ＲＥＱＵＥＳＴ信号が除去されるまで保持される。
第４図を参照すると、モジュール・バス状態マシン（ＭＢＳＭ）８６は３つの制御パスを有する。第１のパスはＰＣＩからモジュール・バス（ＰＭＢ）へのパスである。カーネル・サブモジュール１６’のＤＲＡＭ２４’、あるいはインタフェース回路５８のレジスタ・ブロック８３のインタフェース制御レジスタ２７’、２８’、または３０’への任意のＰＣＩアクセスは、ＡＲＳＭ９０がＭＥＭＧＮＴまたはＲＥＧＧＮＴ状態であることによって示される。これらの状態からのＡＲＳＭ制御信号ＭＥＭＧＲＮＴ＝ＴＲＵＥまたはＲＥＧＧＮＴ＝ＴＲＵＥがＭＢＳＭ８６に加えられると、ＭＢＳＭ８６がそのＰＭパス上で始動する。第１の状態ＰＭＢＳ２では、モジュール認可確認信号（ＭＢＧＡＣＫ＝ＴＲＵＥ）がカーネル・サブモジュール１６’に伝送される。次いでＭＢＳＭ８６は、次のクロック信号で無条件でＰＭＢＳ３状態となる。この状態で、アドレス出力イネーブル制御信号ＡＤＤＯＥがアサートされる。ＰＣＩサイクルが書込みサイクルである（ＭＢＲＷがアサート解除（ｄｅａｓｓｅｒｔ）される）場合には、データ出力イネーブル信号ＤＡＴＡＯＥがアサートされる。ＡＤＤＯＥ信号は、アサートされたときに、アドレス信号をモジュール・アドレス・バス２０’に加える。データ出力イネーブル信号ＤＡＴＡＯＥは、ＰＣＩアクセス・サイクルが書込みサイクルであり、モジュール・バス読取り／書込み信号（ＭＢＲＷ）が書込みを意味する値になった場合に、アサートされる。次いでＭＢＳＭ８６は無条件でＰＭＢＳ４状態となり、この状態でアドレス・ストローブ信号ＭＢＢＡＳＴをアサートする。次いでＭＢＳＭ８６は無条件でＰＭＢＳ５状態に進み、この状態でモジュール・バス・エラー信号（ＭＢＢＥＲＲ）を受信する（この場合にはＰＭＢＳ８状態に進むことになる）、またはカーネル・サブモジュール１６’からモジュール・バス確認信号（ＭＢＤＡＣＫ＝ＦＡＬＳＥ）を受信するまで休止する。ＭＢＤＡＣＫ信号を受信すると、ＭＢＳＭ８６はＰＭＢＳ６状態に進む。ＭＢＳＭ８６がＰＭＢＳ６状態にある間、信号の変化はなく、これは１クロック時間遅延として使用される。次いでＭＢＳＭ８６はＰＭＢＳ７状態に進行する。ＭＢＳＭ８６がＰＭＢＳ７状態にある間もやはり信号の変化はなく、これは１クロック周期が第２時間だけ遅延し、その後ＭＢＳＭ８６はＰＭＢＳ８状態に移行する。ＰＢＳＭ８状態にあるＭＢＳＭ８６は、進行準備（ｒｅａｄｙ ｔｏ ｐｒｏｃｅｅｄ）信号ＲＥＡＤＹをＰＴＳＭ８５にアサートする。次いでＭＢＳＭ８６は無条件でＰＭＢＳ９状態に進み、この状態で信号ＭＢＢＡＳＴおよびＤＡＴＡＯＥがアサート解除される、すなわちＦＡＬＳＥとなり、その後無条件でＰＭＢＳ１０状態に進行する。ＰＭＢＳ１０状態で、信号ＡＤＤＯＥがアサート解除される。次いでＭＢＳＭ８６は無条件でＰＭＢＳ１１状態に進み、この状態で、ＰＴＳＭ８５が信号Ｔ４で表されるＴＵＲＮ＿ＡＲ状態に入るまで休止する。制御信号Ｔ４は、ＰＣＩバス６０がＰＣＩアクセス・サイクルの終了を確認したことを示す。制御信号Ｔ４がアサートされると、ＭＢＳＭ８６はＩＤＬＥ状態に戻り、この状態で信号ＭＢＧＢＡＣＫおよびＲＥＡＤＹがアサート解除される。
ＭＢＳＭ８６の第２の制御パスは、モジュール・バス１８’から、第４図ではＭＲとして識別されるブロック８３の制御レジスタの１つへのパスである。ＡＲＳＭ９０がＭＯＤＢＵＳ＿ＧＮＴ状態に入り、ＭＢＳＭ８６に加えられるＭＯＤＢＵＳ＿ＧＮＴ信号を生成したときに、ＭＲパスに入る。この信号を受信すると、ＭＢＳＭ８６はＭＲＳ１状態に進行する。この状態で、アクセス・サイクルがモジュール・バス読取りである（モジュール・バスの読取り／書込み信号ＭＢＲＷがアサートされる）、またはこのサイクルが割込み確認サイクルである（ＭＢＩＡＣＫがアサートされる）場合に、データ出力イネーブル信号（ＤＡＴＡＯＥ＝ＲＥＡＤ）がアサートされる。このサイクルが書込みである（ＭＢＲＷがアサート解除される）場合には、モジュール・バス書込みストローブ信号ＭＯＤ＿ＷＲＴＳＴＢがアサートされる。次の状態ＭＲＳ２には無条件で入る。この状態で、サイクルがモジュール・バス書込みである場合には、モジュール・バス書込みストローブ信号（ＭＯＤ＿ＷＲＴＳＴＢ）がアサートされる。次の状態ＭＲＳ３には無条件で入り、モジュール・バスデータ確認信号（ＭＢＤＡＣＫ）がアサートされる。ＭＢＳＭ８６は、１つの３状態が発生するまでこの状態で休止する。１つの状態はカーネル・サブモジュール１６’からのモジュール・バス・エラー信号ＭＢＢＥＲＲの受信であり、この場合にはＭＢＳＭ８６はＩＤＬＥ状態に戻る。モジュール・バス割込み確認信号ＭＢＩＡＣＫがアサートされた場合には、ＭＢＳＭ８６はＭＲＳ３状態のままとなる。そうでない場合には、モジュール・バス・スロット・アドレス・ストローブ信号ＭＢＳＡＳＴおよびモジュール・バス・アドレス・ストローブＭＢＢＡＳＴのアサーションについて試験を行う。これらの信号がともに真である場合には、ＭＢＳＭ８６はＭＲＳ３状態で休止する。これらの信号がともにアサート解除された、すなわち偽である場合には、ＭＢＳＭ８６はＭＲＳ４状態に進行し、この応対でデータ確認信号ＭＢＤＡＣＫがアサート解除される。次いでＭＢＳＭ８６は無条件でＩＤＬＥ状態に入り、この状態でデータ出力イネーブル信号ＤＡＴＡＯＥがアサート解除される。
ＭＢＳＭ８６の第３の制御パスは、ＰＣＩからＬＣＮＰ制御レジスタ１１８またはＰＣＩ構成レジスタ９４への、ＲＥＧパスである。ＡＲＳＭ９０が制御認可状態ＣＮＴＬＧＮＴまたは構成認可状態ＣＦＧＧＮＴに入ると、これらの状態からアサートされた制御信号によってＭＢＳＭ８６はＲＥＧパスに入る。このパスの第１の状態、ＲＥＧＳ１で、モジュール・バス認可確認（ＭＢＧＡＣＫ）信号がアサートされる。次のクロック信号を受信すると無条件でＲＥＧＳ２に入り、この状態でＲＥＡＤＹ信号がＰＴＳＭ８５にアサートされる。やはり無条件で入る次の状態ＲＥＧＳ３は、状態ＲＥＧＳ４と同様に１クロック時間遅延である。ＭＢＳＭ８５の状態ＲＥＧＳ５には無条件で入り、ＭＢＳＭ８６は、ＰＣＩ＿ＲＥＱおよびＭＢＧＮＴ信号がともにアサート解除されるまで、この状態で休止する。これが起こると、ＭＢＳＭ８６はＩＤＬＥ状態に戻り、信号ＲＥＡＤＹおよびＭＢＧＡＣＫはアサート解除される。
第５図を参照すると、ＰＴＳＭ８５は２タイプのアクセス・サイクル、つまり構成アクセスおよびメモリ・アクセスをサポートしている。構成アクセスは、ＰＣＩ仕様書Ｒｅｖ．２．０に規定されたＰＣＩ構成スペース・レジスタ９４からの読取りおよびこれへの書込みのためのものである。メモリ・アクセスは、ブロック８３またはブロック９２の任意のレジスタ、あるいはカーネル・サブモジュール１６’のＤＲＡＭ２４’からの読取りまたはこれへの書込みである。ＰＴＳＭ８５の状態の大部分は、構成アクセスおよびメモリ・アクセス両方によって共有される。トランザクション・タイプ、メモリ読取り／書込み、または構成読取り／書込みは、ＰＣＩアドレス・フェーズ中にインタフェース回路５８に与えられるＰＣＩコマンドをデコードするＰＴＳＭ８５によって決定される。
トランザクションの開始は、周辺サブモジュール５９による制御信号ＦＲＡＭＥがアサートされることによって通信され、これによりＰＴＳＭ８５はＩＤＬＥ状態からビジー状態Ｂ＿ＢＵＳＹに進む。ＰＴＳＭ８５は、下記の３つの事項のうち１つが起こるまでＢ＿ＢＵＳＹ状態で休止する。すなわち、トランザクションがＬＣＮＰおよびデバッグ・ポート・レジスタ９２、制御レジスタ８３（レジスタ２７’、２８’、および３０’）、またはカーネル・サブモジュール１６’のＤＲＡＭ２４’へのＰＣＩメモリ・アクセスとしてデコードされる、トランザクションがＰＴＳＭ８５をＩＤＬＥ状態に戻す別のＰＣＩエンティティを目標とする、あるいはトランザクションがＰＴＳＭ８５をＤＲＯＰ＿ＲＱ状態に進める、ＰＣＩ構成スペース・レジスタ９４への構成アクセスとしてデコードされる。ＤＲＯＰ＿ＲＥＱ状態に入ると、バス要求制御信号ＰＣＩ＿ＲＥＱがＡＲＳＭ９０に発行され、装置選択信号ＤＥＶＳＥＬ信号がＰＣＩバス６０上にアサートされ、インタフェース回路５８がアクセスを受容し、応答することを示す。ＰＴＳＭ８５は、ＰＴＳＭ８５をＸＦＥＲ状態に進める信号ＲＥＡＤＹ信号がＭＢＳＭ８６によって受信されるまで、ＤＲＯＰ＿ＲＥＱ状態で休止する。構成トランザクションが読取りである場合には、ＸＦＥＲ状態に入ると、ＰＴＳＭ制御信号ＴＲＤＹがＰＣＩバス６０上にアサートされ、インタフェース回路５８がデータを転送する準備ができたことを通信する。次いで、ＰＣＩインタフェース回路７２など、ＰＣＩバス６０に信号を伝送するまたはこれから信号を受信することを認可された周辺サブモジュール５９の構成要素であるマスタが制御信号ＩＲＤＹをアサートするまで、ＰＴＳＭ５８はＸＦＥＲ状態で休止し、その時点でデータが転送される。構成トランザクションが書込みである場合には、ＸＦＥＲ状態に入ると、ＰＴＳＭ８５は、そのトランザクションのＰＣＩマスタが信号ＩＲＤＹをアサートして、そのＰＣＩマスタがデータを転送する準備ができたことを通信するまで休止し、次いでＰＴＳＭ８５は制御信号ＴＲＤＹをアサートし、データが転送される。構成アクセスがマスタによるバースト試行（後述）でないものと仮定すると、ＩＲＤＹおよびＴＲＤＹが同時にアサートされると、ＰＴＳＭ８５はターン・アラウンド状態ＴＵＲＮ＿ＡＲに戻り、ＰＣＩマスタおよびＰＴＳＭ８５はそれぞれのＰＣＩ制御信号をアサート解除し、ＰＣＩバス６０のアドレスおよびデータ信号の駆動を停止する、すなわちアサート解除することができる（ＡＤ＿ＯＥ＝ＦＡＬＳＥ）。次いでＰＴＳＭ８５は無条件でＩＤＬＥ状態に進む。
インタフェース回路５８のレジスタ９２または制御レジスタ２７’、２８’、および３０’、あるいはカーネル・サブモジュール１６のＤＲＡＭ２４’へのメモリ・アクセスの場合には、ＰＴＳＭ８５をＩＤＬＥ状態からＢＵＳＹ状態に進める信号ＦＲＡＭＥのアサーションによってトランザクションの開始が通信される。トランザクションがメモリ・アクセスとしてデコードされたときに、ＰＴＳＭ８５はＳ＿ＤＡＴＡ状態に進む。Ｓ＿ＤＡＴＡ状態に入ると、バス要求信号ＰＣＩ＿ＲＥＱがＡＲＳＭ９０に発行され、装置選択信号ＤＥＶＳＥＬがＰＣＩバス６０上にアサートされ、インタフェース回路５８がアクセスを受容し、応答することを示す。ＰＴＳＭ８５は、ＲＥＡＤＹ信号をＭＢＳＭ８６から受信するまで、Ｓ＿ＤＡＴＡ状態で休止する。これによりＰＴＳＭ８５はＸＦＥＲ状態に進む。メモリ・トランザクションが読取りである場合には、ＸＦＥＲ状態に入ると、信号ＴＲＤＹがＰＣＩバス６０上にアサートされ、インタフェース回路がデータを転送する準備ができたことを通信する。次いでＰＴＳＭ５８は、マスタが信号ＩＲＤＹをアサートするまでＸＦＥＲ状態で休止し、その時点でデータが転送される。
メモリ・トランザクションが書込みである場合には、ＸＦＥＲ状態に入ると、ＰＴＳＭ８５は、そのトランザクションのＰＣＩマスタが制御信号ＩＲＤＹをアサートして、そのマスタがデータを転送する準備ができたことを通信するまで休止する。次いでＰＴＳＭ８５は信号ＴＲＤＹをアサートし、データが転送される。メモリ・アクセスがマスタによるバースト試行でないものと仮定すると、ＩＲＤＹおよびＴＲＤＹが同時にアサートされると、ＰＴＳＭ８５はＴＵＲＮ＿ＡＲ状態に進み、これによりマスタおよびＰＴＳＭ８５はそれぞれのＰＣＩ制御信号をアサート解除し、ＰＣＩバス６０のアドレスおよびデータ信号の駆動を停止することができる。次いでＰＴＳＭ８５は無条件でＩＤＬＥ状態に進む。
バーストはインタフェース回路５８によってサポートされていない。ＰＣＩマスタによってバーストが試行された場合には、ＰＴＳＭ８５は単一のデータ・フェーズ後にバースト試行を終了するようマスタに通信する（信号ＴＲＤＹおよびＩＲＤＹが両方ともアサートされているときにはこれらがデータ・フェーズを規定する）。マスタは、制御信号ＦＲＡＭＥを使用して、バースト試行を規定し、トランザクション中の最後のデータ・フェーズを通信する。制御信号ＦＲＡＭＥはこのようなトランザクション中の最後のデータ・フェーズの前にアサート解除される。したがって、あるデータ・フェーズ中に信号ＦＲＡＭＥがアサートされた場合には、マスタは別のデータ・フェーズを実行しようとする。データ・フェーズ中に信号ＦＲＡＭＥがアサートされない場合には、マスタはこのトランザクション中の最後のデータ・フェーズを扱う。ＰＴＳＭ８５は構成アクセスおよびメモリ・アクセスでＸＦＥＲ状態である間に制御信号ＦＲＡＭＥを検出し、バーストが試行されている場合には、ＰＣＩバス６０上にＳＴＯＰ制御信号をアサートするという形で応答する。ＳＴＯＰ制御信号はデータ転送中アサートされたままとなり、現在のデータ・フェーズ後にトランザクションを終了するようＰＣＩマスタに通信する。現在のデータ・フェーズが完了すると、ＰＴＳＭ８５はＸＦＥＲ状態からＷＡＩＴ状態に進み、制御信号ＦＲＡＭＥがアサート解除されるまでＷＡＩＴ状態で休止する。信号ＦＲＡＭＥがアサート解除されると、ＰＴＳＭはＴＵＲＮ＿ＡＲ状態に進む。これによりマスタおよびＰＴＳＭ８５はそれぞれのＰＣＩ制御信号をアサート解除し、ＰＣＩバス６０のアドレスおよびデータ信号の駆動を停止することができる。次いでＰＴＳＭ８５は無条件でＩＤＬＥ状態に進む。
カーネル・サブモジュール１６’またはインタフェース回路５８に重大な障害が発生した場合、あるいはアドレス・パリティ・エラーが検出された場合にＰＴＳＭ８５がＳ＿ＤＡＴＡまたはＤＲＯＰ＿ＲＱ状態であるときには、ＰＴＳＭ８５によってＰＣＩシステム・エラー信号ＳＥＲＲがアサートされる。パリティ生成および検査回路１１４によってデータ・パリティ・エラーが検出された場合にＰＴＳＭ８５がＩＤＬＥまたはＴＵＲＮ＿ＡＲ状態であるときには、ＰＴＳＭ８５によってＰＣＩパリティ・エラー信号ＰＥＲＲがアサートされる。
前述の内容から、本発明の範囲を逸脱することなく、好ましい実施形態に様々な修正を加えることができることは明らかであろう。
本願と同時に出願され、本発明の譲受人に譲渡され、参照により本明細書に組み込まれて本明細書に完全に記載したと同様に本明細書の一部をなす、Ｊａｙ Ｗ．Ｇｕｓｔｉｎ他による「Ｉｍｐｒｏｖｅｄ Ｕｎｉｖｅｒｓａｌ Ｏｐｅｒａｔｏｒ Ｓｔａｔｉｏｎ Ｍｏｄｕｌｅ ｆｏｒ ａ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ」と題する米国特許出願である。
発明の背景
（１）発明の分野
本発明は制御回路の分野であり、さらに詳細には、モジュールのサブモジュールが通信する分散型プロセス制御システムのモジュールのインタフェース回路へのアクセスを制御する状態マシンに実装される制御回路に関する。
（２）関連技術の説明
Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．のＴＤＣ３０００などの分散型プロセス制御システムは、コンピュータ化されたプラント管理システムを備える。その１つのバージョンが、１９８６年８月１９日に発行された米国特許第４６０７２５６号に記載および請求されている。このようなプロセス制御システムはそれぞれ複数の様々なタイプのモジュールを含む。各モジュールは共通のカーネル・サブモジュールを含む。各モジュールは周辺サブモジュールも含み、各周辺サブモジュールの機能および構造は一般に様々である。システムの所与のモジュールとその他のモジュールとの間の全ての通信は、ネットワークのローカル制御ネットワーク（ＬＣＮ）バスを介して行われ、ＬＣＮへのアクセスは各モジュールのカーネル・サブモジュールを介して行われる。カーネル・サブモジュールとそれと関連する周辺サブモジュールとの間の通信は、インタフェース回路を介して行われる。従来技術のモジュールのカーネルおよび周辺サブモジュールのハードウェアおよびソフトウェア構成要素は全て、所与のモジュールの必要な機能を実行するように特に設計されていた。
市販のパーソナル・コンピュータ（ＰＣ）、それらに関連する周辺機器、および関係するオペレーティング・システム・ソフトウェアの性能は、近年飛躍的に向上しており、それにともなってそれらのコストは低下している。したがって、例えば、このようなシステムのオペレータ・ステーション・モジュールの周辺サブモジュールの専用ハードウェアおよびソフトウェア構成要素に代えて、市販のＰＣ、周辺機器、およびソフトウェアを、汎用オペレータ・ステーション・モジュールなどのモジュールの周辺サブモジュールに組み込むことが望ましい。このようにすることの問題点は、市販のハードウェアおよびソフトウェアが、業界標準の市販のバス・プロトコル、例えば周辺要素相互接続（ＰＣＩ）バスおよび信号プロトコルを使用して通信する点である。残念ながら、ＰＣＩバスおよび信号プロトコルは、モジュール・バスのバスおよび信号プロトコルと互換性がない。上記に明示した、Ｉｍｐｒｏｖｅｄ Ｕｎｉｖｅｒｓａｌ Ｏｐｅｒａｔｏｒ Ｓｔａｔｉｏｎ Ｍｏｄｕｌｅ ｆｏｒ ａ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍと題する相互参照した特許出願に、この問題の解決策が教示されている。それは、所与のモジュールのカーネル・サブモジュールが、新規のインタフェース回路を介して関連する周辺サブモジュールと通信することを可能にするインタフェース回路を含めるものである。これはこのカーネル・サブモジュールのハードウェアおよびソフトウェアの構成要素に変更を加える必要なく市販のハードウェアおよびソフトウェアに実装される。本発明の制御回路は、このインタフェース回路の動作、およびモジュールのサブモジュールによるこのインタフェース回路へのアクセスを制御する。
発明の概要
本発明は、分散型プロセス制御システムのモジュールのカーネル・サブモジュールと周辺サブモジュールとの間の通信を行うインタフェース回路用の制御回路を提供する。周辺モジュールの構成要素は、標準的な市販の電子構成要素およびこのハードウェアと関連するソフトウェアである。カーネル・サブモジュールのモジュール・バスの構造およびプロトコルは、ＰＣＩバスなど周辺サブモジュールの市販のバスの構造およびプロトコルと互換性がない。この制御回路は、３つの状態マシンによって実装される。１つ目はアービタ回路またはアービタ状態マシン（ＡＲＳＭ）であり、２つ目はＰＣＩターゲット状態マシン（ＰＴＳＭ）であり、３つ目はモジュール・バス状態マシン（ＭＢＳＭ）である。アービタ状態マシンは、カーネル・サブモジュールのモジュール・バスまたは周辺サブモジュールのＰＣＩバスのどちらが、モジュール・バス状態マシンおよびＰＣＩ状態マシンからの制御信号に応答してインタフェース回路の構成要素へのアクセス権を有するかを決定する。
ＰＣＩバス上の信号によって表されるＰＣＩプロトコルは、ＰＴＳＭによって解釈される。ＰＴＳＭの機能は、ＰＣＩバスから受信した信号を検出し、この信号がインタフェース回路のどの構成要素にアドレスされるか、またこの信号がいつ伝送されることになるかを決定する。さらに、ＰＴＳＭは、ＡＲＳＭおよびＭＢＳＭへの制御信号を生成する。
ＭＢＳＭは、そのモジュール・バスがアクセスを許されたインタフェース回路のレジスタの１つからの読取りまたはこれへの書込みをカーネル・サブモジュールが行うことができるようにする、モジュール・バス制御信号を生成する。ＭＢＳＭはまた、周辺サブモジュールがカーネル・サブモジュールのメモリへの、またはこれからのダイレクト・メモリ・アクセス動作を実行することができるようにするモジュール・バス制御信号も生成する。
したがって、本発明の目的は、分散型プロセス制御システムのオペレータ・ステーション・モジュールのインタフェース回路用の改良した制御回路を提供することである。
本発明のもう１つの目的は、複数の状態マシンを含む分散型プロセス制御システムのモジュールのインタフェース回路用の、改良した制御回路を提供することである。
【図面の簡単な説明】
本発明のその他の目的、特徴、および利点は、添付の図面に関連して述べた下記の本発明の好ましい実施形態の説明から容易に明らかになるであろうが、開示の新規概念の主旨および範囲を逸脱することなく変更および修正を加えることができる。
第１図は、本発明の制御回路を利用するインタフェース回路を含む、ユニバーサル・オペレータ・ステーション・モジュールを示すブロック図である。
第２図は、第１図の制御回路の主要な構成要素を示す、インタフェース回路のブロック図である。
第３図は、アービタ状態マシンの状態図である。
第４図は、モジュール・バス状態の状態図である。
第５図は、ＰＣＩターゲット状態マシンの状態図である。
好ましい実施形態の説明
本願の第１図は相互参照出願の第２図に対応し、本願の第２図は相互参照出願の第３図に対応することに留意されたい。この２つの出願の教示をより理解しやすくするために、１つの例外を除いて、本願の第１図および第２図の参照番号は相互参照出願の第２図および第３図のそれと同じである。
第１図を参照すると、モジュール５６は、カーネル・サブモジュール１６’がモジュール５６の周辺サブモジュール５９の構成要素と通信するためのインタフェース回路５８を含む。インタフェース回路５８とカーネル・サブモジュール１６’の間の接続は、モジュール・バス１８’を用いて行われ、インタフェース回路５８と周辺サブモジュール５９の構成要素との間の接続は周辺要素相互接続（ＰＣＩ）ローカル・バス６０を用いて行われる。ＰＣＩバスは多くの市販製品で使用されていることに留意されたい。ＰＣＩバス６０は、アドレス、データ、コマンド、およびバイト・レーン制御が多重化された単一の３２ビット・バスと、制御線および割込み線とからなる。モジュール・バス１８’は、３２ビットのデータ・バス１９’および２４ビットのアドレス・バス２０’の２つのバス、ならびに割込みおよび制御線からなる。
第２図は、モジュール５６のインタフェース回路５８のブロック図である。カーネル・サブモジュール１６’とインタフェース回路５８との間の通信は、データ・バス１９’、アドレス・バス２０’、ならびに適当な割込み線および制御線を含むモジュール・バス１８’を用いて行われる。インタフェース回路５８とモジュール５６の周辺サブモジュール５９の構成要素との間の通信は、ＰＣＩバス６０ならびに適当な割込み線および制御線を用いて行われる。
インタフェース回路５８の機能は、それ自体の信号プロトコルを有するＰＣＩバス６０からの信号を、モジュール・バス１８’の信号プロトコルに合った信号に変換すること、およびモジュール・バス１８’からの信号をＰＣＩバス６０の信号プロトコルにあった信号に変換することである。さらに、インタフェース回路５８は、モジュール５６が構成要素となっているプロセス制御システムが利用する通信プロトコルをサポートするために必要なハードウェア資源を実装する。好ましい実施形態では、プロセス制御システムは、Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．のＴＤＣ３０００である。モジュール・アドレス・バス２０’上のアドレスの範囲は、両サブモジュールのメモリまたはハードウェア構成要素中のデータのアドレス、すなわちオペランド、命令、コマンド、またはレジスタ・ブロック８３の制御レジスタの１つを規定する。例えば、アドレスの範囲の１つは、制御レジスタ２７’、２８’、または３０’のうち１つを選択するためのアドレスを含む。制御レジスタ２７’、２８’、および３０’はそれぞれ、プリンタ８４やディスク６２、ＣＲＴ８２などの周辺サブモジュール５９の構成要素の動作を制御するためにカーネル・サブモジュール１６’で使用される。
ＰＣＩプロトコル、より正確に言えばＰＣＩバス６０上の信号は、ＰＴＳＭ８５で解釈され、モジュール・バス・プロトコル、より正確に言えばカーネル・サブモジュール１６’からの制御信号は、ＭＢＳＭ８６で解釈される。ＦＲＡＭＥ、ＩＲＤＹ、Ｃ／ＢＥ［３．．０］などの制御信号は、例えばＳＣＳＩコントローラ６４など、ＰＣＩバス６０を介してデータが伝送されるときに信号がアドレスされるターゲットを通知する。ＰＴＳＭ８５の機能は、このような信号を検出し、どのような信号をＭＢＳＭ８６、ＡＲＳＭ９０に送信する必要があるか、またインタフェース・レジスタ８８のどれに送信する必要があるかを決定することである。さらにＰＴＳＭ８５は、ＰＣＩバス・プロトコルが必要とするＰＣＩ制御信号も生成する。ＰＴＳＭ８５は、それに加えられるＰＣＩクロック信号と同期して様々な状態に進む。ＰＣＩ状態マシン８５は、１つまたは複数のＰＣＩバス信号あるいはＭＢＳＭ８６からの制御信号を待機する間、ある状態で休止することもある。
ＡＲＳＭ９０は同期状態マシンであり、その状態図を第３図に示す。ＡＲＳＭ９０は、ＰＣＩバス６０またはモジュール・バス１８’のどちらのバスがインタフェース・レジスタ８８の１つへのアクセス権を有するかを決定する。インタフェース・レジスタ８８は、ローカル制御ネットワーク・プロセッサ（ＬＣＮＰ）レジスタ１１８およびデバッグ・ポート（ＤＰ）レジスタ１１９、レジスタ・ブロック８３の制御レジスタ２７’、２８’、および３０’、ならびにＰＣＩ構成スペース・レジスタ９４を含む。ＡＲＳＭ９０は、アドレス・バス９６およびデータ・バス９８へのＰＣＩのアクセスも制御する。モジュール・バス２０’は、レジスタ９４へのアクセス権もＰＣＩバス６０へのアクセス権も有さないことに留意されたい。ＰＣＩバス６０からレジスタ９４へのアクセスは、アービタ９０によっても制御される。
モジュール・バス状態マシン（ＭＢＳＭ）８６は同期１ホット状態マシンであり、その状態図を第４図に示す。ＭＢＳＭ８６は、デバッグ・ポート・レジスタ１１９のレジスタまたは制御レジスタ・ブロック８３の制御レジスタからの読取りまたはこれへの書込みをカーネル・サブモジュール１６’が行うことができるようにするＭＢＳＭ制御信号を生成する。ＭＢＳＭ８６は、カーネル・サブモジュール１６’のＤＲＡＭ２４’への、またはこれからのダイレクト・メモリ・アクセス（ＤＭＡ）動作を周辺サブモジュール５９が実行することができるようにするモジュール・バス制御信号を生成する。ＭＢＳＭ８６は、カーネル・サブモジュール１６’からインタフェース・レジスタ８８の任意の１つのレジスタへの全てのアクセスのタイミングを制御する。ＭＢＳＭ８６はまた、モジュール・バス２０’を介したＤＭＡサイクルのＤＲＡＭ２４’へのアクセスのタイミングも制御する。その結果として、インタフェース回路５８中で別個のＤＭＡ回路は不要となる。ＭＢＳＭ８６は、それに加えられるＰＣＩクロック信号と同期して様々な状態となり、また、モジュール・バス１６’、ＰＣＩ状態マシン８５、およびアービタ９０からの制御信号に依存して、次の状態に変化する、または所与の状態で休止する。ＭＢＳＭマシン８６は、ＰＣＩ割込み生成も制御する。
ＰＴＳＭ８５は同期１ホット状態マシンであり、その状態図を第５図に示す。ＰＴＳＭ８５は、それに加えられるＰＣＩアドレスを検査するための回路を含み、あるアドレスがＰＣＩ構成スペース・レジスタ９４の識別した範囲の１つにある場合には、制御信号ＰＣＩ＿ＲＥＱによってモジュール・バス２０’へのアクセス要求がＡＲＳＭ９０に発信される。モジュール・バス２０’はＡＲＳＭ９０によって制御され、ＰＣＩバス６０がカーネル・サブモジュール１６’の制御レジスタ８８、ＤＲＡＭ２４’、または状態レジスタへのアクセス権を有するときに、カーネル・サブモジュール１６’がインタフェース回路５８のインタフェース・レジスタ８８へのアクセス権を有し、レジスタ８８からデータを読み取る、またはこれにデータを書き込むことを防止する。ＭＢＳＭ８６はカーネル・サブモジュール１６’からインタフェース・レジスタ８８へのアクセスのタイミングを制御し、書込みまたは読取りサイクルが完了したときに、ＭＢＳＭ８６はモジュール・バス２０’の制御をカーネル・サブモジュール１６’のプロセッサ２２’に戻す。
インタフェース回路５８の任意のインタフェース・レジスタ８８またはカーネル・サブモジュール１６’のＤＲＡＭ２４’へのアクセス要求は、カーネル・サブモジュール１６’または周辺サブモジュール５９のどちらが、より簡潔に言えばＰＣＩバス６０またはモジュール・バス１８’のどちらが、この要求がオーバラップしたときにアクセス権を認可されることになるかを判断するＡＲＳＭ９０を介して送られる。この要求が同時に行われたときには、ＡＲＳＭ９０は、ＰＣＩバスにアクセス権を認可するようになっている。アクセス・サイクルは、ＰＴＳＭ８５がＡＲＳＭ９０への要求信号の伝送を引き起こす状態に入る、またはアドレス・デコード論理（ＡＤＬ）１０８がモジュール・バス２０’上の適当な範囲内のアドレスをデコードすることによって開始する。
第３図、第４図、および第５図はそれぞれ、アービタ状態マシン（ＡＲＳＭ）９０、モジュール・バス状態マシン（ＭＢＳＭ）８６、およびＰＣＩターゲット状態マシン（ＰＴＳＭ）８５の状態を示す状態図である。これらの図では、ＡＲＳＭ９０などの状態マシンの状態は、第３図の「ＩＤＬＥ」状態など、その円内に配置された、状態に対する名称または頭字語を有する円として示してある。ＰＣＩ＿ＧＮＴ状態にあるときにＡＲＳＭ９０が生成する制御信号は、その状態を表す円にリード線で接続された楕円中に配置される。例えば、ＡＲＳＭ制御信号ＰＣＩ＿ＧＮＴ＝ＴＲＵＥは、ＡＲＳＭ９０がＰＣＩ＿ＧＮＴ状態にあるときにこれによって生成される。ＡＲＳＭ９０は、ＰＣＩ＿ＲＥＱ制御信号がＡＲＳＭ９０に加えられている間、ＰＣＩ＿ＧＮＴ状態で休止する。これは、ある状態を規定する円と交差する先端に矢印の付いた弧で示す。制御信号の名称は、その付近に印刷してある。例えば、ＡＲＳＭ９０は、制御信号ＰＣＩ＿ＲＥＱがＰＴＳＭ８５からＡＲＳＭ９０に加えられている間、ＰＣＩ＿ＧＮＴ状態で休止する。
ＰＴＳＭ状態マシン（ＰＴＳＭ）８５は、インタフェース回路のレジスタ８８の１つまたはＤＲＡＭメモリ２４’と関連するＰＣＩアドレスがＰＴＳＭ８５のアドレス検査回路によって検出されたとき、このアドレスがＰＣＩバス６０上に存在するのに応答して要求信号（ＰＣＩ＿ＲＥＱ）を発行する。この信号ＰＣＩ＿ＲＥＱによって、ＡＲＳＭ９０はＩＤＬＥ状態からＲＥＱＵＥＳＴ ＢＵＳ状態に変化する。ＡＲＳＭ９０は、モジュール・バス１８’の制御線を介してモジュール・バス認可ＭＢＢＧＮＴ信号が受信されたときにこの状態から出、その時点でＰＣＩ＿ＧＮＴ状態に入る。信号ＰＣＩ＿ＲＥＱ要求信号が除去されるまで、この状態は保持される。ＰＣＩ＿ＧＮＴ状態は、その他２つの並行状態を開始させる。１つはＰＣＩ＿ＧＮＴＦＦ状態であり、この状態を使用して、以前のＰＣＩ＿ＧＮＴ状態の直後に別のＰＣＩ＿ＲＥＱ信号が発生した場合に、再度ＰＣＩ＿ＧＮＴ状態に入ることを防止する。これによりモジュール・バス１８’は、連続したＰＣＩアクセス・サイクルの間でアクセス権を得ることができる。もう１つの状態は、ＰＣＩバスからアクセスされるインタフェース回路５８の資源に依存して起こりうる４つの状態の１つである。第１の起こりうる状態は、ＰＣＩをＤＲＡＭ２４’のアクセスに認可するメモリ認可状態ＭＥＭＧＮＴである。ＰＣＩバス６０を介してアクセスされているアドレスが８００００−ＦＦＦＦＦ（１６進数）の範囲内にある場合に、このＡＲＳＭ９０の状態に入る。その場合には、アドレス・デコード論理回路（ＡＤＬ）１０８は、ＡＲＳＭ９０に伝送されるＡＤＬ制御信号ＰＣＩ ＴＯ ＤＲＡＭ ＤＥＣＯＤＥを生成する。第２の起こりうる状態は、ＰＣＩアクセスを制御レジスタ８３の１つに認可するレジスタ認可状態ＲＥＧＧＮＴである。ＰＣＩバス６０上のアドレスが４３０００−４５ＦＦＦ（１６進数）の範囲内にある場合に、ＡＲＳＭ９０はＲＥＧＧＮＴ状態に入り、ＡＤＬ１０８にＡＤＬ制御信号ＰＣＩ ＴＯ ＲＥＧ ＤＥＣＯＤＥを生成させる。第３のこのような状態は、ＰＣＩアクセスを、レジスタ・ブロック９２のＬＣＮＰ制御レジスタ１１８またはデバッグ・ポート・レジスタ１１９に認可する制御認可状態ＣＮＴＬＧＮＴである。アドレス・マルチプレクサ１１０からＡＤＬ１０８に加えられるＰＣＩアドレスがＥ０００−ＥＣ００の範囲、または５００００〜５０００４（１６進数）の範囲にある場合にＣＮＴＬＧＮＴ状態となり、これによりＡＤＬ１０８は、ＡＤＬ制御信号ＰＣＩ ＴＯ ＬＣＮＰ ＣＯＮＴＲＯＬ ＲＥＧＳ ＤＥＣＯＤＥ信号をＡＲＳＭ９０に印加する。第４の最後のこのような状態は、ＰＣＩバス６０が構成レジスタ９４にアクセスしている場合にＡＲＳＭが入る、構成認可状態ＣＦＧＧＮＴである。ＡＤＬ１０８に加えられるＰＣＩアドレスがレジスタ９４のアドレスである場合にＣＦＧＧＮＴ状態に入り、これによりＡＤＬ１０８は、ＡＤＬ制御信号ＰＣＩ ＴＯ ＣＯＮＦＩＧ ＲＥＧＩＳＴＥＲ ＤＥＣＯＤＥをＡＲＳＭ９０に印加する。これら４つの状態は相互に排他的である。任意の所望のＰＣＩサイクル中に、この４つの状態のうち１つのみに入ることになる。入った状態は、ＰＣＩ＿ＲＥＱ信号が除去されるまで保持される。
ＡＲＳＭ９０は、ＡＤＬ１０８からＭＯＤＢＵＳ要求信号を受信すると、ＰＣＩ＿ＲＥＱ信号がアクティブでなければＭＯＤＢＵＳ＿ＧＮＴ状態に入る。ＡＤＬ１０８は、ＡＤＬ１０８に加えられるアドレスがカーネル・サブモジュール１６’からのものであり、４３０００−４５ＦＦＦ（１６進数）の範囲内である場合には、ＭＯＤＢＵＳ ＲＥＱＵＥＳＴ制御信号を生成する。ＭＯＤＢＵＳ ＲＥＱＵＥＳＴおよびＰＣＩ＿ＲＥＱの制御信号が両方とも同時にアクティブとなる場合には、ＰＣＩ＿ＲＥＱが優先権を有し、ＭＯＤＢＵＳ＿ＧＮＴ状態には入らない。ＰＣＩ＿ＧＮＴＦＦがセット状態である場合には、ＰＣＩ＿ＧＮＴ状態には入らない。ＭＯＤＢＵＳ＿ＧＮＴ状態に入った場合には、すなわちＰＣＩ ＲＥＱ信号がない場合には、ＭＯＤＢＵＳ＿ＧＮＴ状態は同時にもう１つの状態、ＭＯＤＢＵＳ＿ＧＮＴＦＦを開始する。ＭＯＤＢＵＳ＿ＧＮＴＦＦ状態は、モジュール・バスのアクセス・サイクルの最後にＭＯＤＢＵＳ＿ＧＮＴ状態に入ることを防止する。これにより、連続したモジュール・バス・サイクル要求がある場合に、ＰＣＩアクセス・サイクルが可能となる。ＭＯＤＢＵＳ＿ＧＮＴ状態は、ＭＯＤＢＵＳ ＲＥＱＵＥＳＴ信号が除去されるまで保持される。
第４図を参照すると、モジュール・バス状態マシン（ＭＢＳＭ）８６は３つの制御パスを有する。第１のパスはＰＣＩからモジュール・バス（ＰＭＢ）へのパスである。カーネル・サブモジュール１６’のＤＲＡＭ２４’、あるいはインタフェース回路５８のレジスタ・ブロック８３のインタフェース制御レジスタ２７’、２８’、または３０’への任意のＰＣＩアクセスは、ＡＲＳＭ９０がＭＥＭＧＮＴまたはＲＥＧＧＮＴ状態であることによって示される。これらの状態からのＡＲＳＭ制御信号ＭＥＭＧＲＮＴ＝ＴＲＵＥまたはＲＥＧＧＮＴ＝ＴＲＵＥがＭＢＳＭ８６に加えられると、ＭＢＳＭ８６がそのＰＭパス上で始動する。第１の状態ＰＭＢＳ２では、モジュール認可確認信号（ＭＢＧＡＣＫ＝ＴＲＵＥ）がカーネル・サブモジュール１６’に伝送される。次いでＭＢＳＭ８６は、次のクロック信号で無条件でＰＭＢＳ３状態となる。この状態で、アドレス出力イネーブル制御信号ＡＤＤＯＥがアサートされる。ＰＣＩサイクルが書込みサイクルである（ＭＢＲＷがアサート解除（ｄｅａｓｓｅｒｔ）される）場合には、データ出力イネーブル信号ＤＡＴＡＯＥがアサートされる。ＡＤＤＯＥ信号は、アサートされたときに、アドレス信号をモジュール・アドレス・バス２０’に加える。データ出力イネーブル信号ＤＡＴＡＯＥは、ＰＣＩアクセス・サイクルが書込みサイクルであり、モジュール・バス読取り／書込み信号（ＭＢＲＷ）が書込みを意味する値になった場合に、アサートされる。次いでＭＢＳＭ８６は無条件でＰＭＢＳ４状態となり、この状態でアドレス・ストローブ信号ＭＢＢＡＳＴをアサートする。次いでＭＢＳＭ８６は無条件でＰＭＢＳ５状態に進み、この状態でモジュール・バス・エラー信号（ＭＢＢＥＲＲ）を受信する（この場合にはＰＭＢＳ８状態に進むことになる）、またはカーネル・サブモジュール１６’からモジュール・バス確認信号（ＭＢＤＡＣＫ＝ＦＡＬＳＥ）を受信するまで休止する。ＭＢＤＡＣＫ信号を受信すると、ＭＢＳＭ８６はＰＭＢＳ６状態に進む。ＭＢＳＭ８６がＰＭＢＳ６状態にある間、信号の変化はなく、これは１クロック時間遅延として使用される。次いでＭＢＳＭ８６はＰＭＢＳ７状態に進行する。ＭＢＳＭ８６がＰＭＢＳ７状態にある間もやはり信号の変化はなく、これは１クロック周期が第２時間だけ遅延し、その後ＭＢＳＭ８６はＰＭＢＳ８状態に移行する。ＰＢＳＭ８状態にあるＭＢＳＭ８６は、進行準備（ｒｅａｄｙ ｔｏ ｐｒｏｃｅｅｄ）信号ＲＥＡＤＹをＰＴＳＭ８５にアサートする。次いでＭＢＳＭ８６は無条件でＰＭＢＳ９状態に進み、この状態で信号ＭＢＢＡＳＴおよびＤＡＴＡＯＥがアサート解除される、すなわちＦＡＬＳＥとなり、その後無条件でＰＭＢＳ１０状態に進行する。ＰＭＢＳ１０状態で、信号ＡＤＤＯＥがアサート解除される。次いでＭＢＳＭ８６は無条件でＰＭＢＳ１１状態に進み、この状態で、ＰＴＳＭ８５が信号Ｔ４で表されるＴＵＲＮ＿ＡＲ状態に入るまで休止する。制御信号Ｔ４は、ＰＣＩバス６０がＰＣＩアクセス・サイクルの終了を確認したことを示す。制御信号Ｔ４がアサートされると、ＭＢＳＭ８６はＩＤＬＥ状態に戻り、この状態で信号ＭＢＧＢＡＣＫおよびＲＥＡＤＹがアサート解除される。
ＭＢＳＭ８６の第２の制御パスは、モジュール・バス１８’から、第４図ではＭＲとして識別されるブロック８３の制御レジスタの１つへのパスである。ＡＲＳＭ９０がＭＯＤＢＵＳ＿ＧＮＴ状態に入り、ＭＢＳＭ８６に加えられるＭＯＤＢＵＳ＿ＧＮＴ信号を生成したときに、ＭＲパスに入る。この信号を受信すると、ＭＢＳＭ８６はＭＲＳ１状態に進行する。この状態で、アクセス・サイクルがモジュール・バス読取りである（モジュール・バスの読取り／書込み信号ＭＢＲＷがアサートされる）、またはこのサイクルが割込み確認サイクルである（ＭＢＩＡＣＫがアサートされる）場合に、データ出力イネーブル信号（ＤＡＴＡＯＥ＝ＲＥＡＤ）がアサートされる。このサイクルが書込みである（ＭＢＲＷがアサート解除される）場合には、モジュール・バス書込みストローブ信号ＭＯＤ＿ＷＲＴＳＴＢがアサートされる。次の状態ＭＲＳ２には無条件で入る。この状態で、サイクルがモジュール・バス書込みである場合には、モジュール・バス書込みストローブ信号（ＭＯＤ＿ＷＲＴＳＴＢ）がアサートされる。次の状態ＭＲＳ３には無条件で入り、モジュール・バスデータ確認信号（ＭＢＤＡＣＫ）がアサートされる。ＭＢＳＭ８６は、１つの３状態が発生するまでこの状態で休止する。１つの状態はカーネル・サブモジュール１６’からのモジュール・バス・エラー信号ＭＢＢＥＲＲの受信であり、この場合にはＭＢＳＭ８６はＩＤＬＥ状態に戻る。モジュール・バス割込み確認信号ＭＢＩＡＣＫがアサートされた場合には、ＭＢＳＭ８６はＭＲＳ３状態のままとなる。そうでない場合には、モジュール・バス・スロット・アドレス・ストローブ信号ＭＢＳＡＳＴおよびモジュール・バス・アドレス・ストローブＭＢＢＡＳＴのアサーションについて試験を行う。これらの信号がともに真である場合には、ＭＢＳＭ８６はＭＲＳ３状態で休止する。これらの信号がともにアサート解除された、すなわち偽である場合には、ＭＢＳＭ８６はＭＲＳ４状態に進行し、この応対でデータ確認信号ＭＢＤＡＣＫがアサート解除される。次いでＭＢＳＭ８６は無条件でＩＤＬＥ状態に入り、この状態でデータ出力イネーブル信号ＤＡＴＡＯＥがアサート解除される。
ＭＢＳＭ８６の第３の制御パスは、ＰＣＩからＬＣＮＰ制御レジスタ１１８またはＰＣＩ構成レジスタ９４への、ＲＥＧパスである。ＡＲＳＭ９０が制御認可状態ＣＮＴＬＧＮＴまたは構成認可状態ＣＦＧＧＮＴに入ると、これらの状態からアサートされた制御信号によってＭＢＳＭ８６はＲＥＧパスに入る。このパスの第１の状態、ＲＥＧＳ１で、モジュール・バス認可確認（ＭＢＧＡＣＫ）信号がアサートされる。次のクロック信号を受信すると無条件でＲＥＧＳ２に入り、この状態でＲＥＡＤＹ信号がＰＴＳＭ８５にアサートされる。やはり無条件で入る次の状態ＲＥＧＳ３は、状態ＲＥＧＳ４と同様に１クロック時間遅延である。ＭＢＳＭ８５の状態ＲＥＧＳ５には無条件で入り、ＭＢＳＭ８６は、ＰＣＩ＿ＲＥＱおよびＭＢＧＮＴ信号がともにアサート解除されるまで、この状態で休止する。これが起こると、ＭＢＳＭ８６はＩＤＬＥ状態に戻り、信号ＲＥＡＤＹおよびＭＢＧＡＣＫはアサート解除される。
第５図を参照すると、ＰＴＳＭ８５は２タイプのアクセス・サイクル、つまり構成アクセスおよびメモリ・アクセスをサポートしている。構成アクセスは、ＰＣＩ仕様書Ｒｅｖ．２．０に規定されたＰＣＩ構成スペース・レジスタ９４からの読取りおよびこれへの書込みのためのものである。メモリ・アクセスは、ブロック８３またはブロック９２の任意のレジスタ、あるいはカーネル・サブモジュール１６’のＤＲＡＭ２４’からの読取りまたはこれへの書込みである。ＰＴＳＭ８５の状態の大部分は、構成アクセスおよびメモリ・アクセス両方によって共有される。トランザクション・タイプ、メモリ読取り／書込み、または構成読取り／書込みは、ＰＣＩアドレス・フェーズ中にインタフェース回路５８に与えられるＰＣＩコマンドをデコードするＰＴＳＭ８５によって決定される。
トランザクションの開始は、周辺サブモジュール５９による制御信号ＦＲＡＭＥがアサートされることによって通信され、これによりＰＴＳＭ８５はＩＤＬＥ状態からビジー状態Ｂ＿ＢＵＳＹに進む。ＰＴＳＭ８５は、下記の３つの事項のうち１つが起こるまでＢ＿ＢＵＳＹ状態で休止する。すなわち、トランザクションがＬＣＮＰおよびデバッグ・ポート・レジスタ９２、制御レジスタ８３（レジスタ２７’、２８’、および３０’）、またはカーネル・サブモジュール１６’のＤＲＡＭ２４’へのＰＣＩメモリ・アクセスとしてデコードされる、トランザクションがＰＴＳＭ８５をＩＤＬＥ状態に戻す別のＰＣＩエンティティを目標とする、あるいはトランザクションがＰＴＳＭ８５をＤＲＯＰ＿ＲＱ状態に進める、ＰＣＩ構成スペース・レジスタ９４への構成アクセスとしてデコードされる。ＤＲＯＰ＿ＲＥＱ状態に入ると、バス要求制御信号ＰＣＩ＿ＲＥＱがＡＲＳＭ９０に発行され、装置選択信号ＤＥＶＳＥＬ信号がＰＣＩバス６０上にアサートされ、インタフェース回路５８がアクセスを受容し、応答することを示す。ＰＴＳＭ８５は、ＰＴＳＭ８５をＸＦＥＲ状態に進める信号ＲＥＡＤＹ信号がＭＢＳＭ８６によって受信されるまで、ＤＲＯＰ＿ＲＥＱ状態で休止する。構成トランザクションが読取りである場合には、ＸＦＥＲ状態に入ると、ＰＴＳＭ制御信号ＴＲＤＹがＰＣＩバス６０上にアサートされ、インタフェース回路５８がデータを転送する準備ができたことを通信する。次いで、ＰＣＩインタフェース回路７２など、ＰＣＩバス６０に信号を伝送するまたはこれから信号を受信することを認可された周辺サブモジュール５９の構成要素であるマスタが制御信号ＩＲＤＹをアサートするまで、ＰＴＳＭ５８はＸＦＥＲ状態で休止し、その時点でデータが転送される。構成トランザクションが書込みである場合には、ＸＦＥＲ状態に入ると、ＰＴＳＭ８５は、そのトランザクションのＰＣＩマスタが信号ＩＲＤＹをアサートして、そのＰＣＩマスタがデータを転送する準備ができたことを通信するまで休止し、次いでＰＴＳＭ８５は制御信号ＴＲＤＹをアサートし、データが転送される。構成アクセスがマスタによるバースト試行（後述）でないものと仮定すると、ＩＲＤＹおよびＴＲＤＹが同時にアサートされると、ＰＴＳＭ８５はターン・アラウンド状態ＴＵＲＮ＿ＡＲに戻り、ＰＣＩマスタおよびＰＴＳＭ８５はそれぞれのＰＣＩ制御信号をアサート解除し、ＰＣＩバス６０のアドレスおよびデータ信号の駆動を停止する、すなわちアサート解除することができる（ＡＤ＿ＯＥ＝ＦＡＬＳＥ）。次いでＰＴＳＭ８５は無条件でＩＤＬＥ状態に進む。
インタフェース回路５８のレジスタ９２または制御レジスタ２７’、２８’、および３０’、あるいはカーネル・サブモジュール１６のＤＲＡＭ２４’へのメモリ・アクセスの場合には、ＰＴＳＭ８５をＩＤＬＥ状態からＢＵＳＹ状態に進める信号ＦＲＡＭＥのアサーションによってトランザクションの開始が通信される。トランザクションがメモリ・アクセスとしてデコードされたときに、ＰＴＳＭ８５はＳ＿ＤＡＴＡ状態に進む。Ｓ＿ＤＡＴＡ状態に入ると、バス要求信号ＰＣＩ＿ＲＥＱがＡＲＳＭ９０に発行され、装置選択信号ＤＥＶＳＥＬがＰＣＩバス６０上にアサートされ、インタフェース回路５８がアクセスを受容し、応答することを示す。ＰＴＳＭ８５は、ＲＥＡＤＹ信号をＭＢＳＭ８６から受信するまで、Ｓ＿ＤＡＴＡ状態で休止する。これによりＰＴＳＭ８５はＸＦＥＲ状態に進む。メモリ・トランザクションが読取りである場合には、ＸＦＥＲ状態に入ると、信号ＴＲＤＹがＰＣＩバス６０上にアサートされ、インタフェース回路がデータを転送する準備ができたことを通信する。次いでＰＴＳＭ５８は、マスタが信号ＩＲＤＹをアサートするまでＸＦＥＲ状態で休止し、その時点でデータが転送される。
メモリ・トランザクションが書込みである場合には、ＸＦＥＲ状態に入ると、ＰＴＳＭ８５は、そのトランザクションのＰＣＩマスタが制御信号ＩＲＤＹをアサートして、そのマスタがデータを転送する準備ができたことを通信するまで休止する。次いでＰＴＳＭ８５は信号ＴＲＤＹをアサートし、データが転送される。メモリ・アクセスがマスタによるバースト試行でないものと仮定すると、ＩＲＤＹおよびＴＲＤＹが同時にアサートされると、ＰＴＳＭ８５はＴＵＲＮ＿ＡＲ状態に進み、これによりマスタおよびＰＴＳＭ８５はそれぞれのＰＣＩ制御信号をアサート解除し、ＰＣＩバス６０のアドレスおよびデータ信号の駆動を停止することができる。次いでＰＴＳＭ８５は無条件でＩＤＬＥ状態に進む。
バーストはインタフェース回路５８によってサポートされていない。ＰＣＩマスタによってバーストが試行された場合には、ＰＴＳＭ８５は単一のデータ・フェーズ後にバースト試行を終了するようマスタに通信する（信号ＴＲＤＹおよびＩＲＤＹが両方ともアサートされているときにはこれらがデータ・フェーズを規定する）。マスタは、制御信号ＦＲＡＭＥを使用して、バースト試行を規定し、トランザクション中の最後のデータ・フェーズを通信する。制御信号ＦＲＡＭＥはこのようなトランザクション中の最後のデータ・フェーズの前にアサート解除される。したがって、あるデータ・フェーズ中に信号ＦＲＡＭＥがアサートされた場合には、マスタは別のデータ・フェーズを実行しようとする。データ・フェーズ中に信号ＦＲＡＭＥがアサートされない場合には、マスタはこのトランザクション中の最後のデータ・フェーズを扱う。ＰＴＳＭ８５は構成アクセスおよびメモリ・アクセスでＸＦＥＲ状態である間に制御信号ＦＲＡＭＥを検出し、バーストが試行されている場合には、ＰＣＩバス６０上にＳＴＯＰ制御信号をアサートするという形で応答する。ＳＴＯＰ制御信号はデータ転送中アサートされたままとなり、現在のデータ・フェーズ後にトランザクションを終了するようＰＣＩマスタに通信する。現在のデータ・フェーズが完了すると、ＰＴＳＭ８５はＸＦＥＲ状態からＷＡＩＴ状態に進み、制御信号ＦＲＡＭＥがアサート解除されるまでＷＡＩＴ状態で休止する。信号ＦＲＡＭＥがアサート解除されると、ＰＴＳＭはＴＵＲＮ＿ＡＲ状態に進む。これによりマスタおよびＰＴＳＭ８５はそれぞれのＰＣＩ制御信号をアサート解除し、ＰＣＩバス６０のアドレスおよびデータ信号の駆動を停止することができる。次いでＰＴＳＭ８５は無条件でＩＤＬＥ状態に進む。
カーネル・サブモジュール１６’またはインタフェース回路５８に重大な障害が発生した場合、あるいはアドレス・パリティ・エラーが検出された場合にＰＴＳＭ８５がＳ＿ＤＡＴＡまたはＤＲＯＰ＿ＲＱ状態であるときには、ＰＴＳＭ８５によってＰＣＩシステム・エラー信号ＳＥＲＲがアサートされる。パリティ生成および検査回路１１４によってデータ・パリティ・エラーが検出された場合にＰＴＳＭ８５がＩＤＬＥまたはＴＵＲＮ＿ＡＲ状態であるときには、ＰＴＳＭ８５によってＰＣＩパリティ・エラー信号ＰＥＲＲがアサートされる。
前述の内容から、本発明の範囲を逸脱することなく、好ましい実施形態に様々な修正を加えることができることは明らかであろう。
Claims (12)
- 分散型プロセス制御システムのモジュールのインタフェース回路用の制御回路であり、前記モジュールがカーネル・サブモジュール、周辺サブモジュール、およびインタフェース回路を含み、このインタフェース回路が入力データ・マルチプレクサおよびインタフェース・レジスタを含み、カーネル・サブモジュールがメモリ手段を有し、制御および割込み信号を生成し、ある構造およびプロトコルを有するモジュール・バスを介してインタフェース回路と通信し、周辺サブモジュールが制御および割込み信号を生成し、モジュール・バスと互換性のない構造およびプロトコルを有する第２バスを介してインタフェース回路と通信する制御回路であって、
Ａ）ＡＲＳＭ制御信号を生成するアービタ状態マシン（ＡＲＳＭ）手段と、ＭＢＳＭ制御信号を生成するモジュール・バス状態マシン（ＭＢＳＭ）手段と、ＳＢＳＭ制御信号を生成する第２バス・ターゲット状態マシン手段と、ＡＤＬ制御信号を生成するアドレス・デコード論理（ＡＤＬ）手段とを含み、
Ｂ）前記ＡＲＳＭ手段が、ＭＢＳＭ制御信号、ＳＢＳＭ制御信号、ＡＤＬ制御信号、カーネル・サブモジュールからの制御信号、および周辺サブモジュールからの制御信号に応答してＡＲＳＭ制御信号を生成し、そのＡＲＳＭ制御信号が、いつカーネル・サブモジュールがインタフェース・レジスタの１つへのアクセス権を有するか、あるいはいつ周辺サブモジュールがインタフェース・レジスタの１つまたはカーネル・サブモジュールのメモリ手段へのアクセス権を有するかを決定し、
Ｃ）ＭＢＳＭ手段が、ＡＲＳＭ制御信号、ＳＢＳＭ制御信号、およびカーネル・サブモジュールからの制御信号に応答してＭＢＳＭ制御信号を生成し、前記ＭＢＳＭ制御信号が、カーネル・サブモジュールがインタフェース回路のインタフェース・レジスタの１つへのアクセス権を有するときに、カーネル・サブモジュールがそれからの読取りまたはそれへの書込みを行うことを可能にする、あるいは周辺サブモジュールがインタフェース・レジスタへのアクセス権またはカーネル・サブモジュールのメモリ手段へのアクセス権を有するときに、周辺サブモジュールがインタフェース・レジスタの１つからの読取りもしくはそれへの書込み、またはカーネル・サブモジュールのメモリ手段からの読取りもしくはそれへの書込みを行うことを可能にし、また前記ＭＢＳＭ制御信号が、このようなアクセスのタイミングを制御し、周辺サブモジュールによって発生する割込みも制御し、
Ｄ）第２バス状態マシン手段が、ＡＲＳＭ制御信号、ＭＢＳＭ制御信号、および周辺サブモジュールからの制御信号に応答してＳＢＳＭ制御信号を生成し、前記ＳＢＳＭ制御信号が、そうすべきときに周辺サブモジュールがインタフェース回路のインタフェース・レジスタの１つからの読取りまたはこれへの書込み、あるいはカーネル・サブモジュールのメモリ手段からの読取りまたはこれへの書込みを行うことを可能にし、
Ｅ）ＡＤＬ手段が、カーネル・サブモジュールまたは周辺サブモジュールからのアドレス信号が入力アドレス・マルチプレクサを介してアドレス・デコード論理に伝送されるのに応答してＡＤＬ制御信号を生成し、前記ＡＤＬ制御信号が、それへのアクセス権を有するサブモジュールによってデータ信号が読み取られるまたは書き込まれるインタフェース回路のインタフェース・レジスタまたはカーネル・サブモジュールのメモリ手段を識別し、
Ｆ）第２バスが周辺構成要素相互接続ＰＣＩバスであり、第２バス状態マシンがＰＣＩターゲット状態マシン（ＰＴＳＭ）であり、ＳＢＳＭ制御信号がＰＴＳＭ制御信号である、
制御回路。 - ＡＲＳＭは、モジュール・バスがモジュール・バス要求（ＭＯＤＢＵＳ ＲＥＱＵＥＳＴ）制御信号がＡＤＬによって生成されるのに応答してインタフェース回路へのアクセス権を有すること、またはＰＣＩバスがＰＴＳＭからのＰＣＩバス要求（ＰＣＩ＿ＲＥＱ）信号に応答してインタフェース回路へのアクセス権を有することを決定し、かつ、ＭＯＤＢＵＳ要求信号およびＰＣＩ＿ＲＥＱ信号が両方とも同時にＡＲＳＭに印加された場合に、ＰＣＩバスにインタフェース回路へのアクセス権を認可する請求項１に記載の制御回路。
- インタフェース回路のインタフェース・レジスタが、制御レジスタ、ＰＣＩ構成スペース・レジスタ、およびＬＣＮＰ制御レジスタを含み、ＭＢＳＭが３つの制御パス、すなわちＰＣＩバスからモジュール・バスへのＰＭパス、モジュール・バスからインタフェース回路の制御レジスタの１つへのパスであるＭＲパス、およびＰＣＩバスから構成スペース・レジスタまたはＰＣＩ構成レジスタへのＲＥＧパスを有し、ＭＢＳＭが、メモリ認可（ＭＥＭＧＮＴ）またはレジスタ認可（ＲＥＧＧＮＴ）制御信号がＡＲＳＭによって生成されるのに応答してＰＭパスに入る請求項２に記載の制御回路。
- ＭＢＳＭが、モジュール・バス認可（ＭＯＤＢＵＳ＿ＧＮＴ）制御信号がＡＲＳＭによって生成されるのに応答してＭＲパスに入る請求項３に記載の制御回路。
- ＭＢＳＭが、制御認可（ＣＮＴＬＧＮＴ）制御信号または構成認可（ＣＮＦＦＧＮＴ）制御信号がＡＲＳＭによって生成されるのに応答してＲＥＧパスに入る請求項４に記載の制御回路。
- 分散型プロセス制御システムのモジュールのインタフェース回路用の制御回路であり、前記モジュールがカーネル・サブモジュール、周辺サブモジュール、およびインタフェース回路を含み、このインタフェース回路が入力データ・マルチプレクサおよびインタフェース・レジスタを含み、カーネル・サブモジュールがメモリ手段を有し、制御および割込み信号を生成し、また前記カーネル・サブモジュールが、ある構造およびプロトコルを有する、制御および割込み線を含むモジュール・バスを介してインタフェース回路と通信し、周辺サブモジュールが制御および割込み信号を生成し、ある構造およびプロトコルを有する、制御および割込み線を含む第２バスを介してインタフェース回路と通信し、この第２バスがモジュール・バスの構造およびプロトコルと互換性がない制御回路であって、
Ａ）ＭＢＳＭ制御信号を生成するモジュール・バス状態マシン（ＭＢＳＭ）手段と、ＡＲＳＭ制御信号を生成するアービタ状態マシン（ＡＲＳＭ）手段と、ＳＢＳＭ制御信号を生成する第２バス・ターゲット状態マシン手段（ＳＢＳＭ）と、ＡＤＬ制御信号を生成するアドレス・デコード論理（ＡＤＬ）手段とを含み、
Ｂ）前記ＳＢＳＭ制御信号が、カーネル・サブモジュールからの制御信号および割込み信号と、ＡＲＳＭ制御信号と、ＳＢＳＭ制御信号と、ＡＤＬ制御信号とに応答してＳＢＳＭ手段によって生成され、前記ＭＢＳＭ制御信号が、周辺サブモジュールによるインタフェース回路のインタフェース・レジスタまたはカーネル・サブモジュールのメモリ手段へのアクセスの時期を調整しかつアクセスを制御し、またカーネル・サブモジュールによるインタフェース回路のインタフェース・レジスタへのアクセスの時期を調整しかつアクセスを制御し、
Ｃ）前記ＳＢＳＭ制御信号が、周辺サブモジュールからの制御信号および割込み信号と、ＡＲＳＭ制御信号と、ＭＢＳＭ制御信号とに応答して生成され、前記ＳＢＳＭ制御信号が、第２バスと、周辺サブモジュールによるインタフェース回路へのアクセス要求とを調時および制御し、
Ｄ）前記ＡＲＳＭ制御信号が、ＭＢＳＭ制御信号、ＳＢＳＭ制御信号、およびＡＤＬ制御信号に応答して生成され、また前記ＡＲＳＭ制御信号が、周辺サブモジュールがインタフェース回路のインタフェース・レジスタまたはカーネル・サブモジュールのメモリ手段への排他アクセスを認可されるとき、およびカーネル・サブモジュールがインタフェース回路のインタフェース・レジスタへの排他アクセスを認可されるときを制御し、
Ｅ）前記アドレス・デコード論理回路手段が、アドレス・マルチプレクサによって前記アドレス・デコード論理回路手段にアドレス信号が加えられるのに応答してＡＤＬ制御信号を生成し、前記ＡＤＬ制御信号が、インタフェース回路へのアクセス権を有するサブモジュールから伝送される、またはこれに伝送されるデータ信号の源または宛先を制御し、
Ｆ）第２バスが周辺構成要素相互接続（ＰＣＩ）バスであり、第２バス状態マシンがＰＣＩターゲット状態マシン（ＰＴＳＭ）であり、ＳＢＳＭ制御信号がＰＴＳＭ制御信号である、
制御回路。 - ＡＲＳＭは、モジュール・バスがモジュール・バス要求（ＭＯＤＢＵＳ ＲＥＱＵＥＳＴ）制御信号がＡＤＬによって生成されるのに応答してインタフェース回路への排他アクセス権を有すること、またはＰＣＩバスがＰＴＳＭからのＰＣＩバス要求（ＰＣＩ＿ＲＥＱ）信号に応答してインタフェース回路への排他アクセス権を有することを決定し、かつ、ＭＯＤＢＵＳ要求信号およびＰＣＩ＿ＲＥＱ信号が両方とも同時にＡＲＳＭに印加された場合に、ＰＣＩバスにインタフェース回路へのアクセス権を認可する請求項６に記載の制御回路。
- ＰＣＩ＿ＲＥＱ制御信号がＡＲＳＭ手段に印加されない限り、モジュール・バスがインタフェース回路へのアクセス権を有する請求項７に記載の制御回路。
- インタフェース回路のインタフェース・レジスタが、制御レジスタ、ＰＣＩ構成スペース・レジスタ、およびＬＣＮＰ制御レジスタを含み、ＭＢＳＭが３つの制御パス、すなわちＰＣＩバスからモジュール・バスへのＰＭパス、モジュール・バスからインタフェース回路の制御レジスタの１つへのパスであるＭＲパス、およびＰＣＩバスから構成スペース・レジスタまたはＰＣＩ構成レジスタへのＲＥＧパスを有し、ＭＢＳＭが、メモリ認可（ＭＥＭＧＮＴ）またはレジスタ認可（ＲＥＧＧＮＴ）制御信号がＡＲＳＭによって生成されるのに応答してＰＭパスに入る請求項８に記載の制御回路。
- ＭＢＳＭが、モジュール・バス認可（ＭＯＤＢＵＳ＿ＧＮＴ）制御信号がＡＲＳＭによって生成されるのに応答してＭＲパスに入る請求項９に記載の制御回路。
- ＭＢＳＭが、制御認可（ＣＮＴＬＧＮＴ）制御信号または構成認可（ＣＮＦＦＧＮＴ）制御信号がＡＲＳＭによって生成されるのに応答してＲＥＧパスに入る請求項１０に記載の制御回路。
- ＡＲＳＭ手段が同期状態マシンであり、ＭＢＳＭ手段およびＰＴＳＭ手段が同期１ホット状態マシンである請求項１１に記載の制御回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/727,725 US5805844A (en) | 1996-10-07 | 1996-10-07 | Control circuit for an interface between a PCI bus and a module bus |
| US08/727,725 | 1996-10-07 | ||
| PCT/US1997/016119 WO1998015898A1 (en) | 1996-10-07 | 1997-09-19 | Bus interface control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001502088A JP2001502088A (ja) | 2001-02-13 |
| JP4274582B2 true JP4274582B2 (ja) | 2009-06-10 |
Family
ID=24923787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51752598A Expired - Lifetime JP4274582B2 (ja) | 1996-10-07 | 1997-09-19 | バス・インタフェース制御回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5805844A (ja) |
| EP (1) | EP0929866B1 (ja) |
| JP (1) | JP4274582B2 (ja) |
| CN (1) | CN1118761C (ja) |
| AU (1) | AU721685B2 (ja) |
| CA (1) | CA2266076C (ja) |
| DE (1) | DE69726302T2 (ja) |
| HK (1) | HK1023198A1 (ja) |
| WO (1) | WO1998015898A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178477B1 (en) * | 1997-10-09 | 2001-01-23 | Vlsi Technology, Inc. | Method and system for pseudo delayed transactions through a bridge to guarantee access to a shared resource |
| US6553439B1 (en) * | 1999-08-30 | 2003-04-22 | Intel Corporation | Remote configuration access for integrated circuit devices |
| WO2001035234A1 (en) * | 1999-11-05 | 2001-05-17 | Analog Devices, Inc. | Generic serial port architecture and system |
| US7392398B1 (en) * | 2000-06-05 | 2008-06-24 | Ati International Srl | Method and apparatus for protection of computer assets from unauthorized access |
| CN1307570C (zh) | 2001-01-31 | 2007-03-28 | 国际商业机器公司 | 控制数据处理系统间经由存储器的数据流的方法和装置 |
| US20030061431A1 (en) * | 2001-09-21 | 2003-03-27 | Intel Corporation | Multiple channel interface for communications between devices |
| JP4178809B2 (ja) * | 2002-02-21 | 2008-11-12 | ソニー株式会社 | 外部接続機器及びホスト機器 |
| TWI282513B (en) * | 2002-06-12 | 2007-06-11 | Mediatek Inc | A pre-fetch device of instruction for an embedded system |
| CN100353346C (zh) * | 2002-09-20 | 2007-12-05 | 联发科技股份有限公司 | 嵌入式系统及其指令预取装置和方法 |
| CN1299214C (zh) * | 2004-03-12 | 2007-02-07 | 南京大学 | 一种pci接口ad总线再复用的方法 |
| US7433987B2 (en) * | 2004-06-14 | 2008-10-07 | Honeywell International Inc. | Computer apparatus for interconnecting an industry standard computer to a proprietary backplane and its associated peripherals |
| CN1307571C (zh) * | 2004-11-26 | 2007-03-28 | 上海广电（集团）有限公司中央研究院 | 一种低速总线结构及其数据传输方法 |
| JP4654116B2 (ja) * | 2005-11-15 | 2011-03-16 | 株式会社日立産機システム | 計算機システム |
| CN100499557C (zh) * | 2007-06-18 | 2009-06-10 | 中兴通讯股份有限公司 | 一种寻址控制器件及使用该器件进行寻址的方法 |
| CN105024899B (zh) * | 2015-05-31 | 2018-05-29 | 大连理工计算机控制工程有限公司 | 一种支持Modbus和PPI协议复用的实时串行通信系统 |
| US10216669B2 (en) * | 2016-02-23 | 2019-02-26 | Honeywell International Inc. | Bus bridge for translating requests between a module bus and an axi bus |
| CN113760817B (zh) * | 2017-03-28 | 2024-05-24 | 上海山里智能科技有限公司 | 一种综合计算系统 |
| CN111737103A (zh) * | 2019-03-25 | 2020-10-02 | 阿里巴巴集团控股有限公司 | 一种包括调试单元的处理器和调试系统 |
| CN112559402B (zh) * | 2020-12-23 | 2021-11-26 | 广东高云半导体科技股份有限公司 | 一种基于fpga的pci从接口控制电路及fpga |
| CN112964120A (zh) * | 2021-03-16 | 2021-06-15 | 台嘉成都玻纤有限公司 | 成布热交换机改进方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341495A (en) * | 1991-10-04 | 1994-08-23 | Bull Hn Information Systems, Inc. | Bus controller having state machine for translating commands and controlling accesses from system bus to synchronous bus having different bus protocols |
| TW276312B (ja) * | 1992-10-20 | 1996-05-21 | Cirrlis Logic Inc | |
| US5386518A (en) * | 1993-02-12 | 1995-01-31 | Hughes Aircraft Company | Reconfigurable computer interface and method |
| US5664122A (en) * | 1993-11-12 | 1997-09-02 | Intel Corporation | Method and apparatus for sequencing buffers for fast transfer of data between buses |
| US5623697A (en) * | 1994-11-30 | 1997-04-22 | International Business Machines Corporation | Bridge between two buses of a computer system with a direct memory access controller having a high address extension and a high count extension |
-
1996
- 1996-10-07 US US08/727,725 patent/US5805844A/en not_active Expired - Lifetime
-
1997
- 1997-09-19 WO PCT/US1997/016119 patent/WO1998015898A1/en active IP Right Grant
- 1997-09-19 JP JP51752598A patent/JP4274582B2/ja not_active Expired - Lifetime
- 1997-09-19 EP EP97942433A patent/EP0929866B1/en not_active Expired - Lifetime
- 1997-09-19 DE DE69726302T patent/DE69726302T2/de not_active Expired - Lifetime
- 1997-09-19 CN CN97198626.6A patent/CN1118761C/zh not_active Expired - Fee Related
- 1997-09-19 AU AU44132/97A patent/AU721685B2/en not_active Ceased
- 1997-09-19 CA CA002266076A patent/CA2266076C/en not_active Expired - Fee Related
-
2000
- 2000-04-19 HK HK00102362A patent/HK1023198A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0929866B1 (en) | 2003-11-19 |
| DE69726302T2 (de) | 2004-09-09 |
| CN1232566A (zh) | 1999-10-20 |
| EP0929866A1 (en) | 1999-07-21 |
| JP2001502088A (ja) | 2001-02-13 |
| DE69726302D1 (de) | 2003-12-24 |
| CA2266076C (en) | 2006-01-31 |
| CN1118761C (zh) | 2003-08-20 |
| HK1023198A1 (en) | 2000-09-01 |
| AU721685B2 (en) | 2000-07-13 |
| AU4413297A (en) | 1998-05-05 |
| CA2266076A1 (en) | 1998-04-16 |
| WO1998015898A1 (en) | 1998-04-16 |
| US5805844A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4274582B2 (ja) | バス・インタフェース制御回路 | |
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| JP3838278B2 (ja) | コンピュータ・システムの２つのバス間のブリッジ回路 | |
| JP4194274B2 (ja) | クアド・ポンプ・バス・アーキテクチャおよびプロトコル | |
| US5125093A (en) | Interrupt control for multiprocessor computer system | |
| US5740376A (en) | Signaling protocol for a peripheral component interconnect | |
| US5724528A (en) | PCI/ISA bridge having an arrangement for responding to PCI address parity errors for internal PCI slaves in the PCI/ISA bridge | |
| US5388227A (en) | Transparent data bus sizing | |
| JPS63253459A (ja) | 高性能インターフェイスおよびその達成方法 | |
| US5774681A (en) | Method and apparatus for controlling a response timing of a target ready signal on a PCI bridge | |
| EP0508634B1 (en) | Memory access for data transfer within an I/O device | |
| US6598104B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| EP1091301B1 (en) | Method and apparatus for transmitting operation packets between functional modules of a processor | |
| US6490638B1 (en) | General purpose bus with programmable timing | |
| US5878239A (en) | Method and apparatus for processing a target retry from a PCI target device to an ISA master devise using a PCI/ISA bridge | |
| JP2001168917A (ja) | 付加的なポートを有する集積回路 | |
| US5850529A (en) | Method and apparatus for detecting a resource lock on a PCI bus | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| US5241628A (en) | Method wherein source arbitrates for bus using arbitration number of destination | |
| US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
| JPH1091568A (ja) | データ処理システムにおいてチップ選択可能な装置をアクセスする方法および装置 | |
| JPH0973429A (ja) | コンピュータシステム及びバス間制御回路 | |
| KR19980079674A (ko) | 캐시 스트리밍을 가능하게 하기 위한 방법 및 장치 | |
| KR0176075B1 (ko) | 주변소자연결 버스 응답 장치 | |
| US6032210A (en) | Method for maintaining bus ownership while bus mastering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |