JPH09321057A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH09321057A
JPH09321057A JP13671996A JP13671996A JPH09321057A JP H09321057 A JPH09321057 A JP H09321057A JP 13671996 A JP13671996 A JP 13671996A JP 13671996 A JP13671996 A JP 13671996A JP H09321057 A JPH09321057 A JP H09321057A
Authority
JP
Japan
Prior art keywords
oxide film
region
high frequency
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13671996A
Other languages
English (en)
Inventor
Naruhito Matsumoto
成仁 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13671996A priority Critical patent/JPH09321057A/ja
Publication of JPH09321057A publication Critical patent/JPH09321057A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 高周波トランジスタの寄生MOS容量の低減
化を行う。 【解決手段】 一導電型の半導体基板21と、前記半導
体基板21上に形成された一導電型のコレクタ層22
と、前記コレクタ層22にLOCOS酸化膜23によっ
て分離された素子領域内に形成された逆導電型のベース
領域24と、前記ベース領域24に形成された一導電型
のエミッタ領域25とを備え、前記LOCOS酸化膜2
3上にシリコン窒化膜26、及びシリコン酸化膜30が
形成され、前記LOCOS酸化膜23上に前記ベース領
域24、或いはエミッタ領域25と接続・延在されたボ
ンディング用の電極パッド29が形成されたことを特徴
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波半導体装置に
関し、特に寄生M0S容量を低減し高周波特性を向上さ
せた高周波半導体装置に好適したものである。
【0002】
【従来の技術】従来の高周波半導体装置は、例えば、図
5及び図6に示すように、N型半導体基板1上にコレク
タ層となるN型エピタキシャル層2が形成されている。
このエピタキシャル層2の表面の所定領域に素子領域を
特定するLOCOS酸化膜3が形成される。この素子領
域内のエピタキシャル層2にはボロンがイオン注入され
ベース領域4が形成され、このベース領域4に砒素を熱
拡散したエミッタ領域5が形成される。
【0003】ベース領域4はトランジスタの高周波化を
向上させることから浅く形成され、その浅い領域内に上
記のエミッタ領域5が形成されている。素子領域上には
酸化膜6が形成され、その酸化膜6には、ベースコンタ
クト孔、エミッタコンタクト孔が形成され、それぞれの
孔を介してベース領域とエミッタ領域と電気的に接続さ
れたベース電極7とエミッタ電極8が形成される。
【0004】両電極7、8から延在された各配線の先端
部はLOCOS酸化膜3上に配置され、その先端部がボ
ンディングパッド領域9となる。尚、ベースコンタクト
部分のベース領域4は抵抗を小さくするたに高濃度層1
0が埋め込まれている。
【0005】
【発明が解決しようとする課題】上述したように、従来
の高周波半導体装置では、ベース電極、エミッタ電極か
ら延在されたボンディングパッドがLOCOS酸化膜上
に形成配置されるために、コレクタ層と各配線、特にボ
ンディングパッド間に形成される寄生MOS容量によっ
て高周波特性が劣化するという問題がある。
【0006】かかる、問題は特に、コレクタ層とベース
側のボンディングパッド間に形成される寄生容量が起因
し、トランジスタの微細化を図り、高周波用のトランジ
スタを提供しても、上記の問題点を解消しない限り、高
周波特性の優れたトランジスタを実現することは困難で
ある。本発明は、上記の事情に鑑みて成されたものであ
り、コレクタ層と各ボンディングパッド間の寄生容量を
低減させた高周波特性の優れた高周波半導体装置を提供
する。
【0007】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、以下の構成を採用した。即ち、本発明
は、一導電型の半導体基板と、前記半導体基板上に形成
された一導電型のコレクタ層と、前記コレクタ層にLO
COS酸化膜によって分離された素子領域内に形成され
た逆導電型のベース領域と、前記ベース領域に形成され
た一導電型のエミッタ領域とを備え、前記LOCOS酸
化膜上にシリコン窒化膜、及びシリコン酸化膜が形成さ
れ、前記LOCOS酸化膜上に前記ベース領域、或いは
エミッタ領域と接続・延在されたボンディング用の電極
パッドが形成されたことを特徴としている。
【0008】また、前記素子領域表面から前記シリコン
酸化膜表面までの厚みが15000オングストローム以
内であることを特徴としている。上述した本発明の構成
によれば、ボンディング用電極パッドが形成されるLO
COS酸化膜上にシリコン窒化膜、及びシリコン酸化膜
を形成し、その上に電極パッドを配置することにより、
コレクタ層と電極パッドまでの絶縁層の膜厚を厚くでき
寄生容量を低減することができる。
【0009】
【発明の実施の形態】図1は本発明の高周波半導体装置
を示す断面図である。N+型の単結晶シリコン半導体基
板21上にエピタキシャル成長技術によりN-型のコレク
タ層となるエピタキシャル層22が形成される。その表
面は熱酸化され酸化膜が形成され、その酸化膜32を用
いてエピタキシャル層の表面が選択的に酸化され厚さ約
5000〜10000オングストロームのLOCOS酸
化膜23が形成される。そのLOCOS酸化膜23に囲
まれた領域は素子領域となり、その領域に素子が形成さ
れる。
【0010】その素子領域内のエピタキシャル層22内
にボロン等のP型の不純物が拡散され、高周波特性を向
上させるために浅いベース領域24が形成される。この
ベース領域24の周端部にはP+型のグラフトベース領
域31が形成され、寄生ベース抵抗の低減化が行われて
いる。さらに、ベース領域24内にはP型の不純物が拡
散されてエミッタ領域25が形成される。
【0011】素子領域及びLOCOS酸化膜23上には
パッシベーションとなる薄いシリコン窒化膜の第1の絶
縁膜26が形成され、素子領域上の第1の絶縁膜26に
はグラフトベース領域及びエミッタ領域を開口するため
のベースコンタクト孔及びエミッタコンタクト孔が形成
されている。両コンタクト孔の周辺部には薄い第1の絶
縁膜26が形成されている。この際、第1の絶縁膜26
の下層にはLOCOS酸化膜23を形成したときの酸化
膜32が形成されても良い。
【0012】本発明の特徴とするところは、LOCOS
酸化膜23上に形成された第1の絶縁膜26上にシリコ
ン酸化膜の第2の絶縁膜30を形成するところにある。
この第2の絶縁膜30は、コレクタ層22とLOCOS
酸化膜23上に形成されるボンディングパッド電極29
間に形成される寄生MOS容量の低減を目的とするため
に、その膜厚は約3000〜12000オングストロー
ム程度の膜厚が必要である。
【0013】第2の絶縁膜30は素子形成領域上にも形
成しても良いが、第2の絶縁膜30の膜厚は上記したよ
うに厚いために微細パターンで高周波特性を向上させる
場合には、素子領域上に厚い酸化膜を残存させることは
好ましくないため、第2の絶縁膜30はLOCOS酸化
膜23上に選択的に形成することが良い。従って、LO
COS酸化膜23上のみに薄いシリコン窒化膜の第1の
絶縁膜26と厚いシリコン酸化膜の第2の絶縁膜30と
の2層の酸化膜が積層されることになる。
【0014】さらに、第2の絶縁膜30はCVD法によ
って堆積されるために、素子領域に素子を形成する前に
第1の絶縁膜26上に形成する必要がある。即ち、素子
形成後に選択的にLOCOS酸化膜23上に形成する場
合、シリコン酸化膜の膜質を安定化させる必要性からC
VDによる堆積時の温度を約900℃としなければなら
ず、ベース領域、エミッタ領域の拡散が進行し、浅いベ
ース領域、エミッタ領域とはならず、高周波用には不適
合なものとなる。従って、 LOCOS酸化膜23上に
形成するシリコン酸化膜の第2の絶縁膜30は素子形成
前に形成しておく必要がある。
【0015】このLOCOS酸化膜23上、即ち、第2
の絶縁膜30上にはベースコンタクト孔、エミッタコン
タクト孔に形成されたアルミニウム等の金属よりなるベ
ース電極27、エミッタ電極28から延在されたボンデ
ィング用のパッド電極29が形成される。第2の絶縁膜
30は上記したように、コレクタ層22とボンディング
パッド電極29間に形成される寄生MOS容量を低減す
るために形成されるものであり、寄生容量を低減化する
には第2の絶縁膜30の厚みを大きくすればするほど寄
生容量は小さくなり高周波特性の改善には適合する。し
かし、第2の絶縁膜30の膜厚を厚くしすぎるとベース
電極27、エミッタ電極28とボンディングパッド電極
29間の配線が断線する不具合が生じる恐れがあり、第
2の絶縁膜30の厚みは上記したように3000〜12
000オングストロームの範囲が好ましい。
【0016】さらに、述べると、第2の絶縁膜30の膜
厚は3000から12000オングストロームであり、
且つ、エピタキシャル層22の表面から第2の絶縁膜3
0表面までの厚み(t)が15000オングストローム
以下が好ましい。厚み(t)が15000オングストロ
ーム以上になると、上記した配線の断線による問題と、
更に、素子領域とLOCOS酸化膜23上の第2の絶縁
膜30との段差が大きくなりすぎ、素子領域上に形成さ
れるレジスト膜の膜厚が厚くなり、素子領域に素子形成
時に使用するレジスト膜の解像性が低下し工程不良等の
問題がある。
【0017】かかる問題は、素子領域の面積を大きくす
ること、或いは微細パターンを緩和することにより、素
子領域上のレジスト膜の厚みを薄くすることはできるも
のの、素子領域の面積を大きくすること、パターンの非
微細化はチップサイズの大型化になるとともに、高周波
特性を向上させることができないという問題がある。高
周波特性の優れた超高周波トランジスタを実現するには
チップサイズを小さくし且つ微細パターンで各素子を形
成する必要があることから、厚み(t)は15000オ
ングストローム以下にすることが好ましい。
【0018】また、LOCOS酸化膜23上に形成され
た第2の絶縁膜30の終端部はテーパー形状に形成され
ており、ベース電極27配線及びエミッタ電極28配線
が断線することはない。シリコン酸化膜の第2の絶縁膜
30の下層にはシリコン窒化膜の第1の絶縁膜26が形
成されているために第2の絶縁膜のエッチング時にLO
COS酸化膜23がエッチングされることはない。
【0019】本発明は、ベース領域、エミッタ領域が浅
く形成された高周波用のトランジスタに有効であり、従
って、素子領域に形成される素子のパターン形状は上記
のように、ベース領域、エミッタ領域が浅いものであれ
ば任意の形状であっても良い。図3、及び図4は、本発
明の構成の高周波半導体装置と従来の構成の高周波半導
体装置との高周波Gainと出力容量の特性を表した特
性図である。図3及び図4から明らかなように、本発明
の高周波半導体装置は出力容量が従来の半導体装置より
も低減されていることが判る。また、高周波Gainで
も従来の半導体装置よりも特性が向上していることは明
らかであり、本発明の高周波半導体装置の構成によれ
ば、従来よりの高周波特性の優れた超高周波半導体装置
を実現することができた。
【0020】
【発明の効果】以上に詳述したように、本発明の構成に
よれば、ボンディング用電極パッドが形成されるLOC
OS酸化膜上にシリコン窒化膜の第1の絶縁膜、及びシ
リコン酸化膜の第2の絶縁膜を形成し、その上に電極パ
ッドを配置することにより、コレクタ層と電極パッドま
での絶縁層の膜厚を厚くでき寄生容量を低減することが
でき、高周波特性の優れた高周波半導体装置を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明の高周波半導体装置を示す断面図。
【図2】本発明の高周波半導体装置を示す断面図。
【図3】本発明の高周波半導体装置の特性を示す図。
【図4】本発明の高周波半導体装置の特性を示す図。
【図5】従来の高周波半導体装置を示す断面図。
【図6】従来の高周波半導体装置を示す断面図。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一導電型の半導体基板と、前記半導体基
    板上に形成された一導電型のコレクタ層と、前記コレク
    タ層にLOCOS酸化膜によって分離された素子領域内
    に形成された逆導電型のベース領域と、前記ベース領域
    に形成された一導電型のエミッタ領域とを備え、前記L
    OCOS酸化膜上にシリコン窒化膜、及びシリコン酸化
    膜が形成され、前記LOCOS酸化膜上に前記ベース領
    域、或いはエミッタ領域と接続・延在されたボンディン
    グ用の電極パッドが形成されたことを特徴とする高周波
    半導体装置。
  2. 【請求項2】 前記素子領域表面から前記シリコン酸化
    膜表面までの厚みが15000オングストローム以内で
    あることを特徴とする請求項1記載の高周波半導体装
    置。
JP13671996A 1996-05-30 1996-05-30 高周波半導体装置 Pending JPH09321057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13671996A JPH09321057A (ja) 1996-05-30 1996-05-30 高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13671996A JPH09321057A (ja) 1996-05-30 1996-05-30 高周波半導体装置

Publications (1)

Publication Number Publication Date
JPH09321057A true JPH09321057A (ja) 1997-12-12

Family

ID=15181901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13671996A Pending JPH09321057A (ja) 1996-05-30 1996-05-30 高周波半導体装置

Country Status (1)

Country Link
JP (1) JPH09321057A (ja)

Similar Documents

Publication Publication Date Title
US5915179A (en) Semiconductor device and method of manufacturing the same
US4870475A (en) Semiconductor device and method of manufacturing the same
JP2002319658A (ja) 半導体装置
US5254491A (en) Method of making a semiconductor device having improved frequency response
JPS6159852A (ja) 半導体装置の製造方法
US4884116A (en) Double diffused mosfet with potential biases
JPH09148587A (ja) 半導体装置
JPH03222336A (ja) 半導体装置の製造方法
JPH09270515A (ja) 半導体装置
US5059547A (en) Method of manufacturing double diffused mosfet with potential biases
JPH05102291A (ja) 半導体装置およびその製造方法
KR100366896B1 (ko) 반도체 장치
EP0646960B1 (en) Semiconductor device with a semiconductor element provided in a mesa structure
JPH09321057A (ja) 高周波半導体装置
JPH09289304A (ja) 半導体装置
JPH104100A (ja) 電子部品
JPS58197882A (ja) 半導体装置の製造方法
JP3133425B2 (ja) 半導体装置及びその製造方法
JP2737654B2 (ja) 集積回路の製造方法
JPS62139355A (ja) 半導体装置
JPS63133662A (ja) 半導体装置の製造方法
JPH05206157A (ja) バイポーラトランジスタとその製造方法およびバイポーラトランジスタとmosトランジスタとを搭載した半導体装置とその製造方法
JPH03155659A (ja) 半導体装置
JPH04268737A (ja) 半導体装置
JPH02265247A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330