JPH09320995A - 本体内に含まれた電子装置の分離方法 - Google Patents
本体内に含まれた電子装置の分離方法Info
- Publication number
- JPH09320995A JPH09320995A JP9022978A JP2297897A JPH09320995A JP H09320995 A JPH09320995 A JP H09320995A JP 9022978 A JP9022978 A JP 9022978A JP 2297897 A JP2297897 A JP 2297897A JP H09320995 A JPH09320995 A JP H09320995A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- protective layer
- layer
- semiconductor wafer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体本体内に含まれた電子装置
の簡単で廉価の分離方法を提供することを目的とする。 【解決手段】 半導体本体1 の表面に設けられ、保護層
5 によって覆われている電子装置4 を分離するために、
隣接した電子装置4 の間の分離領域6 の上方の保護層5
に開口部7 が設けられ、本体1 の材料は分離領域6 にお
いて開口部7 から除去を開始され、電子装置4 は少なく
とも材料除去処理中に本体1 のものとは異なる材料除去
特性を有する領域8 によって本体1 内で限定されている
ことを特徴とする。
の簡単で廉価の分離方法を提供することを目的とする。 【解決手段】 半導体本体1 の表面に設けられ、保護層
5 によって覆われている電子装置4 を分離するために、
隣接した電子装置4 の間の分離領域6 の上方の保護層5
に開口部7 が設けられ、本体1 の材料は分離領域6 にお
いて開口部7 から除去を開始され、電子装置4 は少なく
とも材料除去処理中に本体1 のものとは異なる材料除去
特性を有する領域8 によって本体1 内で限定されている
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、本体中で本体の１
表面において設けられ、保護層によって覆われた電子装
置の分離方法に関する。
表面において設けられ、保護層によって覆われた電子装
置の分離方法に関する。
【０００２】
【従来の技術】そのような電子装置は例えば半導体ウエ
ハ中に形成された装置であり、特にＩＣ（集積回路）、
ディスクリートな装置、感知素子、表示素子、抵抗器、
あるいは酸化アルミニウム等の上の導電路等である。実
際に、そのような電子装置は、一般的に本体を薄くする
ことによって分離され、その後、のこぎりでさいの目状
に切断される。そのような方法は、機械的ストレスのた
めに本体に亀裂が生じ、結果的に電子装置が損傷される
という欠点を有している。従って、そのような方法は比
較的複雑であり、コストが高くつく。
ハ中に形成された装置であり、特にＩＣ（集積回路）、
ディスクリートな装置、感知素子、表示素子、抵抗器、
あるいは酸化アルミニウム等の上の導電路等である。実
際に、そのような電子装置は、一般的に本体を薄くする
ことによって分離され、その後、のこぎりでさいの目状
に切断される。そのような方法は、機械的ストレスのた
めに本体に亀裂が生じ、結果的に電子装置が損傷される
という欠点を有している。従って、そのような方法は比
較的複雑であり、コストが高くつく。
【０００３】さらに、本体は、処理中に十分な強度を有
するために十分に厚くなければならない。これは半導体
技術において特に問題であり、それは、ここでは大きい
直径の半導体ウエハが望ましく、処理のためにはそれに
対応する大きい厚さも有さなければならないからであ
る。結果的に、電子装置の所望された特性は得るためで
はなく強度を確実にするためだけにウエハ材料のかなり
の部分が必要とされる。
するために十分に厚くなければならない。これは半導体
技術において特に問題であり、それは、ここでは大きい
直径の半導体ウエハが望ましく、処理のためにはそれに
対応する大きい厚さも有さなければならないからであ
る。結果的に、電子装置の所望された特性は得るためで
はなく強度を確実にするためだけにウエハ材料のかなり
の部分が必要とされる。
【０００４】
【発明が解決しようとする課題】本発明の目的は、本体
内に含まれた電子装置のより簡単で廉価の分離方法を提
供することである。
内に含まれた電子装置のより簡単で廉価の分離方法を提
供することである。
【０００５】
【課題を解決するための手段】この目的は、隣接した電
子装置間の分離領域の上方の保護層に開口部が設けら
れ、分離領域において本体材料の除去が開口部から開始
され、電子装置が少なくとも材料除去処理の期間中に本
体のものとは異なる材料除去特性を有する各領域によっ
て本体内で限定されるような方法によって達成される。
子装置間の分離領域の上方の保護層に開口部が設けら
れ、分離領域において本体材料の除去が開口部から開始
され、電子装置が少なくとも材料除去処理の期間中に本
体のものとは異なる材料除去特性を有する各領域によっ
て本体内で限定されるような方法によって達成される。
【０００６】電子装置を囲んでいる各領域の材料除去特
性は、これらの領域における材料が本体の材料よりも速
くあるいは遅く除去されるように選択される。これらの
領域における除去速度が遅い場合、電子装置を囲んでい
る領域間の本体の材料はより速く開口部から除去が開始
され、それによって、電子装置は装置を囲んでいる各領
域の一部分と共に、あるいは各領域全体と共に本体から
分離される。電子装置を囲んでいる各領域における材料
除去の速度が本体におけるものよりも速くなるように選
択された場合、電子装置は、電子装置と各領域との間に
ある本体の材料の一部分と共に本体から分離される。
性は、これらの領域における材料が本体の材料よりも速
くあるいは遅く除去されるように選択される。これらの
領域における除去速度が遅い場合、電子装置を囲んでい
る領域間の本体の材料はより速く開口部から除去が開始
され、それによって、電子装置は装置を囲んでいる各領
域の一部分と共に、あるいは各領域全体と共に本体から
分離される。電子装置を囲んでいる各領域における材料
除去の速度が本体におけるものよりも速くなるように選
択された場合、電子装置は、電子装置と各領域との間に
ある本体の材料の一部分と共に本体から分離される。
【０００７】本発明の方法によって、電子装置は、簡単
な方法で本体から分離されることができ、それは本体の
表面から開始される。上述の方法で本体の材料を除去す
ることによって、電子装置を互いから分離し、かつ本体
から分離することが同時に行われる。本体を薄くするこ
とはもはや必要とされず、それによって、処理の複雑さ
を減少することができ、また、材料が節約される。ま
た、この方法によって、残りの本体を電子装置が再び形
成されることのできる新しい本体に形成することができ
る。従って、本体を有効な方法で使用することができ
る。半導体ウエハの材料が非常に高価である場合に、こ
れは特に半導体技術において有効である。
な方法で本体から分離されることができ、それは本体の
表面から開始される。上述の方法で本体の材料を除去す
ることによって、電子装置を互いから分離し、かつ本体
から分離することが同時に行われる。本体を薄くするこ
とはもはや必要とされず、それによって、処理の複雑さ
を減少することができ、また、材料が節約される。ま
た、この方法によって、残りの本体を電子装置が再び形
成されることのできる新しい本体に形成することができ
る。従って、本体を有効な方法で使用することができ
る。半導体ウエハの材料が非常に高価である場合に、こ
れは特に半導体技術において有効である。
【０００８】本発明は特に、電子装置が既に保護層で覆
われている場合に有効である。非常に多数の電子装置の
場合において、そのような保護層は、先行の製造ステッ
プにおいて堆積される。多数の構成において、隣接した
電子装置間の保護層において必要とされる開口部が既に
存在していることもある。そのような場合において、本
体の材料は、保護層における開口部から開始して本体の
表面から直接除去されることができ、それによって電子
装置が本体から分離される。本発明による方法は特に簡
単で時間を節約するものであり、コストも低い。しかし
ながら、本発明による方法は、本体全体を覆う保護層が
堆積されている場合でも使用されることができる。その
ような場合、さらにパターン化処理を行うことによって
隣接した電子装置間に開口部が形成されなければならな
い。保護層はまた、開口部を有している電子装置を含ん
でいる本体の表面上に付加的な層として堆積されてもよ
く、それによって、材料の除去は表面から開始されるこ
とができる。
われている場合に有効である。非常に多数の電子装置の
場合において、そのような保護層は、先行の製造ステッ
プにおいて堆積される。多数の構成において、隣接した
電子装置間の保護層において必要とされる開口部が既に
存在していることもある。そのような場合において、本
体の材料は、保護層における開口部から開始して本体の
表面から直接除去されることができ、それによって電子
装置が本体から分離される。本発明による方法は特に簡
単で時間を節約するものであり、コストも低い。しかし
ながら、本発明による方法は、本体全体を覆う保護層が
堆積されている場合でも使用されることができる。その
ような場合、さらにパターン化処理を行うことによって
隣接した電子装置間に開口部が形成されなければならな
い。保護層はまた、開口部を有している電子装置を含ん
でいる本体の表面上に付加的な層として堆積されてもよ
く、それによって、材料の除去は表面から開始されるこ
とができる。
【０００９】本発明による方法の好ましい実施形態にお
いて、電子装置は、本体の前部および後部上に設けられ
ている。そのような場合、電子装置は、両側で同時に本
体から分離されることができ、すなわち、本体の前部お
よび後部上において互いに対向して位置された２個の電
子装置を別々に分離する必要がない。そのような方法
は、（本体の前部および後部からの）隣接した２対の装
置が従来の技術を使用して分離された場合に必要とされ
る。そのような対の装置の分離は高価であり、その理由
は、各対を個別に扱い、整列させ、別個に処理しなけれ
ばならないからである。半導体技術等における多数のア
プリケーションにおいて、それはかなりの技術的な複雑
さを含む。さらに、本発明によれば、本体の前部および
後部における電子装置は互いに完全に独立しており、そ
れによって、例えば本体の前部および後部上に異なる装
置を設けることができる。さらに、本体の前部の装置の
寸法が後部の装置の寸法と異ならせることもできる。
いて、電子装置は、本体の前部および後部上に設けられ
ている。そのような場合、電子装置は、両側で同時に本
体から分離されることができ、すなわち、本体の前部お
よび後部上において互いに対向して位置された２個の電
子装置を別々に分離する必要がない。そのような方法
は、（本体の前部および後部からの）隣接した２対の装
置が従来の技術を使用して分離された場合に必要とされ
る。そのような対の装置の分離は高価であり、その理由
は、各対を個別に扱い、整列させ、別個に処理しなけれ
ばならないからである。半導体技術等における多数のア
プリケーションにおいて、それはかなりの技術的な複雑
さを含む。さらに、本発明によれば、本体の前部および
後部における電子装置は互いに完全に独立しており、そ
れによって、例えば本体の前部および後部上に異なる装
置を設けることができる。さらに、本体の前部の装置の
寸法が後部の装置の寸法と異ならせることもできる。
【００１０】本発明の好ましい実施形態において、本体
の材料はエッチングによって除去される。プラズマエッ
チングは特に有効であり、その理由は、それによって装
置の分離を短時間で行うことができるからである。しか
しながら、その他の状況に応じて、湿式エッチング等の
別の材料除去技術が有効であることもある。本体の材料
は、本質的に等方性に除去されると都合がよい。これに
よって本体からの電子装置の分離が本体の表面に平行な
方向において十分に強いものであることが確実にされ、
結果的に、本体からの装置の分離が本体の表面から短い
距離で可能となる。
の材料はエッチングによって除去される。プラズマエッ
チングは特に有効であり、その理由は、それによって装
置の分離を短時間で行うことができるからである。しか
しながら、その他の状況に応じて、湿式エッチング等の
別の材料除去技術が有効であることもある。本体の材料
は、本質的に等方性に除去されると都合がよい。これに
よって本体からの電子装置の分離が本体の表面に平行な
方向において十分に強いものであることが確実にされ、
結果的に、本体からの装置の分離が本体の表面から短い
距離で可能となる。
【００１１】本発明の別の好ましい実施形態において、
保護層の材料は、本体の材料よりも実質的に低いエッチ
ング速度を有している。これによって、保護層のほんの
僅かの部分だけが本体からの電子装置の分離の期間中に
除去され、結果的に、保護層の大部分が保持され、電子
装置の保護に使用されることができる。
保護層の材料は、本体の材料よりも実質的に低いエッチ
ング速度を有している。これによって、保護層のほんの
僅かの部分だけが本体からの電子装置の分離の期間中に
除去され、結果的に、保護層の大部分が保持され、電子
装置の保護に使用されることができる。
【００１２】本発明の別の好ましい実施形態において、
電子装置を限定する各領域が電位差によって形成され
る。これは特に電子装置が湿式エッチングによって本体
から分離された場合に有効であり、その理由は、電圧を
与えることによって本体のものとは異なる材料除去特性
を有する領域が生成されるからである。この実施形態に
おいて、この領域を形成するための物理的作用は本体に
おいて必要とされない。電位差によって生じた電位の勾
配を適切に選択することによって、領域における材料が
本体の材料よりも速く除去されるか遅く除去されるかを
決定することができる。電位差はまた、必要であるなら
ば外部電位に接続される例えばｐｎ接合等によって形成
されることもある。
電子装置を限定する各領域が電位差によって形成され
る。これは特に電子装置が湿式エッチングによって本体
から分離された場合に有効であり、その理由は、電圧を
与えることによって本体のものとは異なる材料除去特性
を有する領域が生成されるからである。この実施形態に
おいて、この領域を形成するための物理的作用は本体に
おいて必要とされない。電位差によって生じた電位の勾
配を適切に選択することによって、領域における材料が
本体の材料よりも速く除去されるか遅く除去されるかを
決定することができる。電位差はまた、必要であるなら
ば外部電位に接続される例えばｐｎ接合等によって形成
されることもある。
【００１３】本発明のさらに別の好ましい実施形態にお
いて、電子装置を限定する各領域は、本体の材料のもの
とは異なるエッチング速度を有している遅延層である。
この場合、本体はシリコンウエハであり、遅延層はシリ
コンと１以上の別の化学成分を含んでいる。特に、酸化
シリコン、窒化シリコン、シリコン合金、ドープされた
シリコン等のシリコン化合物が遅延層のために使用され
る。
いて、電子装置を限定する各領域は、本体の材料のもの
とは異なるエッチング速度を有している遅延層である。
この場合、本体はシリコンウエハであり、遅延層はシリ
コンと１以上の別の化学成分を含んでいる。特に、酸化
シリコン、窒化シリコン、シリコン合金、ドープされた
シリコン等のシリコン化合物が遅延層のために使用され
る。
【００１４】本発明のさらに別の好ましい実施形態にお
いて、各遅延層は、ＳＯＩ（シリコン・オン・絶縁体）
構造を有する電子装置の隔離層である。そのようなＳＯ
Ｉ構造において、絶縁層は必然的に装置に含まれている
ので、付加的な遅延層を形成する必要はない。
いて、各遅延層は、ＳＯＩ（シリコン・オン・絶縁体）
構造を有する電子装置の隔離層である。そのようなＳＯ
Ｉ構造において、絶縁層は必然的に装置に含まれている
ので、付加的な遅延層を形成する必要はない。
【００１５】以下、本発明は、添付図面に関してより詳
細に説明される。
細に説明される。
【００１６】
【発明の実施の形態】本発明は、電子装置を有する半導
体ウエハの実施形態を参照にして説明される。
体ウエハの実施形態を参照にして説明される。
【００１７】図１は、半導体ウエハ1 の一部分の断面図
である。電子装置4 は、半導体ウエハ1 の前部2 および
後部3 の上に設けられており、それらは前部2 上に４
個、後部3 上に４個示されている。電子装置4 は保護層
5 によって覆われている。電子装置4 の間において、分
離領域6 が半導体ウエハ1 に設けられている。分離領域
6 は、電子装置4 が互いからあるいは半導体ウエハ1 か
ら分離されるために存在しなくてはならないものであ
る。保護層5 において、開口部7 が分離領域6 の上方に
設けられている。半導体ウエハ1 内において、各電子装
置4 はそれぞれの遅延層8 によって取囲まれている。各
電子装置4 とそれぞれの遅延層8 との間には、半導体ウ
エハ1 の材料の中間領域9 が設けられている。中間領域
9 は本発明に絶対的に必要なものではない。遅延層8 の
材料および電子装置4 の所望された最終的な寸法に依存
して、遅延層8 がそれぞれの電子装置4 と直接に接する
こともできる。
である。電子装置4 は、半導体ウエハ1 の前部2 および
後部3 の上に設けられており、それらは前部2 上に４
個、後部3 上に４個示されている。電子装置4 は保護層
5 によって覆われている。電子装置4 の間において、分
離領域6 が半導体ウエハ1 に設けられている。分離領域
6 は、電子装置4 が互いからあるいは半導体ウエハ1 か
ら分離されるために存在しなくてはならないものであ
る。保護層5 において、開口部7 が分離領域6 の上方に
設けられている。半導体ウエハ1 内において、各電子装
置4 はそれぞれの遅延層8 によって取囲まれている。各
電子装置4 とそれぞれの遅延層8 との間には、半導体ウ
エハ1 の材料の中間領域9 が設けられている。中間領域
9 は本発明に絶対的に必要なものではない。遅延層8 の
材料および電子装置4 の所望された最終的な寸法に依存
して、遅延層8 がそれぞれの電子装置4 と直接に接する
こともできる。
【００１８】図２において、電子装置4 を含んでいる半
導体ウエハ1 の平面図が示されている。電子装置4 は、
それぞれの遅延層8 によって取囲まれている。電子装置
4 およびそれぞれの遅延層8 は、保護層5 によって覆わ
れている。保護層5 において、開口部7 は隣接した電子
装置4 の間にある。
導体ウエハ1 の平面図が示されている。電子装置4 は、
それぞれの遅延層8 によって取囲まれている。電子装置
4 およびそれぞれの遅延層8 は、保護層5 によって覆わ
れている。保護層5 において、開口部7 は隣接した電子
装置4 の間にある。
【００１９】本発明による方法は、半導体ウエハ1 に材
料除去処理を施すことを含んでいる。半導体ウエハ1 の
材料が本質的に等方性で除去されるような任意の処理が
この目的には適している。本明細書において使用されて
いる“本質的に等方性”とは、材料除去処理が半導体ウ
エハ1 の表面に垂直な方向の成分およびこの表面に平行
な方向の成分を有していることを意味している。材料
は、これらの方向に同時に除去されなければならない。
好ましい処理はエッチング処理であり、プラズマエッチ
ングは、半導体ウエハ1 の材料が特に迅速に除去される
利点を有している。半導体ウエハ1 の前部2 および後部
3 は、同時にエッチング処理を施される。保護層5 は、
半導体ウエハ1 の材料よりも実質的に低いエッチング速
度を有するように選択される。その後、半導体ウエハ1
の材料は、保護層5 の開口部7 からエッチングを開始さ
れる。
料除去処理を施すことを含んでいる。半導体ウエハ1 の
材料が本質的に等方性で除去されるような任意の処理が
この目的には適している。本明細書において使用されて
いる“本質的に等方性”とは、材料除去処理が半導体ウ
エハ1 の表面に垂直な方向の成分およびこの表面に平行
な方向の成分を有していることを意味している。材料
は、これらの方向に同時に除去されなければならない。
好ましい処理はエッチング処理であり、プラズマエッチ
ングは、半導体ウエハ1 の材料が特に迅速に除去される
利点を有している。半導体ウエハ1 の前部2 および後部
3 は、同時にエッチング処理を施される。保護層5 は、
半導体ウエハ1 の材料よりも実質的に低いエッチング速
度を有するように選択される。その後、半導体ウエハ1
の材料は、保護層5 の開口部7 からエッチングを開始さ
れる。
【００２０】示された実施形態において、遅延層8 の材
料は、半導体ウエハ1 よりも低いエッチング速度を有す
るように選択される。その場合において、遅延層8 は、
半導体ウエハ1 と同じベース材料で作られ、付加的にも
う１つ別の適当に選択された化学成分を含んでいる。半
導体ウエハ1 がシリコンウエハである場合、遅延層8の
材料はシリコン化合物、シリコン合金、あるいはドープ
されたシリコンである。遅延層8 に含まれた付加的な化
学成分は、遅延層8 のエッチング速度がシリコンウエハ
の材料のものよりも低くなるように選択される。酸化シ
リコンあるいは窒化シリコンが特に適している。エッチ
ング処理中、半導体ウエハの材料はウエハの表面に垂直
な方向および表面に水平な方向に同時にエッチングされ
て除去される。遅延層8 は低いエッチング速度を有し、
遅延層8 あるいは少なくともその１部分は保持されてい
るので、この部分は遅延層8 および半導体ウエハ1 の材
料のエッチング速度の比率によって決定される。それぞ
れの遅延層8 によって取囲まれた電子装置4 は、この方
法で半導体ウエハ1 から分離される。遅延層8 のエッチ
ング速度が十分に低くなるように選択された場合、遅延
層8 は、分離された電子装置4 の形状を決定する。
料は、半導体ウエハ1 よりも低いエッチング速度を有す
るように選択される。その場合において、遅延層8 は、
半導体ウエハ1 と同じベース材料で作られ、付加的にも
う１つ別の適当に選択された化学成分を含んでいる。半
導体ウエハ1 がシリコンウエハである場合、遅延層8の
材料はシリコン化合物、シリコン合金、あるいはドープ
されたシリコンである。遅延層8 に含まれた付加的な化
学成分は、遅延層8 のエッチング速度がシリコンウエハ
の材料のものよりも低くなるように選択される。酸化シ
リコンあるいは窒化シリコンが特に適している。エッチ
ング処理中、半導体ウエハの材料はウエハの表面に垂直
な方向および表面に水平な方向に同時にエッチングされ
て除去される。遅延層8 は低いエッチング速度を有し、
遅延層8 あるいは少なくともその１部分は保持されてい
るので、この部分は遅延層8 および半導体ウエハ1 の材
料のエッチング速度の比率によって決定される。それぞ
れの遅延層8 によって取囲まれた電子装置4 は、この方
法で半導体ウエハ1 から分離される。遅延層8 のエッチ
ング速度が十分に低くなるように選択された場合、遅延
層8 は、分離された電子装置4 の形状を決定する。
【００２１】遅延層8 が完全にエッチングされて除去さ
れ、電子装置4 およびそれらを囲んでいる各中間領域9
のウエハ材料の一部分だけが残されるように、遅延層4
のエッチング速度対半導体ウエハ1 のエッチング速度の
比率もまた選択される。
れ、電子装置4 およびそれらを囲んでいる各中間領域9
のウエハ材料の一部分だけが残されるように、遅延層4
のエッチング速度対半導体ウエハ1 のエッチング速度の
比率もまた選択される。
【００２２】保護層5 の材料は、一般的に、保護層5 あ
るいはその実質的な一部分がエッチング処理の後に残さ
れ、電子装置4 がそれによって保護されるように選択さ
れる。保護層5 は金属で作られていることができる。多
数の電子装置の場合において、保護層は、電子装置の上
に形成された導電路の形態で既に存在していることもあ
る。
るいはその実質的な一部分がエッチング処理の後に残さ
れ、電子装置4 がそれによって保護されるように選択さ
れる。保護層5 は金属で作られていることができる。多
数の電子装置の場合において、保護層は、電子装置の上
に形成された導電路の形態で既に存在していることもあ
る。
【００２３】本発明による方法は、遅延層8 に対して別
の特性あるいは別の位置を選択することによって変化さ
れることができる。例えば、遅延層8 は、それぞれの中
間領域9 を有さずに各電子装置を直接囲むこともでき
る。また、遅延層8 は、半導体ウエハ1 の材料よりも高
いエッチング速度を有する材料で作られることもある。
その後、保護層5 における開口部7 は、遅延層8 が半導
体ウエハ1 の表面において露出されるような方法で設け
られなければならない。エッチング処理のステップにお
いて、遅延層8 だけがエッチングされて除去され、電子
装置4 を分離する。
の特性あるいは別の位置を選択することによって変化さ
れることができる。例えば、遅延層8 は、それぞれの中
間領域9 を有さずに各電子装置を直接囲むこともでき
る。また、遅延層8 は、半導体ウエハ1 の材料よりも高
いエッチング速度を有する材料で作られることもある。
その後、保護層5 における開口部7 は、遅延層8 が半導
体ウエハ1 の表面において露出されるような方法で設け
られなければならない。エッチング処理のステップにお
いて、遅延層8 だけがエッチングされて除去され、電子
装置4 を分離する。
【００２４】電子装置4 の分離後に半導体ウエハ1 を使
用することができ、その理由は、ウエハ材料のかなりの
部分が保持されているからである。最後に、半導体ウエ
ハ1は、平坦な表面が再び得られるような方法で前部2
および後部3 において機械加工されなければならない。
その後、電子装置4 は、適切な処理ステップによって半
導体ウエハ1 において再び形成されることができる。ま
た、半導体ウエハ1 の前部2 および後部3 上に異なる電
子装置を形成することも可能である。本発明による方法
は、半導体ウエハ1 の前部2 および後部3 上の電子装置
4 が互いに向かい合った対で配置されておらず、互い違
いに配置されている場合でも行われることができる。
用することができ、その理由は、ウエハ材料のかなりの
部分が保持されているからである。最後に、半導体ウエ
ハ1は、平坦な表面が再び得られるような方法で前部2
および後部3 において機械加工されなければならない。
その後、電子装置4 は、適切な処理ステップによって半
導体ウエハ1 において再び形成されることができる。ま
た、半導体ウエハ1 の前部2 および後部3 上に異なる電
子装置を形成することも可能である。本発明による方法
は、半導体ウエハ1 の前部2 および後部3 上の電子装置
4 が互いに向かい合った対で配置されておらず、互い違
いに配置されている場合でも行われることができる。
【図１】前部および後部上に電子装置が設けられた半導
体ウエハの一部分の断面図。
体ウエハの一部分の断面図。
【図２】図１の半導体ウエハの平面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギュンター・イーゲル ドイツ連邦共和国、デー − 79331 テ ニンゲン、シャルンホルスト − シュト ラーセ 32 (72)発明者 マルティン・マール ドイツ連邦共和国、デー − 79100 フ ライブルク、クローネンシュトラーセ ５
Claims (9)
- 【請求項１】 本体中で本体の１表面において設けら
れ、保護層によって覆われている電子装置を分離する方
法において、 隣接した電子装置の間の分離領域の上方の保護層に開口
部が設けられ、本体の材料は分離領域において開口部か
ら除去を開始され、電子装置は少なくとも材料除去処理
中に本体のものとは異なる材料除去特性を有する領域に
よって本体中で限定されることを特徴とする分離方法。 - 【請求項２】 電子装置は本体の前部および後部上に設
けられることを特徴とする請求項１記載の方法。 - 【請求項３】 本体の材料はエッチング、特にプラズマ
エッチングによって除去されることを特徴とする請求項
１または２記載の方法。 - 【請求項４】 本体の材料は本質的に等方性で除去され
ることを特徴とする請求項１乃至３のいずれか１項記載
の方法。 - 【請求項５】 保護層の材料は本体の材料よりも実質的
に低いエッチング速度を有している請求項１乃至４のい
ずれか１項記載の方法。 - 【請求項６】 電子装置を限定している各領域は電位差
によって形成されることを特徴とする請求項１乃至５の
いずれか１項記載の方法。 - 【請求項７】 電子装置を限定している各領域は本体の
材料のものとは異なるエッチング速度を有する遅延層で
ある請求項１乃至６のいずれか１項記載の方法。 - 【請求項８】 本体はシリコンウエハであり、各遅延層
はシリコンと１以上の別の化学成分とを含んでいる請求
項１乃至７のいずれか１項記載の方法。 - 【請求項９】 各遅延層はＳＯＩ構造を有する電子装置
の絶縁層である請求項１乃至８のいずれか１項記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19604405.7 | 1996-02-07 | ||
| DE19604405A DE19604405C2 (de) | 1996-02-07 | 1996-02-07 | Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09320995A true JPH09320995A (ja) | 1997-12-12 |
| JP3634534B2 JP3634534B2 (ja) | 2005-03-30 |
Family
ID=7784736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02297897A Expired - Fee Related JP3634534B2 (ja) | 1996-02-07 | 1997-02-05 | 本体内に含まれた電子装置の分離方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5789307A (ja) |
| EP (1) | EP0789394A3 (ja) |
| JP (1) | JP3634534B2 (ja) |
| DE (1) | DE19604405C2 (ja) |
| TW (1) | TW444262B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19707887C2 (de) * | 1997-02-27 | 2002-07-11 | Micronas Semiconductor Holding | Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen |
| DE19710375C2 (de) * | 1997-03-13 | 2002-11-07 | Micronas Semiconductor Holding | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
| US5972781A (en) * | 1997-09-30 | 1999-10-26 | Siemens Aktiengesellschaft | Method for producing semiconductor chips |
| US6021904A (en) * | 1999-06-08 | 2000-02-08 | International Business Machines Corporation | Chip carrier processing and shipping array and method of manufacture thereof |
| AUPR244801A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | A method and apparatus (WSM01) |
| JP4144283B2 (ja) * | 2001-10-18 | 2008-09-03 | 住友金属工業株式会社 | マルテンサイト系ステンレス鋼 |
| US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
| US7951688B2 (en) * | 2007-10-01 | 2011-05-31 | Fairchild Semiconductor Corporation | Method and structure for dividing a substrate into individual devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1285708A (en) * | 1968-10-28 | 1972-08-16 | Lucas Industries Ltd | Semi-conductor devices |
| JPS56167351A (en) * | 1980-05-27 | 1981-12-23 | Citizen Watch Co Ltd | Manufacture of integrated circuit |
| JPS59208731A (ja) * | 1983-05-12 | 1984-11-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4729971A (en) * | 1987-03-31 | 1988-03-08 | Microwave Semiconductor Corporation | Semiconductor wafer dicing techniques |
| US5196378A (en) * | 1987-12-17 | 1993-03-23 | Texas Instruments Incorporated | Method of fabricating an integrated circuit having active regions near a die edge |
| US5179035A (en) * | 1989-09-15 | 1993-01-12 | U.S. Philips Corporation | Method of fabricating two-terminal non-linear devices |
| DE4129206C2 (de) * | 1991-09-03 | 1995-01-05 | Bosch Gmbh Robert | Verfahren zur Strukturierung von Wafern |
| JPH06216237A (ja) * | 1993-01-18 | 1994-08-05 | Toshiba Corp | 半導体装置の製造方法 |
| DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
| US5597767A (en) * | 1995-01-06 | 1997-01-28 | Texas Instruments Incorporated | Separation of wafer into die with wafer-level processing |
-
1996
- 1996-02-07 DE DE19604405A patent/DE19604405C2/de not_active Expired - Fee Related
-
1997
- 1997-01-28 TW TW086100913A patent/TW444262B/zh not_active IP Right Cessation
- 1997-02-04 EP EP97101703A patent/EP0789394A3/de not_active Withdrawn
- 1997-02-05 JP JP02297897A patent/JP3634534B2/ja not_active Expired - Fee Related
- 1997-02-07 US US08/797,584 patent/US5789307A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19604405C2 (de) | 2002-10-10 |
| EP0789394A3 (de) | 1998-04-29 |
| TW444262B (en) | 2001-07-01 |
| JP3634534B2 (ja) | 2005-03-30 |
| EP0789394A2 (de) | 1997-08-13 |
| US5789307A (en) | 1998-08-04 |
| DE19604405A1 (de) | 1997-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100411970B1 (ko) | 본체내의관련된소자,특히전자소자의분리방법 | |
| US5741733A (en) | Method for the production of a three-dimensional circuit arrangement | |
| US6552383B2 (en) | Integrated decoupling capacitors | |
| US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
| KR100510112B1 (ko) | 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법 | |
| JPH0883888A (ja) | 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法 | |
| JP3987155B2 (ja) | 電子装置の分離方法 | |
| US9543208B2 (en) | Method of singulating semiconductor devices using isolation trenches | |
| KR960039276A (ko) | 반도체 장치의 소자분리방법 | |
| EP1446836A1 (en) | Silicon on insulator device with improved heat removal and method of manufacture | |
| JP3634534B2 (ja) | 本体内に含まれた電子装置の分離方法 | |
| JPH1041255A (ja) | クラック・ストップ形成方法および半導体ウエハ構造 | |
| JPH0669362A (ja) | 半導体装置 | |
| JPS6226839A (ja) | 半導体基板 | |
| US5902120A (en) | Process for producing spatially patterned components | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JP4049971B2 (ja) | 半導体素子、半導体素子の製造方法 | |
| CN111785686B (zh) | 切割晶圆的方法及晶粒 | |
| JPS59155944A (ja) | 半導体装置の製造方法 | |
| JP2007180196A (ja) | 半導体装置及びその製造方法 | |
| JP2001237245A (ja) | 半導体装置の製造方法 | |
| JPH10154691A (ja) | 半導体装置の製造方法 | |
| JPH0444336A (ja) | 半導体装置の製造方法 | |
| JPS6070741A (ja) | 素子間分離方法 | |
| JPS61107738A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |