JPH0669362A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0669362A
JPH0669362A JP4130349A JP13034992A JPH0669362A JP H0669362 A JPH0669362 A JP H0669362A JP 4130349 A JP4130349 A JP 4130349A JP 13034992 A JP13034992 A JP 13034992A JP H0669362 A JPH0669362 A JP H0669362A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
gold
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4130349A
Other languages
English (en)
Other versions
JP2924450B2 (ja
Inventor
Noriaki Oda
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4130349A priority Critical patent/JP2924450B2/ja
Priority to US08/065,629 priority patent/US5479053A/en
Publication of JPH0669362A publication Critical patent/JPH0669362A/ja
Priority to US08/494,538 priority patent/US5592023A/en
Application granted granted Critical
Publication of JP2924450B2 publication Critical patent/JP2924450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】半導体装置を高周波数で動作させるに際して、
表皮効果による見掛け上の配線抵抗の増加を抑え、動作
速度の低下を防ぐ。 【構成】例えば、第１層の配線は、その芯には絶縁体１
０９を有し、この絶縁体１０９の周囲を金１０７，１２
５ａａ，白金１１５ａａ，チタン・タングステン１０５
ａａ等の導電体材料が取り囲んでいる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
高周波電流を用いる半導体装置の配線に関する。
【０００２】
【従来の技術】２層の配線を有する半導体装置の断面図
である図６を参照すると、従来の半導体装置は、Ｎ+ 拡
散層２０２を有するＰ型シリコン基板２０１上にはこの
Ｎ+ 拡散層２０２に対して選択的にコンタクトホール２
０４が設けられた絶縁膜２０３を有し、少なくともこの
コンタクトホール２０４を含む絶縁膜２０３上には下か
ら順にチタン・タングステン２０５ａ，白金２１５，お
よび主要配線材料である金２０７からなる第１層の配線
を有し、この第１層の配線に対して選択にスルーホール
２１４が設けられた層間絶縁膜２０６を有し、少なくと
もこのスルーホール２１４を含む層間絶縁膜２０６上に
は底面がチタン・タングステン２０５ｂ，上面が主要配
線材料である金２１７からなる第２層の配線を有し、表
面保護膜である絶縁膜２１３を有している。３層以上の
配線を有する半導体装置では、第２層の配線に対するス
ルーホール，第３層の配線，等が繰り返されてなる。
【０００３】ここで、主要配線材料である金２０７，２
１７の代りに、アルミニウムあるいはアルミニウム合金
等を用いることもある。絶縁膜２０３としては、ＣＶＤ
法あるいはプラズマＣＶＤ法によるシリコン酸化膜がよ
く用いられる。層間絶縁膜２０６としては、プラズマＣ
ＶＤ法によるシリコン酸化膜等の無機系の絶縁膜，有機
系もしくは無機系の塗布膜，あるいはこれらの複合膜が
用いられる。さらに、表面保護膜である絶縁膜２１３と
しては、ポリイミド等の有機系塗布膜がよく用いられ
る。なお、配線の主要材料からなる部分は、表面付近も
内部も同一金属でできている。
【０００４】
【発明が解決しようとする課題】上述の従来の配線構造
を有する半導体装置は、配線の表面付近も内部も同一金
属で構成されている。このため、この半導体装置を高周
波数で動作させるとき、配線を流れる高周波電流が、表
皮効果により配線の表面付近に集中して流れ、配線内部
の電流は小さくなり、見掛け上の配線の断面積が減少
し、配線抵抗が高くなり、高速動作に適さないという問
題がある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
絶縁膜により取り囲まれ，かつ絶縁材料の周囲を導電体
材料が取り囲んでなる配線を有している。好ましくは、
この導電体材料が複数の材料からなり、この絶縁材料に
直接に接触する部分の導電体材料が金である。さらに好
ましくは、この配線の少なくとも底面において、絶縁膜
と直接に接触する部分の導電体材料が、チタンを含む金
属からなる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００７】２層の配線を有する半導体装置の断面図で
ある図１を参照すると、本発明の第１の実施例は、Ｎ+
拡散層１０２を有するＰ型シリコン基板１０１上にはこ
のＮ+ 拡散層１０２に対して選択的にコンタクトホール
１０４が設けられた絶縁膜１０３を有し、絶縁膜１０３
上に形成され，第１の配線を埋設するために選択的に第
１の溝１２４が設けられた第１の層間絶縁膜１０６ａを
有し、コンタクトホール１０４，並びに溝１２４を埋設
した姿態で絶縁膜１０３上に設けられた金１０７を主要
配線材料とし，ポリイミド等からなる絶縁体１０９を芯
とする第１層の配線を有する。さらに上記第１の実施例
は、第１層の配線に対して選択的にスルーホール１１４
が設けられ，第１層の配線並に第１の層間絶縁膜上に設
けられた第２の層間絶縁膜１０６ｂを有し、第２の層間
絶縁膜１０６ｂ上に形成され，第２の配線を埋設するた
めに選択的に第２の溝（図示せず）が設けられた第３の
層間絶縁膜（図示せず）を有し、スルーホール１１４並
びに第２の溝を埋設する姿態で第２の層間絶縁膜１０６
ｂ上に設けられた金１１７を主要配線材料とし，ポリイ
ミド等からなる絶縁体１１９を芯とする第２層の配線を
有し、第２層の配線並びに第３の層間絶縁膜上に設けら
れた表面保護用の絶縁膜１１３を有する。
【０００８】上記絶縁膜１０３並びに第２の層間絶縁膜
１０６ｂ，第１の層間絶縁膜１０６ａ並びに第３の層間
絶縁膜は、それぞれシリコン酸化膜，シリコン窒化膜か
ら形成される。上記絶縁膜１１３は、シリコン窒化膜，
シリコン酸化膜，ポリイミド，あるいはこれらの複合膜
から形成される。上記第１層の配線は、上記絶縁体１０
９の周囲を金１２５ａａ，および主要配線材料である金
１０７が取り囲み、この金１２５ａａの下層に設けられ
た白金１１５ａａ，およびこの白金１１５ａａの下層に
設けられたチタン・タングステン１０５ａａを有する。
チタン・タングステン１０５ａａは第１の溝１２４の側
面において第１の層間絶縁膜１０６ａと直接に接触し、
第１層の配線の底面，ならびにコンタクトホール１０４
の側面において絶縁膜１０３と直接に接触し、さらにコ
ンタクトホール１０４の底面においてＮ+ 拡散層１０２
と直接に接触する。同様に、上記第２層の配線は、上記
絶縁体１１９の周囲を金１２５ｂ，および主要配線材料
である金１１７が取り囲み、この金１２５ｂの下層に設
けられたチタン・タングステン１０５ｂを有する。チタ
ン・タングステン１０５ｂは第２の溝の側面において第
３の層間絶縁膜と直接に接触し、第２層の配線の底面，
ならびにスルーホール１１４の側面において第２の層間
絶縁膜１０６ｂと直接に接触し、さらにスルーホール１
１４の底面において第１層の配線の金１０７と直接に接
触する。
【０００９】上記第１の実施例は２層の配線を有する半
導体装置であるが、３層以上にする場合、第３層目より
上の配線並びに絶縁膜並びにスルーホールの構造は第２
層の配線並びにスルーホール１１４並びに第２の層間絶
縁膜１０６ｂ並びに第３の層間絶縁膜からなる構造と同
じである。白金１１５ａａは、金１０７，１２５ａａの
金が熱処理工程中にＮ+ 拡散層１０２中に拡散して、接
合破壊等の不良が発生することを防止するバリアメタル
として機能する。また、チタン・タングステン１２５ａ
ａ，１２５ｂは、それぞれ第１層の配線と絶縁膜１０３
との密着性，第２層の配線と第２の層間絶縁膜１０６ｂ
との密着性を確保するために設けてある。
【００１０】上記第１の実施例は、第１層，および第２
層の配線が上述の構造をとるため、半導体装置を高周波
数で動作させるとき、絶縁体１０９，１１９等を取り囲
む導電体（金１０７並びに金１２５ａａ並びに白金１１
５ａａ並びにチタン・タングステン１０５ａａ，金１１
７並びに金１２５ｂ並びにチタン・タングステン１０５
ｂ）に表皮効果による電流が集中して流れるため、従来
の配線構造に比較して、見掛け上の配線抵抗を低減する
ことができる。
【００１１】表皮深さδを電流値Ｉが表面を流れる電流
値ＩS の１／ｅ倍（ｅは自然対数の底）まで減衰する深
さと定義すると、絶縁体１０９，１１９を取り囲む金１
０７，１１７の膜厚はδの２倍程度が好ましい。例え
ば、配線全体が金，配線の周囲の絶縁膜の比透磁率を
１，電流の周波数ｆを１００ＧＨｚとすると、
【００１２】
【００１３】となり、金１０７，１１７の膜厚のして
は、０．５μｍ程度が望ましい。同様に、チタン・タン
グステン１０５ａａと白金１１５ａａと金１２５ａａと
の合計膜厚，およびチタン・タングステン１０５ｂと金
１２５ｂとの合計膜厚も、０．５μｍ程度が望ましい。
だだし、ここでωは角周波数（２πｆ），σは導電体材
料（この場合金）の導電率，μは配線の周囲の透磁率で
ある。このように金１０９，１１９の膜厚を２σ程度に
設定しておけば、導電体材料膜の中央の深さでの電流値
は表面を流れる電流値の７０％程度に保つことができ、
導電体材料全体にわたっての電流密度が均一に近くなる
ため、見掛け上の配線抵抗の増加を防ぐことができる。
金１０９，１１９の膜厚を２σより薄くすると、導電体
材料の断面積自体が小さくなり、抵抗は大きくなる。ま
た、金１０９，１１９の膜厚を２σより厚くすると、導
電体材料膜の中央の深さでの電流密度の小さくなる領域
が生じ、見掛け上の配線抵抗が増加し、いずれの場合に
も、高速動作には適さないことになる。
【００１４】半導体装置の製造方法を説明するための工
程順の断面図である図２並びに図３と図１とを併せて参
照すると、上記第１の実施例は、以下のように作成され
る。
【００１５】まず、Ｐ型シリコン基板１０１の表面にＮ
+ 拡散層１０２を形成し、ＣＶＤ法またはプラズマＣＶ
Ｄ法により、シリコン基板１０１上にシリコン酸化膜か
らなる絶縁膜１０３を形成する。この絶縁膜１０３の上
に、プラズマＣＶＤ法によるシリコン窒化膜を形成し、
さらに全面にフォトレジスト膜を形成した後、通常のエ
ッチバックを行ない、平坦な表面を有するシリコン窒化
膜からなる第１の層間絶縁膜１０６ａを形成する。フォ
トリソグラフィ技術とドライエッチング，もしくはウェ
ットエッチング技術により、第１層の配線を形成する領
域の層間絶縁膜１０６ａを除去し、第１の溝１２４を形
成する。さらにフォトリソグラフィ技術とドライエッチ
ング，もしくはウェットエッチング技術により、溝１２
４の所定の部分の絶縁膜１０３を除去し、コンタクトホ
ール１０４を形成する〔図２（ａ）〕。
【００１６】次に、スパッタ法により、全面にチタン・
タングステン１０５ａ，白金１１５ａ，金１０５ａを順
次形成する。プラズマＣＶＤ法により、全面にシリコン
酸化膜を形成した後、リアクテブイオンエッチング（Ｒ
ＩＥ）によりこのシリコン酸化膜をエッチバックし、溝
１２４，並びにコンタクトホール１０４の側壁にのみシ
リコン酸化膜１０８からなるスペーサを形成する〔図２
（ｂ）〕。
【００１７】次に、スピンコーティング，および熱処理
により、ポリイミドからなる絶縁膜を形成し、この絶縁
膜を酸素によるＲＩＥによりエッチバックし、シリコン
酸化膜１０８の空隙にこのポリイミドからなる絶縁体１
０９を形成する。このとき、絶縁体１０９の上面の位置
を層間絶縁膜１０６ａの上面の位置より低くしておくこ
とが必要である〔図２（ｃ）〕。
【００１８】次に、イオンミーリング法によるエッチバ
ックにより、層間絶縁膜１０６ａの上面が露出するまで
金１２５ａ，白金１１５ａ，チタン・タングステン１０
５ａを除去し、金１２５ａａ，白金１１５ａａ，チタン
・タングステン１０５ａａを形成する。さらに、弗酸緩
衝液によるウェットエッチングにより、シリコン酸化膜
１０８を選択的に除去する〔図３（ａ）〕。
【００１９】次に、スパッタ法により全面にメッキの電
極として用いる金（図示せず）を形成し、電気メッキ法
により金を全面に形成する。その後、絶縁膜１０６ａの
上面が露出するまでこの金をイオンミーリング法等によ
るエッチバックを行ない、溝１２４に埋設された姿態の
金１０７を形成し、第１層の配線の形成が完了する〔図
３（ｂ）〕。
【００２０】続いて、同様の手法により、平坦な表面を
有するシリコン酸化膜からなる第２の層間絶縁膜１０６
ｂ，平坦な表面を有するシリコン窒化膜からなる第３の
層間絶縁膜（図示せず），第２の溝（図示せず），スル
ーホール１１４を形成し、さらにチタン・タングステン
膜１０５ｂ，金１２５ｂを形成した後、ポリイミドから
なり第２層の配線の芯となる絶縁体１１９，および金１
１７を形成し、第２層の配線を形成する。次に、全面に
絶縁膜１１３を形成し、本実施例による半導体装置の作
成は終了する〔図１〕。
【００２１】半導体装置の製造方法を説明するための工
程順の断面図である図４，および図５を参照すると、本
発明の第２の実施例による半導体装置は、以下のように
作成される。
【００２２】まず、Ｐ型シリコン基板１０１の表面にＮ
+ 拡散層１０２を形成し、ＣＶＤ法またはプラズマＣＶ
Ｄ法により、シリコン基板１０１上にシリコン酸化膜か
らなる絶縁膜１０３を形成する。この絶縁膜１０３に、
Ｎ+ 拡散層１０２に達するコンタクトホール１０４を形
成する。スパッタ法により、全面に膜厚１００ｎｍ程度
のチタン・タングステン１０５ａ，膜厚６０ｎｍ程度の
白金１１５ａ，および膜厚２００ｎｍ程度の金１２５ａ
を順次形成する。スピンコーティング，および熱処理に
より、全面にポリイミドからなる第１の層間絶縁膜１１
６ａを形成する。プラズマＣＶＤ法により、全面にシリ
コン酸化膜１１０を形成する。フォトリソグラフィ技
術，ドライエッチング技術により、第１層の配線が形成
される領域のシリコン酸化膜１１０，層間絶縁膜１１６
ａを順次除去して溝１２４ａを形成する〔図４
（ａ）〕。
【００２３】次に、プラズマＣＶＤ法により再び全面に
シリコン酸化膜を形成した後、ＲＩＥによるエッチバッ
クを行ない、スペーサとなるシリコン酸化膜１１８を形
成する。このとき、シリコン酸化膜１１０の膜厚は薄く
なり、これはシリコン酸化膜１１０ａとなる。上記第１
の実施例と同様の方法により、ポリイミドからなる絶縁
体１０９を形成する〔図４（ｂ）〕。
【００２４】次に、弗酸緩衝液によるウェットエッチン
グにより、シリコン酸化膜１１８，１１０ａを選択的に
除去する。層間絶縁膜１１６ａをマスクとし，金１２５
ａを電極として用いる電気メッキ法により、金１０７ａ
を形成する〔図４（ｃ）〕。
【００２５】次に、ポリイミドからなる第１の層間絶縁
膜を選択的に除去する。このとき、ポリイミドからなる
絶縁体１０９は、周囲が金１０７ａ，および金１２５ａ
により取り囲まれているため、除去されない。イオンミ
ーリング法によるエッチバックにより、絶縁膜１０３の
上面が露出するまで金１２５ａ，白金１１５ａ，チタン
・タングステン１０５ａを除去し、金１２５ａｂ，白金
１１５ａｂ，チタン・タングステン１０５ａｂを形成す
る。このとき、金１０７ａの膜厚は減少し、金１０７ａ
ａとなる。これにより、第１層の配線の形成が終了する
〔図５（ａ）〕。
【００２６】次に、プラズマＣＶＤ法により膜厚が第１
層の配線の膜厚より厚いシリコン酸化膜を形成し、上述
の手法により、平坦な表面を有するシリコン酸化膜から
なる第２の層間絶縁膜１２６を形成する。さらにスルー
ホール１１４の形成、チタン・タングステン１０５ｂ，
金１２５ｂの形成、ポリイミドからなる第３の層間絶縁
膜（図示せず），第２の溝（図示せず），等を形成し、
第２の溝にポリイミドからなる絶縁体１１９を形成し、
電気メッキ法により金１１７を形成し、第２のポリイミ
ド膜の除去，金１１７をマスクにしたイオンミーリング
により第２層の配線を形成し、表面保護膜である絶縁膜
１１３を形成する〔図５（ｂ）〕。
【００２７】上記第２の実施例では、層間絶縁膜にシリ
コン窒化膜が使用されないため、第１の実施例に比較し
て、寄生容量が小さくなり、高周波数で動作させる半導
体装置にはより適している。
【００２８】
【発明の効果】以上説明したように本発明の半導体装置
は、絶縁材料の周囲を導電体材料が取り囲んでなる配線
を有するため、高周波数で動作させたときでも表皮効果
による配線抵抗の見掛け上の増加を抑えることができ、
高速動作を維持することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための断面図
である。
【図２】上記第１の実施例による半導体装置の形成方法
を説明するための工程順の断面図である。
【図３】上記第１の実施例による半導体装置の形成方法
を説明するための工程順の断面図である。
【図４】本発明の第２の実施例をその形成方法に沿って
説明するための工程順の断面図である。
【図５】本発明の第２の実施例をその形成方法に沿って
説明するための工程順の断面図である。
【図６】従来の半導体装置を説明するための断面図であ
る。
【符号の説明】
１０１，２０１ Ｐ型シリコン基板 １０２，２０２ Ｎ+ 拡散層 １０３，１１３，２０３，２１３ 絶縁膜 １０４，２０４ コンタクトホール １０５ａ，１０５ａａ，１０５ａｂ，１０５ｂ チタ
ン・タングステン １０６ａ，１０６ｂ，１１６，１２６，２０６ 層間
絶縁膜 １０７，１０７ａ，１０７ａａ，１１７，１２５ａ，１
２５ａａ，１２５ａｂ，１２５ｂ，２０７，２１７
金 １０８，１１０，１１０ａ，１１８ シリコン酸化膜 １０９，１１９ 絶縁体 １１４，２１４ スルーホール １１５ａ，１１５ａａ，１１５ａｂ，２１５ 白金 １２４，１２４ａ 溝

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜により取り囲まれ，かつ絶縁材料
    の周囲を導電体材料が取り囲んでなる配線を有すること
    を特徴とする半導体装置。
  2. 【請求項２】 前記導電体材料が複数の材料からなり、
    前記絶縁材料に直接に接触する部分の前記導電体材料が
    金であることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記配線の少なくとも底面において、前
    記絶縁膜と直接に接触する部分の前記導電体材料が、チ
    タンを含む金属からなることを特徴とする請求項２記載
    の半導体装置。
JP4130349A 1992-05-22 1992-05-22 半導体装置 Expired - Fee Related JP2924450B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4130349A JP2924450B2 (ja) 1992-05-22 1992-05-22 半導体装置
US08/065,629 US5479053A (en) 1992-05-22 1993-05-21 Semiconductor device with conductor clad insulator wiring
US08/494,538 US5592023A (en) 1992-05-22 1995-06-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4130349A JP2924450B2 (ja) 1992-05-22 1992-05-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH0669362A true JPH0669362A (ja) 1994-03-11
JP2924450B2 JP2924450B2 (ja) 1999-07-26

Family

ID=15032273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4130349A Expired - Fee Related JP2924450B2 (ja) 1992-05-22 1992-05-22 半導体装置

Country Status (2)

Country Link
US (2) US5479053A (ja)
JP (1) JP2924450B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016521457A (ja) * 2013-04-18 2016-07-21 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 改善された導電率を有する高周波数導電体

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924450B2 (ja) * 1992-05-22 1999-07-26 日本電気株式会社 半導体装置
US5563089A (en) * 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
JP3599199B2 (ja) 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
JP2679680B2 (ja) * 1995-04-24 1997-11-19 日本電気株式会社 半導体装置の製造方法
EP0940848A3 (en) * 1998-03-05 2000-03-22 Interuniversitair Micro-Elektronica Centrum Vzw A low-loss conductive pattern and a method for fabrication thereof
US6147404A (en) * 1999-05-24 2000-11-14 Advanced Micro Devices, Inc. Dual barrier and conductor deposition in a dual damascene process for semiconductors
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US6667549B2 (en) 2002-05-01 2003-12-23 Bridgewave Communications, Inc. Micro circuits with a sculpted ground plane
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
CN102299177B (zh) * 2010-06-22 2014-12-10 中国科学院微电子研究所 一种接触的制造方法以及具有该接触的半导体器件
US9837350B2 (en) * 2016-04-12 2017-12-05 International Business Machines Corporation Semiconductor interconnect structure with double conductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155644A (ja) * 1986-12-18 1988-06-28 Matsushita Electronics Corp 半導体装置
JPH0354828A (ja) * 1989-07-24 1991-03-08 Oki Electric Ind Co Ltd 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988764A (en) * 1973-10-30 1976-10-26 General Electric Company Deep diode solid state inductor coil
US4581291A (en) * 1983-12-29 1986-04-08 Bongianni Wayne L Microminiature coaxial cable and methods manufacture
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
JPH03165037A (ja) * 1989-11-24 1991-07-17 Seiko Epson Corp 半導体装置
JP2887985B2 (ja) 1991-10-18 1999-05-10 日本電気株式会社 半導体装置及びその製造方法
JP2924450B2 (ja) * 1992-05-22 1999-07-26 日本電気株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155644A (ja) * 1986-12-18 1988-06-28 Matsushita Electronics Corp 半導体装置
JPH0354828A (ja) * 1989-07-24 1991-03-08 Oki Electric Ind Co Ltd 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016521457A (ja) * 2013-04-18 2016-07-21 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 改善された導電率を有する高周波数導電体

Also Published As

Publication number Publication date
US5479053A (en) 1995-12-26
JP2924450B2 (ja) 1999-07-26
US5592023A (en) 1997-01-07

Similar Documents

Publication Publication Date Title
US6531783B1 (en) Method of via formation for multilevel interconnect integrated circuits
US20030094654A1 (en) Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
JPH0546983B2 (ja)
JPH07183302A (ja) 金属層の形成及びボンディング方法
JP2924450B2 (ja) 半導体装置
EP0534631A1 (en) Method of forming vias structure obtained
JP2887985B2 (ja) 半導体装置及びその製造方法
JP2002543588A (ja) 垂直集積が可能な回路およびそれを形成する方法
JPS58213449A (ja) 半導体集積回路装置
JPH02301142A (ja) 半導体装置における微細スルーホールの形成方法
JP2685488B2 (ja) 半導体装置の製造方法
JPS6386455A (ja) 半導体装置
JPH10294366A (ja) 半導体装置及びその製造方法
JP2003045989A (ja) 半導体装置及び半導体の製造方法
JP2570992B2 (ja) 半導体集積回路装置の製造方法
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
JPH06244187A (ja) 半導体装置の製造方法
JP2561012B2 (ja) 半導体装置
JPH01289142A (ja) 垂直配線構造
JPH03116852A (ja) 半導体装置
JPS60227422A (ja) 半導体装置の製造方法
JPS62166547A (ja) 多層配線構造体の形成方法
JPH01241845A (ja) 半導体装置の製造方法
JPS61150239A (ja) 半導体装置の製造方法
JPS6132546A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

LAPS Cancellation because of no payment of annual fees