JPH09311783A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 EEPROMを基板上に実装した状態で書き換える
装置においては、この書き換え信号用に専用コネクタが
必要なため基板面積が大きなものとなっていた。 【解決手段】 EEPROM書き換え時に、SIMMソケット部１
０５上のアドレス信号よりEEPROM１０３の書き換えに必
要なアドレス信号を生成するアドレス制御部２０６と、
SIMMソケット部１０５上のコントロール信号の信号線を
EEPROM１０３の書き換えに必要な制御信号に割り当てる
コントロール信号多重化部２０７と、EEPROM書き換え時
にCPU １０１の制御を無効にするCPU 入出力制御部１０
２と、EEPROM書き換え時であることを通知するモード切
替部１０４とを備えることにより、SIMMソケット部１０
５を通じてEEPROM１０３の書き換えを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置に関
し、特にEEPROMを備えた情報処理装置に関するものであ
る。

【０００２】

【従来の技術】近年、情報処理装置においては、ROM 部
にEEPROM（Electorically Erasableand Programmable
Read Only Memory：電気的に消去・書き換え可能なリ
ード・オンリ・メモリ）が使用されることが多い。

【０００３】EEPROMには、通常、装置の基本プログラム
や、固有情報のデータ等が格納されている。これらのプ
ログラムや情報をEEPROMを基板上に実装したままの状態
で書き換えるために、従来、特開平4-358431号公報に開
示されているように、EEPROMが実装された基板に外部か
らのデータ入力が可能な専用のコネクタおよび書き込み
制御回路を設けたり、特開昭64-12359号公報に開示され
ているように、基板に専用のコネクタを設け、これにEE
PROM書き換えのための専用システムを接続することが行
われていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、EEPROMを実装した基板に専用のコネク
タを設ける必要があるため、基板面積が増大するという
問題点を有していた。

【０００５】本発明は上記問題点に鑑みなされたもので
あり、基板面積の増加を最小限に抑えるとともにEEPROM
を基板上に実装したままの状態で書き換えることを可能
にする情報処理装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明（請求項１）に
係る情報処理装置は、与えられた命令の解釈，及び実行
を行うCPU と、プログラム，及びデータを格納するEEPR
OMと、上記EEPROMの書き換え時には、該EEPROMを外部か
ら書き換えるためのアドレス信号，データ信号，及び制
御信号からなる第１のEEPROM書き換え信号の入出力がな
され、上記EEPROM書き換え時以外には、RAM 基板が装着
されるソケット部と、上記第１のEEPROM書き換え信号以
外の上記EEPROMを外部から書き換えるためのアドレス信
号，データ信号，及び制御信号からなる第２のEEPROM書
き換え信号を入出力するためのコネクタ部と、上記CPU
の入出力信号を上記EEPROMの書き換え時には無効にし、
上記EEPROMの書き換え時以外には伝達するCPU 入出力制
御部と、上記CPU 入出力制御部における上記EEPROMの書
き換え時と上記EEPROMの書き換え時以外での動作モード
を切り替えるモード切り替え部とを備えたものである。

【０００７】この発明（請求項２）に係る情報処理装置
は、与えられた命令の解釈，及び実行を行うCPU と、プ
ログラム，及びデータを格納するEEPROMと、上記EEPROM
の書き換え時には、該EEPROMを書き換えるためのアドレ
ス信号，データ信号，及び制御信号からなるEEPROM書き
換え信号の入出力がなされ、上記EEPROM書き換え時以外
には、RAM 基板が装着可能であるソケット部と、上記ソ
ケット部を通って入出力するアドレス信号を、上記EEPR
OMの書き換え時には上記EEPROM用のアドレス信号に変換
し、上記EEPROMの書き換え時以外にはそのまま伝達する
アドレス制御部と、上記EEPROMの書き換え時には、上記
ソケット部から入力したコントロール信号を上記EEPROM
に出力し、上記EEPROMの書き換え時以外には、上記CPU
から出力されたRAM をコントロールするための信号を上
記ソケット部に出力するコントロール信号多重化部と、
上記CPU の入出力信号を上記EEPROMの書き換え時には無
効にし、上記EEPROMの書き換え時以外には伝達するCPU
入出力制御部と、上記アドレス制御部，上記コントロー
ル信号多重化部，及び上記CPU 入出力制御部における上
記EEPROMの書き換え時と上記EEPROMの書き換え時以外で
の動作モードを切り替えるためのモード切り替え部とを
備えたものである。

【０００８】この発明（請求項３）に係る情報処理装置
は、上記の情報処理装置（請求項２）において、後述の
データ保持部，及びアドレス信号発生部に制御信号を出
力するとともに上記EEPROMのための上記コントロール信
号を上記ソケット部に出力するEEPROM書き換え制御部
と、上記EEPROMに書き込むためのデータを保持し、上記
EEPROM書き換え制御部からの制御信号により上記データ
を上記ソケット部に出力するデータ保持部と、上記EEPR
OMのためのアドレス信号を発生し、上記EEPROM書き換え
制御部からの制御信号により上記アドレス信号を上記ソ
ケット部に出力するアドレス信号発生部とを有する、上
記ソケット部に装着されたEEPROM書き換え回路基板を備
えたものである。

【０００９】この発明（請求項４）に係る情報処理装置
は、上記の情報処理装置（請求項３）において、上記EE
PROM書き換え回路基板を、上記EEPROM書き換え制御部、
上記データ保持部、及び上記アドレス信号発生部からな
り上記EEPROMの書き換え時に動作するEEPROM書き換え回
路と、上記ソケット部との間でデータの入出力を行い上
記EEPROMの書き換え時以外に動作するメモリモジュール
と、上記EEPROMの書き換え時と上記EEPROMの書き換え時
以外での上記EEPROM書き換え回路，及び上記メモリモジ
ュールの動作モードを切り替えるための切り替え制御部
とを有するものとしたものである。

【００１０】この発明（請求項５）に係る情報処理装置
は、与えられた命令の解釈，及び実行を行うCPU と、プ
ログラム，及びデータを格納するEEPROMと、データ信
号，アドレス信号，及びコントロール信号の伝達を行う
システムバスと、上記システムバスに対する信号の入出
力がなされるソケット部と、上記ソケット部上のアドレ
ス信号を、上記システムバス上のアドレス信号に変換す
るアドレス制御部と、上記ソケット部上のコントロール
信号を、上記システムバス上のコントロール信号として
用いるために信号の入出力先を切り換えるコントロール
信号多重化部と、上記CPU の入出力信号を無効にし、ま
たは伝達するCPU 入出力制御部と、上記アドレス制御
部，上記コントロール信号多重化部，及び上記CPU 入出
力制御部における動作モードを切り替えるためのモード
切り替え部と、上記ソケット部に装着され、上記システ
ムバスに対するアクセスを管理するバス管理機能を有す
るCPUエミュレーション回路基板とを備えたものであ
る。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１２】実施の形態１．本発明の実施の形態１にお
ける情報処理装置は、図１に示すように、与えられた命
令の解釈，及び実行を行うCPU １０１と、プログラム，
及びデータを格納するEEPROM１０３と、上記EEPROM１０
３の書き換え時には、該EEPROM１０３を外部から書き換
えるためのアドレス信号，データ信号，及び制御信号か
らなる第１のEEPROM書き換え信号の入出力がなされ、上
記EEPROM書き換え時以外には、RAM 基板が装着されるソ
ケット部１０５と、上記第１のEEPROM書き換え信号以外
の上記EEPROMを外部から書き換えるためのアドレス信
号，データ信号，及び制御信号からなる第２のEEPROM書
き換え信号を入出力するためのコネクタ部１０６と、上
記CPU の入出力信号を上記EEPROMの書き換え時には無効
にし、上記EEPROMの書き換え時以外には伝達するCPU 入
出力制御部１０２と、上記CPU 入出力制御部１０２にお
ける上記EEPROMの書き換え時と上記EEPROMの書き換え時
以外での動作モードを切り替えるモード切り替え部１０
４とを備えたものである。これにより、上記ソケット部
１０５に上記第１のEEPROM書き換え信号を、上記コネク
タ部１０６に上記第２のEEPROM書き換え信号を入力し
て、上記EEPROMを基板に実装したままの状態で書き換え
ることができ、この際上記コネクタ部１０６から入力す
る第２のEEPROM書き換え信号は、EEPROM書き換え信号の
内の上記ソケット部１０５から直接入力できない信号の
みであるため、上記コネクタ部１０６の信号線数を前述
の従来の装置に設けられていた専用コネクタ部の信号線
数より少なくすることができ、従って従来の装置より基
板面積を低減することができる。

【００１３】以下本実施の形態１における情報処理装置
について詳しく説明する。図２は、上記の図１に示した
情報処理装置の一例を詳細に示したものである。

【００１４】まず、その動作について説明する。SIMM
（Single Inline Memory Module ）ソケット部１０５，
及びコネクタ部１０６は、EEPROM１０３を書き換える場
合に外部からEEPROMにアクセスするための口として使用
する。なお、EEPROM１０３の書き換え時以外は、SIMMソ
ケット部１０５には、RAM 基板（RAM ボード）を装着す
ることができる。EERPOM１０３の書き換えに必要な信号
の内、データ信号Ｄ，及びアドレス信号ＡでSIMMソケッ
ト部１０５上にある信号線によって入力できる信号につ
いては、SIMMソケット部１０５より入力し、コントロー
ル信号ROMCE ，ROMOE ，ROMWE ，及びアドレス信号Ａの
内SIMMソケット部１０５上にその信号線がない信号はコ
ネクタ部１０６より入力する。CPU 入出力信号制御部１
０２は、モード切り替え部１０４からの制御信号によ
り、EEPROMの書き換え時にはCPU １０１の入出力信号を
無効にし、EEPROMの書き換え時以外にはCPU １０１の入
出力信号をそのまま伝達する。モード切り替え部１０４
はスイッチをオン／オフすることにより、CPU 入出力制
御部１０２の上記のEEPROMの書き換え時とそれ以外での
動作を切り替えるための制御信号を出力する。

【００１５】以上のように、本実施の形態１において
は、SIMMソケット部１０５，EEPROM書き換えのために必
要な信号のうちSIMMソケット部１０５に存在しない信号
線の信号を供給するためのコネクタ部１０６，CPU 入出
力制御部１０２，及びモード切り替え部１０４を設ける
ことにより、EEPROM１０３を基板上に実装したまま書き
換えることができ、かつ、基板上に実装するコネクタ部
１０６の信号線数を最小限にすることができるため、前
述のEEPROM書き換えのために必要な全ての信号の入出力
を専用コネクタにより行う従来の装置より基板面積を低
減することができる。

【００１６】なお、本実施の形態１においては、CPU １
０１はデータ32bit 、アドレス24bit の幅をもち、SIMM
ソケット部１０５はデータ32bit 、アドレス12bit の幅
をもち、EEPROM１０３はデータ8bit、アドレス19bit 幅
のものを４個使用する場合について説明したが、それぞ
れのアドレス／データ幅やEEPROMの個数を限定するもの
ではない。

【００１７】実施の形態２．本発明の実施の形態２にお
ける情報処理装置は、図３に示すように、与えられた命
令の解釈，及び実行を行うCPU １０１と、プログラム，
及びデータを格納するEEPROM１０３と、上記EEPROM１０
３の書き換え時には、該EEPROM１０３を書き換えるため
のアドレス信号，データ信号，及び制御信号からなるEE
PROM書き換え信号の入出力がなされ、上記EEPROM書き換
え時以外には、RAM 基板が装着可能であるソケット部１
０５と、上記ソケット部１０５を通って入出力するアド
レス信号を、上記EEPROMの書き換え時には上記EEPROM用
のアドレス信号に変換し、上記EEPROMの書き換え時以外
にはそのまま伝達するアドレス制御部２０６と、上記EE
PROMの書き換え時には、上記ソケット部１０５から入力
したコントロール信号を上記EEPROM１０３に出力し、上
記EEPROMの書き換え時以外には、上記CPU １０１から出
力されたRAM をコントロールするための信号を上記ソケ
ット部１０５に出力するコントロール信号多重化部２０
７と、上記CPU １０１の入出力信号を上記EEPROMの書き
換え時には無効にし、上記EEPROMの書き換え時以外には
伝達するCPU 入出力制御部１０２と、上記アドレス制御
部２０６，上記コントロール信号多重化部２０７，及び
上記CPU 入出力制御部１０２における上記EEPROMの書き
換え時と上記EEPROMの書き換え時以外での動作モードを
切り替えるためのモード切り替え部１０４とを備えたも
のである。これにより、EEPROM書き換え時以外には上記
ソケット部１０５にRAM 基板を装着し、EEPROM書き換え
時にはEEPROM書き換えのための全ての信号を上記ソケッ
ト部１０５から入力することができ、前述の従来の装置
のようにEEPROM書き換えのための信号を入力する専用の
コネクタを基板に設ける必要がないため、基板面積を増
加させることなくEEPROMを基板上に実装したままの状態
で書き換えることができる情報処理装置を得ることがで
きる。

【００１８】以下本実施の形態２における情報処理装置
について詳しく説明する。図４は、上記の図３に示した
情報処理装置の一例を詳細に示したものである。本実施
の形態２における情報処理装置は、上記アドレス制御部
２０６，及び上記コントロール信号多重化部２０７を備
えることにより、EEPROM書き換え信号を全て上記ソケッ
ト部１０５から入力することができるようにし、上記実
施の形態１における装置のようにコネクタ部を設ける必
要が無いようにしたものである。

【００１９】まず、その動作について説明する。SIMMソ
ケット部１０５は、EEPROMを書き換える場合には、外部
からEEPROM１０３にアクセスするための口として使用す
るものであり、EEPROM書き換え時以外には、これにRAM
基板を装着することができる。EEPROM１０３の書き換え
に必要な信号は全て、SIMMソケット部１０５より入力す
る。アドレス制御部２０６はEEPROM書き換え時に、SIMM
ソケット部１０５上のアドレス信号線12bit から２回に
分けて入力されたアドレス信号Ａを、EEPROMへのアドレ
ス信号19bit に変換して出力するものである。コントロ
ール信号多重化部２０７は、EEPROM書き換え時には、SI
MMソケット１０５からのコントロール信号をEEPROM１０
３へのコントロール信号として出力し、EEPROM書き換え
時以外には、CPU １０１から出力されたRAM をコントロ
ールするための信号を入力し、これを上記ソケット部１
０５に出力するように、コントロール信号の入出力先を
切り替えるものである。CPU 入出力信号制御部１０２
は、モード切り替え部１０４からの制御信号により、EE
PROMを書き換える場合には、CPU の入出力信号を無効に
し、EEPROMの書き換え時以外にはCPU の入出力信号をそ
のまま伝達する。モード切り替え部１０４は、スイッチ
をオン／オフすることにより、CPU 入出力制御部１０
２，アドレス制御部２０６，及びコントロール信号多重
化部２０７の上記のEEPROMの書き換え時とそれ以外での
動作を切り替えるための制御信号を出力する。

【００２０】以上のように、本実施の形態２において
は、アドレス制御部２０６，コントロール信号多重化部
２０７，CPU 入出力制御部１０２，及びモード切り替え
部１０４を設けることにより、EEPROM１０３を基板上に
実装したままSIMMソケット部１０５を通じてEEPROMを書
き換えるためのインタフェースを持つことができ、かつ
従来の装置のように基板上にEEPROM書き換えのための専
用コネクタを実装する必要がなくなる。すなわち、EEPR
OM１０３を基板上に実装したままの状態で書き換えるこ
とができ、かつ基板面積の低減された情報処理装置を得
ることができる。

【００２１】なお、本実施の形態２においては、CPU は
データ32bit 、アドレス24bit の幅をもち、SIMMソケッ
ト部はデータ32bit 、アドレス12bit の幅をもち、EEPR
OMはデータ8bit、アドレス19bit 幅のものを４個使用す
る場合について説明したが、それぞれのアドレス／デー
タ幅やEEPROMの個数を限定するものではない。

【００２２】実施の形態３．本発明の実施の形態３にお
ける情報処理装置（請求項３）は、図５に示すように、
上記の実施の形態２における図３に示した情報処理装置
において、データ保持部３１１，及びアドレス信号発生
部３０９に制御信号を出力するとともに上記EEPROM１０
３のための上記コントロール信号を上記ソケット部１０
５に出力するEEPROM書き換え制御部３１０と、上記EEPR
OM１０３に書き込むためのデータを保持し、上記EEPROM
書き換え制御部３１０からの制御信号により上記データ
を上記ソケット部１０５に出力するデータ保持部３１１
と、上記EEPROM１０３のためのアドレス信号を発生し、
上記EEPROM書き換え制御部３１０からの制御信号により
上記アドレス信号を上記ソケット部１０５に出力するア
ドレス信号発生部３０９とを有する、上記ソケット部１
０５に装着されたEEPROM書き換え回路基板３０８を備え
たものである。なお、図５において、図３と同一部分に
は同一符号を付し、その詳しい説明は省略する。

【００２３】以上のような構成をもつ情報処理装置の動
作を説明する。データ保持部３１１はEEPROM１０３に書
き込むためのデータを保持しており、EEPROM書き換え制
御部３１０からの信号によりデータをソケット部（SIMM
ソケット部）１０５に出力する。アドレス信号発生部３
０９はEEPROM１０３に対してのアドレス信号を出力する
ものであり、EEPROM書き換え制御部３１０からの制御信
号によりアドレスをインクリメントしながらこれをアド
レス信号として出力する。EEPROM書き換え制御部３１０
は、アドレス信号発生部３０９、データ保持部３１１に
対しての制御信号を出力するとともに、SIMMソケット部
１０５にEEPROM１０３のためのコントロール信号を出力
する。

【００２４】これにより、EEPROM書き換え時以外には上
記ソケット部１０５にRAM 基板を装着することができ、
EEPROM書き換え時にはEEPROM書き換え回路基板３０８を
装着して、EEPROM書き換えのための全ての信号をこのEE
PROM書き換え回路基板３０８から上記ソケット部１０５
を通じて入力することができ、前述の従来の装置のよう
に、EEPROM書き換えのための信号を入力する専用のコネ
クタを基板に設ける必要がないため、基板面積を増加さ
せることなく、EEPROMを基板上に実装したままの状態で
書き換え可能な情報処理装置を得ることができる。

【００２５】実施の形態４．本発明の実施の形態４にお
ける情報処理装置（請求項４）は、図６に示すように、
上記の実施の形態３における図５に示した情報処理装置
において、上記EEPROM書き換え回路基板４０８を、上記
EEPROM書き換え制御部３１０、上記データ保持部３１
１、及び上記アドレス信号発生部３０９からなり上記EE
PROMの書き換え時に動作するEEPROM書き換え回路４１４
と、上記ソケット部１０５との間でデータの入出力を行
い上記EEPROMの書き換え時以外に動作するメモリモジュ
ール４１２と、上記EEPROMの書き換え時と上記EEPROMの
書き換え時以外での上記EEPROM書き換え回路４１４，及
び上記メモリモジュール４１２の動作モードを切り替え
るための切り替え制御部４１３とを有するものとしたも
のである。なお、図６において、図３，５と同一部分に
は同一符号を付し、その詳しい説明は省略する。

【００２６】以上のような構成をもつ情報処理装置の動
作を説明する。EEPROM書き換え制御部３１０は切り替え
制御部４１３からの制御信号により、EEPROM書き換え時
か否かを判定し、EEPROM書き換え時のみEEPROM書き換え
回路４１４を有効とする。メモリモジュール（RAM ）４
１２はSIMMソケット部１０５にSIMM（RAM 基板）が装着
されている場合と同等の機能を果たすためのものであ
り、切り替え制御部４１３からの制御信号により、EEPR
OM書き換え時か否かを判断し、EEPROM書き換え時以外は
通常のSIMM（RAM 基板）と同等の動作をする。

【００２７】以上のように、SIMMソケット部１０５に、
EEPROM書き換え回路４１４とメモリモジュール４１２を
実装した基板４０８を装着することにより、従来の装置
のように書き換え信号専用のコネクタを基板に設けるこ
となく、EEPROM１０３を基板上に実装したまま書き換え
ることができ、さらにEEPROM書き換え時以外はこの基板
４０８は、RAM 基板（SIMM）と同等の機能を持つため、
この基板４０８をとり外すことなくSIMMソケット部１０
５に装着したままの状態でEEPROM書き換え動作，及びRA
M による通常動作の両方を実現することができる。さら
に、これによりEEPROM内のプログラムやデータを書き換
えながらデバッグをする場合の工数削減が可能となり、
また、この情報処理装置を製造する際の検査工程におい
て、まず検査用プログラムをEEPROMに書き込み、基板の
検査を終了した後に出荷用のプログラムをEEPROMに再度
書き込むといったことが可能となり、工数削減という効
果が得られる。

【００２８】実施の形態５．本発明の実施の形態５にお
ける情報処理装置（請求項５）は、図７に示すように、
与えられた命令の解釈，及び実行を行うCPU １０１と、
プログラム，及びデータを格納するEEPROM１０３と、デ
ータ信号，アドレス信号，及びコントロール信号の伝達
を行うシステムバス１２０と、上記システムバス１２０
に対する信号の入出力がなされるソケット部１０５と、
上記ソケット部１０５上のアドレス信号を、上記システ
ムバス１２０上のアドレス信号に変換するアドレス制御
部２０６と、上記ソケット部１０５上のコントロール信
号を、上記システムバス１２０上のコントロール信号と
して用いるために信号の入出力先を切り換えるコントロ
ール信号多重化部２０７と、上記CPU １０１の入出力信
号を無効にし、または伝達するCPU 入出力制御部１０２
と、上記アドレス制御部２０６，上記コントロール信号
多重化部２０７，及び上記CPU 入出力制御部１０２にお
ける動作モードを切り替えるためのモード切り替え部１
０４と、上記ソケット部１０５に装着され、上記システ
ムバス１２０に対するアクセスを管理するバス管理機能
を有するCPU エミュレーション回路基板５０８とを備え
たものである。

【００２９】以下、その動作を説明する。SIMMソケット
部１０５は、システムバス１２０に対し外部からアクセ
スするための口として使用する。アドレス制御部２０６
は、SIMMソケット部１０５上のアドレスからシステムバ
ス１２０上のアドレスにアドレス信号を変換するための
ものである。コントロール信号多重化部２０７は、SIMM
ソケット１０５上のコントロール信号線をシステムバス
へのコントロール信号線として使用するために、信号の
入出力先を切り替えるものである。CPU 入出力制御部１
０２は、モード切り換え部１０４からの制御信号により
CPU １０１の入出力を無効にすることができるものであ
る。モード切り替え部１０４はスイッチをオン／オフす
ることにより、CPU 入出力制御部１０２，アドレス制御
部２０６，及びコントロール信号多重化部２０７への信
号MODEを切り替える。

【００３０】以上のように、本実施の形態５における情
報処理装置においては、アドレス制御部２０６，コント
ロール信号多重化部２０７，CPU 入出力制御部１０２，
及びモード切替部１０４を設けることにより、SIMMソケ
ット部１０５からシステムバス１２０へのアクセスが可
能となり、またSIMMソケット部１０５にCPU エミュレー
ション回路基板５０８を装着しているため、このCPU エ
ミュレーション回路基板５０８による上記システムバス
１２０に対するアクセスの管理，実行が可能となり、さ
らにこのシステムバス１２０に接続されている全てのデ
バイスへのレジスタアクセスが可能となる。これによ
り、安価な構成によって、システムバス１２０に接続さ
れている個々のデバイスにSIMMソケット部１０５を通じ
て直接アクセスできる情報処理装置が得られる。

【００３１】

【発明の効果】以上のように、この発明（請求項１）に
係る情報処理装置によれば、与えられた命令の解釈，及
び実行を行うCPU と、プログラム，及びデータを格納す
るEEPROMと、上記EEPROMの書き換え時には、該EEPROMを
外部から書き換えるためのアドレス信号，データ信号，
及び制御信号からなる第１のEEPROM書き換え信号の入出
力がなされ、上記EEPROM書き換え時以外には、RAM 基板
が装着されるソケット部と、上記第１のEEPROM書き換え
信号以外の上記EEPROMを外部から書き換えるためのアド
レス信号，データ信号，及び制御信号からなる第２のEE
PROM書き換え信号を入出力するためのコネクタ部と、上
記CPU の入出力信号を上記EEPROMの書き換え時には無効
にし、上記EEPROMの書き換え時以外には伝達するCPU 入
出力制御部と、上記CPU 入出力制御部における上記EEPR
OMの書き換え時と上記EEPROMの書き換え時以外での動作
モードを切り替えるモード切り替え部とを備えたので、
上記EEPROMを基板に実装したままの状態で書き換えるこ
とができ、この際上記コネクタ部から入力する第２のEE
PROM書き換え信号は、EEPROM書き換え信号の内の上記ソ
ケット部から直接入力できない信号のみであるため、上
記コネクタ部の信号線数を前述の従来の装置に設けられ
ていた専用コネクタ部の信号線数より少なくすることが
でき、従って従来の装置より基板面積を低減することが
できる。

【００３２】この発明（請求項２）に係る情報処理装置
によれば、与えられた命令の解釈，及び実行を行うCPU
と、プログラム，及びデータを格納するEEPROMと、上記
EEPROMの書き換え時には、該EEPROMを書き換えるための
アドレス信号，データ信号，及び制御信号からなるEEPR
OM書き換え信号の入出力がなされ、上記EEPROM書き換え
時以外には、RAM 基板が装着可能であるソケット部と、
上記ソケット部を通って入出力するアドレス信号を、上
記EEPROMの書き換え時には上記EEPROM用のアドレス信号
に変換し、上記EEPROMの書き換え時以外にはそのまま伝
達するアドレス制御部と、上記EEPROMの書き換え時に
は、上記ソケット部から入力したコントロール信号を上
記EEPROMに出力し、上記EEPROMの書き換え時以外には、
上記CPU から出力されたRAM をコントロールするための
信号を上記ソケット部に出力するコントロール信号多重
化部と、上記CPU の入出力信号を上記EEPROMの書き換え
時には無効にし、上記EEPROMの書き換え時以外には伝達
するCPU 入出力制御部と、上記アドレス制御部，上記コ
ントロール信号多重化部，及び上記CPU 入出力制御部に
おける上記EEPROMの書き換え時と上記EEPROMの書き換え
時以外での動作モードを切り替えるためのモード切り替
え部とを備えたので、EEPROM書き換え時にはEEPROM書き
換えのための全ての信号を上記ソケット部から入力する
ことができるようになり、基板面積を増大させることな
く、上記EEPROMを基板上に実装したままの状態で書き換
えることができる情報処理装置を得ることができる。

【００３３】この発明（請求項３）に係る情報処理装置
によれば、上記の情報処理装置（請求項２）において、
後述のデータ保持部，及びアドレス信号発生部に制御信
号を出力するとともに上記EEPROMのための上記コントロ
ール信号を上記ソケット部に出力するEEPROM書き換え制
御部と、上記EEPROMに書き込むためのデータを保持し、
上記EEPROM書き換え制御部からの制御信号により上記デ
ータを上記ソケット部に出力するデータ保持部と、上記
EEPROMのためのアドレス信号を発生し、上記EEPROM書き
換え制御部からの制御信号により上記アドレス信号を上
記ソケット部に出力するアドレス信号発生部とを有す
る、上記ソケット部に装着されたEEPROM書き換え回路基
板を備えたので、EEPROM書き換えのための全ての信号を
上記のEEPROM書き換え回路基板から上記ソケット部を通
じて入力することができ、前述の従来の装置のように、
EEPROM書き換えのための信号を入力する専用のコネクタ
を基板に設ける必要がないため、基板面積を増加させる
ことなく、EEPROMを基板上に実装したままの状態で書き
換え可能な情報処理装置を得ることができる。

【００３４】この発明（請求項４）に係る情報処理装置
によれば、上記の情報処理装置（請求項３）において、
上記EEPROM書き換え回路基板を、上記EEPROM書き換え制
御部、上記データ保持部、及び上記アドレス信号発生部
からなり上記EEPROMの書き換え時に動作するEEPROM書き
換え回路と、上記ソケット部との間でデータの入出力を
行い上記EEPROMの書き換え時以外に動作するメモリモジ
ュールと、上記EEPROMの書き換え時と上記EEPROMの書き
換え時以外での上記EEPROM書き換え回路，及び上記メモ
リモジュールの動作モードを切り替えるための切り替え
制御部とを有するものとしたので、上記EEPROM書き換え
回路基板を装着したままの状態でEEPROM書き換え動作，
及びRAM による通常動作の両方を実現することができ
る。さらに、これによりEEPROM内のプログラムやデータ
を書き換えながらデバッグをする場合の工数削減が可能
となり、また、この情報処理装置を製造する際の検査工
程において、まず検査用プログラムをEEPROMに書き込
み、基板の検査を終了した後に出荷用のプログラムをEE
PROMに再度書き込むといったことが可能となり、工数削
減という効果が得られる。

【００３５】この発明（請求項５）に係る情報処理装置
によれば、与えられた命令の解釈，及び実行を行うCPU
と、プログラム，及びデータを格納するEEPROMと、デー
タ信号，アドレス信号，及びコントロール信号の伝達を
行うシステムバスと、上記システムバスに対する信号の
入出力がなされるソケット部と、上記ソケット部上のア
ドレス信号を、上記システムバス上のアドレス信号に変
換するアドレス制御部と、上記ソケット部上のコントロ
ール信号を、上記システムバス上のコントロール信号と
して用いるために信号の入出力先を切り換えるコントロ
ール信号多重化部と、上記CPU の入出力信号を無効に
し、または伝達するCPU 入出力制御部と、上記アドレス
制御部，上記コントロール信号多重化部，及び上記CPU
入出力制御部における動作モードを切り替えるためのモ
ード切り替え部と、上記ソケット部に装着され、上記シ
ステムバスに対するアクセスを管理するバス管理機能を
有するCPU エミュレーション回路基板とを備えたので、
ソケット部からシステムバスへのアクセスが可能とな
り、またCPU エミュレーション回路基板による上記シス
テムバスに対するアクセスの管理，実行が可能となり、
さらにこのシステムバスに接続されている全てのデバイ
スへのレジスタアクセスが可能となる。これにより、安
価な構成によって、システムバスに接続されている個々
のデバイスにソケット部を通じて直接アクセスできる情
報処理装置が得られる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１における情報処理装置
の構成図である。

【図２】 本発明の実施の形態１における情報処理装置
の一例を示す図である。

【図３】 本発明の実施の形態２における情報処理装置
の構成図である。

【図４】 本発明の実施の形態２における情報処理装置
の一例を示す図である。

【図５】 本発明の実施の形態３における情報処理装置
の構成図である。

【図６】 本発明の実施の形態４における情報処理装置
の構成図である。

【図７】 本発明の実施の形態５における情報処理装置
の構成図である。

【符号の説明】

１０１ CPU 、１０２ CPU 入出力制御部、１０３ EE
PROM、１０４ モード切り換え部、１０５ SIMMソケッ
ト部、１０６ コネクタ部、１１０ ＤＡＴＡバス、１
１１ ＡＤＤＲＥＳＳバス、１１２ ＣＯＮＴＲＯＬバ
ス、１２０ システムバス、２０６ アドレス制御部、
２０７ コントロール信号多重化部、３０８ EEPROM書
き換え回路基板、３０９ アドレス信号発生部、３１０
EEPROM書き換え制御部、３１１ データ保持部、４０
８ メモリモジュールを有するEEPROM書き換え回路基
板、４１２ メモリモジュール、４１３ 切り換え制御
部、４１４ EEPROM書き換え回路、５０８ CPU エミュ
レーション回路基板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤川 悟 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 与えられた命令の解釈，及び実行を行う
   CPU と、 プログラム，及びデータを格納するEEPROMと、 上記EEPROMの書き換え時には、該EEPROMを外部から書き
   換えるためのアドレス信号，データ信号，及び制御信号
   からなる第１のEEPROM書き換え信号の入出力がなされ、
   上記EEPROM書き換え時以外には、RAM 基板が装着される
   ソケット部と、 上記第１のEEPROM書き換え信号以外の上記EEPROMを外部
   から書き換えるためのアドレス信号，データ信号，及び
   制御信号からなる第２のEEPROM書き換え信号を入出力す
   るためのコネクタ部と、 上記CPU の入出力信号を上記EEPROMの書き換え時には無
   効にし、上記EEPROMの書き換え時以外には伝達するCPU
   入出力制御部と、 上記CPU 入出力制御部における上記EEPROMの書き換え時
   と上記EEPROMの書き換え時以外での動作モードを切り替
   えるモード切り替え部とを備えたことを特徴とする情報
   処理装置。
2. 【請求項２】 与えられた命令の解釈，及び実行を行う
   CPU と、 プログラム，及びデータを格納するEEPROMと、 上記EEPROMの書き換え時には、該EEPROMを書き換えるた
   めのアドレス信号，データ信号，及び制御信号からなる
   EEPROM書き換え信号の入出力がなされ、上記EEPROM書き
   換え時以外には、RAM 基板が装着可能であるソケット部
   と、 上記ソケット部を通って入出力するアドレス信号を、上
   記EEPROMの書き換え時には上記EEPROM用のアドレス信号
   に変換し、上記EEPROMの書き換え時以外にはそのまま伝
   達するアドレス制御部と、 上記EEPROMの書き換え時には、上記ソケット部から入力
   したコントロール信号を上記EEPROMに出力し、上記EEPR
   OMの書き換え時以外には、上記CPU から出力されたRAM
   をコントロールするための信号を上記ソケット部に出力
   するコントロール信号多重化部と、 上記CPU の入出力信号を上記EEPROMの書き換え時には無
   効にし、上記EEPROMの書き換え時以外には伝達するCPU
   入出力制御部と、 上記アドレス制御部，上記コントロール信号多重化部，
   及び上記CPU 入出力制御部における上記EEPROMの書き換
   え時と上記EEPROMの書き換え時以外での動作モードを切
   り替えるためのモード切り替え部とを備えたことを特徴
   とする情報処理装置。
3. 【請求項３】 請求項２に記載の情報処理装置におい
   て、 後述のデータ保持部，及びアドレス信号発生部に制御信
   号を出力するとともに上記EEPROMのための上記コントロ
   ール信号を上記ソケット部に出力するEEPROM書き換え制
   御部と、上記EEPROMに書き込むためのデータを保持し、
   上記EEPROM書き換え制御部からの制御信号により上記デ
   ータを上記ソケット部に出力するデータ保持部と、上記
   EEPROMのためのアドレス信号を発生し、上記EEPROM書き
   換え制御部からの制御信号により上記アドレス信号を上
   記ソケット部に出力するアドレス信号発生部とを有す
   る、上記ソケット部に装着されたEEPROM書き換え回路基
   板を備えたことを特徴とする情報処理装置。
4. 【請求項４】 請求項３に記載の情報処理装置におい
   て、 上記EEPROM書き換え回路基板は、上記EEPROM書き換え制
   御部、上記データ保持部、及び上記アドレス信号発生部
   からなり上記EEPROMの書き換え時に動作するEEPROM書き
   換え回路と、上記ソケット部との間でデータの入出力を
   行い上記EEPROMの書き換え時以外に動作するメモリモジ
   ュールと、上記EEPROMの書き換え時と上記EEPROMの書き
   換え時以外での上記EEPROM書き換え回路，及び上記メモ
   リモジュールの動作モードを切り替えるための切り替え
   制御部とを有するものであることを特徴とする情報処理
   装置。
5. 【請求項５】 与えられた命令の解釈，及び実行を行う
   CPU と、 プログラム，及びデータを格納するEEPROMと、 データ信号，アドレス信号，及びコントロール信号の伝
   達を行うシステムバスと、 上記システムバスに対する信号の入出力がなされるソケ
   ット部と、 上記ソケット部上のアドレス信号を、上記システムバス
   上のアドレス信号に変換するアドレス制御部と、 上記ソケット部上のコントロール信号を、上記システム
   バス上のコントロール信号として用いるために信号の入
   出力先を切り換えるコントロール信号多重化部と、 上記CPU の入出力信号を無効にし、または伝達するCPU
   入出力制御部と、 上記アドレス制御部，上記コントロール信号多重化部，
   及び上記CPU 入出力制御部における動作モードを切り替
   えるためのモード切り替え部と、 上記ソケット部に装着され、上記システムバスに対する
   アクセスを管理するバス管理機能を有するCPU エミュレ
   ーション回路基板とを備えたことを特徴とする情報処理
   装置。