JPH10149281A

JPH10149281A - 信号処理装置

Info

Publication number: JPH10149281A
Application number: JP31860896A
Authority: JP
Inventors: Goro Sakata; 吾朗坂田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1996-11-15
Filing date: 1996-11-15
Publication date: 1998-06-02

Abstract

(57)【要約】【課題】信号の発生を中断することなく信号処理のプ
ログラムを変更することができるようにする。【解決手段】ＤＳＰ１１にはＲＯＭ１２及びＲＡＭ１
３が接続され、ホストマイコン１４から得られるプログ
ラムをプログラムローダ１５に記憶して、演算器部１６
においてその記憶したプログラムに基づく演算を行う。
ＤＳＰ１１で処理された信号は、Ｄ／Ａコンバータ１７
を介して出力部１８から送出される。プログラムローダ
１５のプログラムの一部を書き換える期間中は、書き換
えのためにプログラムローダに入力されるプログラムの
一部を演算器部１６に入力することにより、楽音の発生
を中断することなくプログラムを変更する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】この発明は、所定のプログラ
ムにしたがって処理した信号を発生する信号処理装置に
関する。

【０００２】

【従来の技術】このような信号処理装置においては、信
号処理のアルゴリズムのプログラムをあらかじめメモリ
に記憶させておき、そのプログラムを読み出して信号処
理を行っている。例えば、電子楽器やエフェクタ等にお
いては、１サンプリングの音色作成アルゴリズムや効果
処理アルゴリズムのプログラムをＤＳＰ（デジタル信号
処理プロセッサ）のメモリにロードしておき、発音する
楽音の音色や効果を制御している。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
信号処理装置においては、プログラムを変更する場合に
は、装置の動作を停止してプログラムの書き換えをしな
ければならない。例えば、電子楽器やエフェクタ等にお
いては、ＤＳＰに求められる信号処理の種類が増加して
おり、演奏中に音色や効果を変更することも望まれてき
ている。ところが、演奏中に音色作成アルゴリズムや効
果処理アルゴリズムを変更するために、ホストマイコン
（メインＣＰＵ）から与えられるプログラムによってメ
モリの内容を書き換える場合には、その間、ＤＳＰの動
作を停止させてプログラムの書き換えをしなければなら
ない。このため、ＤＳＰの動作停止によって楽音の発生
が中断するので、音の中断による耳ざわりな音が発生す
るという問題があった。この発明の課題は、発生する信
号を中断することなく信号処理のプログラムを変更する
ことができるようにすることである。

【０００４】

【課題を解決するための手段】この発明は、信号処理の
ためのプログラムを記憶する記憶手段と、この記憶手段
から読み出された前記プログラムに応じた演算により信
号を発生する演算手段と、この演算手段の演算中に前記
記憶手段のプログラムの一部を書き換える書換手段と、
この書換手段が前記プログラムの一部を書き換える期間
中は、前記演算手段に対して信号の発生を停止させない
ための所定の制御指令を与える制御手段と、を備えた構
成になっている。この発明によれば、発生する信号が中
断することにより不具合が生じる信号処理装置におい
て、プログラムの一部を書き換える期間中は、例えば、
書き換えのために記憶手段に入力されるプログラムの一
部を演算手段に入力する指令等のように、信号の発生を
停止させないための所定の制御指令を与えるので、装置
の動作中にプログラムの一部を書き換える際にも、信号
の発生が中断することがない。

【０００５】

【発明の実施の形態】以下、図１〜図７を参照して、こ
の発明を電子楽器に適用した場合の第１〜第４実施形態
を説明する。各実施形態の電子楽器においては、図１に
示すように、ＯＳＣ１、ＯＳＣ２……からなる複数の音
源手段１からの原信号をＭＩＸＥＲ２で合成して合成信
号を生成し、ＥＦＦＥＣＴ１、ＥＦＦＥＣＴ２からなる
複数の効果手段３によって合成信号を加工して効果信号
を生成し、さらに合成信号、効果信号をＭＩＸＥＲ４で
合成して出力している。音源手段１、ＭＩＸＥＲ２、効
果手段３、ＭＩＸＥＲ４は、電子楽器のホストマイコン
から与えられるプログラムによりＤＳＰで実現すること
ができる。

【０００６】したがって、各実施形態における電子楽器
は、図２に示すようなシステム構成となる。ＤＳＰ１１
にはＲＯＭ１２及びＲＡＭ１３が接続され、ホストマイ
コン１４から得られるプログラムをプログラムローダ１
５に記憶して、演算器部１６においてその記憶したプロ
グラムに基づく演算を行う。ＤＳＰ１１で処理された信
号は、Ｄ／Ａコンバータ１７を介して出力部１８から送
出される。プログラムローダ１５には、図３に示すよう
に、ＯＳＣ１〜ＭＩＸＥＲの複数のブロックのアルゴリ
ズムのプログラムが記憶される。

【０００７】次に、この発明の第１実施形態について図
２及び図４を参照して説明する。図２のＤＳＰ１１のプ
ログラムローダ１５は、図４に示すように、ＢＵＳ（シ
ステムバス）１０１にＤＲ（ライトデータレジスタ）１
０２、ＣＲ（コマンドレジスタ）１０３、ＡＲ（アドレ
スレジスタ）１０４のそれぞれの入力が接続されてい
る。そして、ＤＲ１０２の出力はプログラムメモリ１０
５の入力ＤＩ、及びＳＥＬ（セレクタ）１０６の一方の
入力ａに接続され、プログラムメモリ１０５の出力ＤＯ
はＳＥＬ１０６の他方の入力ｂに接続されている。ま
た、ＣＲ１０３の出力はＡＮＤ（２入力アンド回路）１
０７の一方の入力ａに接続され、ＡＲ１０４の出力はＣ
ＭＰ（比較回路）１０８の一方の入力ａに接続されてい
る。

【０００８】ＣＭＰ１０８の他方の入力ｂ及びプログラ
ムメモリ１０５のアドレス入力Ａには、１サンプリング
期間においてプログラムメモリ１０５のアドレスをカウ
ントするためのＰＣ（プログラムカウンタ）１０９が接
続されている。そして、ＣＭＰ１０８の出力はＡＮＤ１
０７の他方の入力ｂに接続されている。また、ＡＮＤ１
０７の出力はプログラムメモリ１０５の書込制御入力Ｗ
Ｅ、及びＳＥＬ１０６の選択入力ｃに接続されている。
プログラムメモリ１０５は、ＷＥが１（ハイレベル；以
下同様）のときに、ＤＩに入力されたプログラムデータ
がアドレス入力Ａから与えられるアドレスのエリアに書
き込まれる。また、ＳＥＬ１０６は、選択制御入力ｃが
１のときはＤＲ１０２からのプログラムデータを選択し
て出力し、選択制御入力ｃが０（ローレベル；以下同
様）のときはプログラムメモリ１０５のＤＯから読み出
されたプログラムデータを選択して出力する。

【０００９】ＳＥＬ１０６の選択出力はＩＲ（インスト
ラクションレジスタ）１１０の入力に接続され、ＩＲ１
１０の出力はＰＤ（プログラムデコーダ）１１１の入力
に接続されている。そして、ＰＤ１１１の出力は図２に
示す演算器部１６に接続されている。演算器部１６で
は、ＰＤ１１１からのプログラムをＰＣ１０９のカウン
トアップにより１ステップづつ実行して、ＤＡ１７に出
力するための楽音信号を生成する。

【００１０】次に、第１実施形態の動作について説明す
る。今、図４のプログラムメモリ１０５に所定のプログ
ラムがロードされているとする。このプログラムは複数
のステップで構成され、プログラムを実行する場合に
は、ＣＲ１０３は０にセットされ、ＡＮＤ１０７の出力
は０になっている。したがって、プログラムメモリ１０
５のＷＥは０であり、ＳＥＬ１０６の選択制御入力ｃは
０である。この場合には、プログラムメモリ１０５は読
出モードであり、かつ、ＳＥＬ１０６はプログラムメモ
リ１０５側を選択する。そして、ＰＣ１０９のカウント
値に応じて、プログラムメモリ１０５にロードされてい
るプログラムが１ステップづつ読み出されて、ＩＲ１１
０及びＰＤ１１１を介して図２の演算器部１６に入力さ
れる。

【００１１】次に、プログラムメモリ１０５のプログラ
ムの一部を変更する場合には、変更するステップのアド
レスをＡＲ１０４にセットする。例えば、ステップ３の
内容を変更する場合にはＡＲ１０４に３をセットする。
さらに、ＣＲ１０３に１をセットする。したがって、Ａ
ＮＤ１０７の一方の入力ａは１、ＣＭＰ１０８の一方の
入力ａは３になる。そして、ＰＣ１０９がカウントを０
から開始すると、０〜２まではＣＭＰ１０８の出力すな
わちＡＮＤ１０７の他方の入力ｂは０である。したがっ
て、この間はプログラムメモリ１０５のＷＥ及びＳＥＬ
１０６の選択制御入力ｃは０である。この結果、プログ
ラムメモリ１０５は読出モードとなり、プログラムのス
テップ０〜２が読み出されて演算器部１６に入力され
る。

【００１２】次に、ＰＣ１０８のカウント値が３になる
と、ＣＭＰ１０８の２つの入力ａ、ｂが一致してその出
力が１すなわちＡＮＤ１０７の他方の入力ｂが１にな
る。すると、プログラムメモリ１０５のＷＥ及びＳＥＬ
１０６の選択制御入力ｃは１になる。したがって、プロ
グラムメモリ１０５は書込モードになるとともに、ＳＥ
Ｌ１０６はＤＲ１０２側を選択する。この結果、プログ
ラムメモリ１０５にはＤＩに入力されたステップ３のプ
ログラムデータが書き込まれ、同時にＳＥＬ１０６から
はＤＲ１０２からのステップ３のプログラムデータが演
算器部１６に入力される。

【００１３】次に、ＰＣ１０８のカウント値が４になる
と、ＣＭＰ１０８の２つの入力ａ、ｂが一致せずその出
力が０すなわちＡＮＤ１０７の他方の入力ｂが０になる
ので、プログラムメモリ１０５のＷＥ及びＳＥＬ１０６
の選択制御入力ｃは０になる。したがって、プログラム
メモリ１０５は再び読出モードになるとともに、ＳＥＬ
１０６はプログラムメモリ１０５側を選択する。この結
果、プログラムのステップ４が読み出されて演算器部１
６に入力される。この後、ＰＣ１０９のカウント値が５
〜最終ステップと変化すると、プログラムのステップ５
〜最終ステップが順に読み出されて演算器部１６に入力
される。

【００１４】次のサンプリング期間に、ＰＣ１０９のカ
ウント値が０に戻って０〜最終ステップとカウントアッ
プすると、プログラムメモリ１０５は読出モードを維持
した状態で、１サンプリングのプログラムがステップ０
〜最終ステップの順に読み出されて演算器部１６に入力
される。この場合には、当然のことながら、ステップ３
の内容は変更されたプログラムデータになっている。

【００１５】プログラムメモリ１０５にロードされてい
るプログラムにおいて複数のステップの内容を変更する
場合には、各サンプリングごとに１つのステップを書き
込んで変更するが、アドレスレジスタＡＲを複数設け
て、その複数に相当するステップ数を１サンプリング期
間に一度に変更する構成にしてもよい。

【００１６】このように、上記第１実施形態によれば、
ＤＳＰ１１は、演算器部１６の演算中にプログラムメモ
リ１０５のプログラムの一部を書き換えるとともに、書
き換え期間中は、書き換えのためにプログラムメモリ１
０５に入力されるプログラムの一部を演算器部１０５に
入力する指令、すなわち楽音信号の発生を停止させない
ための所定の制御指令を発する。したがって、ＤＳＰ１
１の動作中にプログラムの一部を書き換える際にも、楽
音の発生が中断することがないので、音の中断による耳
ざわりなクリック音が発生しない。

【００１７】次に、この発明の第２実施形態について図
２及び図５を参照して説明する。図２のＤＳＰ１１のプ
ログラムローダ１５は、図５に示すように、ＢＵＳ（シ
ステムバス）２０１にＤＲ（ライトデータレジスタ）２
０２、ＣＲ（コマンドレジスタ）２０３、ＡＲ（アドレ
スレジスタ）２０４のそれぞれの入力が接続されてい
る。そして、ＤＲ２０２の出力は２つのプログラムメモ
リ２０５Ａ、２０５Ｂの入力ＤＩに接続され、それぞれ
の出力はＳＥＬ（セレクタ）２０６の各入力ａ、ｂに接
続されている。また、ＣＲ１０３の出力はＡＮＤ（２入
力アンド回路）２０７Ａの一方の入力ａ、及び別のＡＮ
Ｄ２０７Ｂの一方の入力ａに接続されている。そして、
ＡＮＤ２０７Ａ、２０７Ｂの各出力はプログラムメモリ
２０５Ａ、２０５Ｂの各書込制御入力ＷＥに接続されて
いる。

【００１８】ＡＲ２０４の出力はＳＥＬ２０８Ａ、２０
８Ｂのそれぞれ一方の入力ａに接続されている。このＳ
ＥＬ２０８Ａ、２０８Ｂのそれぞれ他方の入力ｂには、
１サンプリング期間を０〜最終ステップまでカウントす
るＰＣ（プログラムカウンタ）２０９が接続されてい
る。このＰＣ２０９は、１サンプリング期間を０から最
終ステップまでカウントし、そのカウント値をＳＥＬ２
０８Ａ、２０８Ｂに入力する。ＳＥＬ２０８Ａ、２０８
Ｂの出力はそれぞれプログラムメモリ２０５Ａ、２０５
Ｂのアドレス入力Ａに接続されている。

【００１９】ＴＭＧ（タイミングジェネレータ）２１０
は、ＳＥＬ２０６の選択制御入力ｃ、ＡＮＤ２０７Ｂの
一方の入力ｂ、ＳＥＬ２０８Ｂの選択制御入力ｃ、及び
ＩＮＶ（インバータ）２１１の入力に接続され、１サン
プリング期間ごとに反転するタイミングパルスをそれぞ
れに入力する。そして、ＩＮＶ２１１の出力は、ＡＮＤ
２０７Ａの一方の入力ｂ、ＳＥＬ２０８Ａの選択制御入
力ｃに接続され、ＩＮＶ２１１で反転されたタイミング
パルスをそれぞれに入力する。

【００２０】そして、ＳＥＬ２０６の選択出力はＩＲ
（インストラクションレジスタ）２１２の入力に接続さ
れ、ＩＲ２１２の出力はＰＤ（プログラムデコーダ）２
１３の入力に接続されている。そして、ＰＤの出力は図
２に示す演算器部１６に接続されている。演算器部１６
では、ＰＤ２１３からのプログラムをＰＣ２０９のカウ
ントアップにより１ステップづつ実行して、ＤＡ１７に
出力する楽音信号を生成する。

【００２１】次に、第２実施形態の動作について説明す
る。今、図５のプログラムメモリ２０５Ａ及び２０５Ｂ
にステップ０から最終ステップまでのプログラムがロー
ドされているとする。このプログラムを実行する場合に
は、ＣＲ２０３は０にセットされ、ＡＮＤ２０７Ａ、２
０７Ｂの出力は０になっている。したがって、プログラ
ムメモリ２０５Ａ、２０５ＢのＷＥは０になっている。
この場合には、プログラムメモリ２０５Ａ、２０５Ｂは
読出モードになっている。したがって、それぞれＳＥＬ
２０８Ａ、２０８Ｂの出力であるアドレスのプログラム
データが読み出される。この場合、ＳＥＬ２０８Ａ、２
０８Ｂの選択制御入力ｃには、１サンプリングごとに反
転するタイミングパルスが互いに異なる値１及び０で入
力される。

【００２２】この結果、値１のタイミングパルスが入力
されたＳＥＬに接続されているプログラムメモリのプロ
グラムがＰＣ２０９のカウントに応じて、ステップ０か
ら最終ステップまで順に読み出されてＳＥＬ２０６に入
力される。このとき、ＳＥＬ２０６の選択制御入力ｃは
読み出し中のプログラムメモリを選択するようになって
いるので、読み出されたプログラムがＩＲ２１２、ＰＤ
２１３を介して図２の演算器部１６に入力される。次の
サンプリング期間になると、他方のプログラムメモリの
プログラムがＰＣ２０９のカウントに応じて、ステップ
０から最終ステップまで順に読み出されてＳＥＬ２０６
に入力され、ＩＲ２１２、ＰＤ２１３を介して演算器部
１６に入力される。

【００２３】次に、プログラムの一部を変更する場合に
は、変更するステップのアドレスをＡＲ２０４にセット
する。したがって、ＳＥＬ２０８Ａ、２０８Ｂのそれぞ
れの一方の入力ａに変更するステップのアドレスが入力
される。この場合において、ＴＭＧ２１０のタイミング
パルスが１であるとすると、ＳＥＬ２０８Ａは選択制御
入力ｃが０であるのでＰＣ２０９からの入力を選択出力
とし、ＳＥＬ２０８Ｂは選択制御入力ｃが１であるので
ＡＲ２０４からの入力を選択出力とする。またこの場
合、ＳＥＬ２０６は選択制御入力ｃが１であるのでプロ
グラムメモリ２０５Ａから読み出されるプログラムを選
択出力とする。また、ＡＮＤ２０７Ａの一方の入力ｂは
０、ＡＮＤ２０７Ｂの一方の入力ｂは１となっている。

【００２４】この状態で、ＰＣ２０９が０から最終ステ
ップまでカウントアップすると、プログラムメモリ２０
５Ａに記憶されているプログラムが各ステップごとに読
み出されて、ＳＥＬ２０６を経て、ＩＲ２１２、ＰＤ２
１３を介して演算器部１６に入力される。その読み出し
中において、ＰＣ２０９のカウント値が変更するステッ
プのアドレスになったとき、ＣＲ２０３に１をセットす
る。すると、ＡＮＤ２０７Ｂの出力が１になり、プログ
ラムメモリ２０５Ｂが書込モードとなる。この結果、Ｄ
Ｒ２０２からプログラムメモリ２０５Ｂに入力されたプ
ログラムデータがＡＲ２０４にセットされているアドレ
スのエリアに書き込まれる。書き込み後は、ＣＲ２０３
に０をセットして書き込みを禁止する。

【００２５】次に、サンプリング期間が終了してＴＭＧ
２１０のタイミングパルスが０になると、ＡＮＤ２０７
Ｂの一方の入力ｂが０になるとともに、ＳＥＬ２０８Ｂ
の選択制御入力ｃが０になり、ＳＥＬ２０６の選択制御
入力ｃが０（プログラムメモリ２０５Ｂを選択）にな
る。したがって、プログラムメモリ２０５Ｂは読出モー
ドになり、ＰＣ２０９が０から最終ステップまでカウン
トアップすると、プログラムメモリ２０５Ｂの変更され
たプログラムが１ステップづつ読み出されて、演算器部
１６に入力される。

【００２６】一方、ＩＮＶ２１１の出力が１になるの
で、ＡＮＤ２０７Ａの一方の入力ｂが１になるととも
に、ＳＥＬ２０８Ａの選択制御入力ｃが１になる。この
ときＣＲ２０３に１をセットすると、プログラムメモリ
２０５Ａは書込モードになる。したがって、プログラム
の一部を変更する場合には、変更するステップのアドレ
スをＡＲ２０４にセットすることにより、そのステップ
のプログラムがプログラムメモリ２０５Ａに書き込まれ
る。そして、次のサンプリング期間に変更されたプログ
ラムがプログラムメモリ２０５Ａから読み出されて、演
算器部１６に入力されることになる。

【００２７】このように、上記第２実施形態によれば、
２つのプログラムメモリ２０５Ａ及び２０５Ｂをサンプ
リング期間ごとに交互に、その一方を読出モード他方を
書込モードにすることにより、一方のプログラムメモリ
からプログラムを読み出しているときに、他方のプログ
ラムメモリに変更するプログラムを書き込むことができ
る。したがって、ＤＳＰ１１の動作中にプログラムの一
部を書き換える際にも、楽音の発生が中断することがな
いので、音の中断による耳ざわりなクリック音が発生し
ない。

【００２８】なお、上記第２実施形態においては、別々
の２つのプログラムメモリ２０５Ａ及び２０５Ｂを設け
る構成にしたが、同一のメモリに２つのエリアを設け
て、交互にアクセスする構成にしてもよい。

【００２９】次に、この発明の第３実施形態について図
２及び図６を参照して説明する。図２のＤＳＰ１１のプ
ログラムローダ１５は、図６に示すように、ＢＵＳ（シ
ステムバス）３０１にＤＲ（ライトデータレジスタ）３
０２、ＣＲ（コマンドレジスタ）３０３、ＡＲ（アドレ
スレジスタ）３０４のそれぞれの入力が接続されてい
る。そして、ＤＲ３０２の出力はプログラムメモリ３０
５の入力ＤＩに接続されている。また、ＣＲ１０３の出
力はＡＮＤ（２入力アンド回路）３０６の一方の入力ａ
に接続され、ＡＮＤ３０６の他方の入力ｂにはＣＭＰ
（比較回路）３０７の出力が接続されている。そして、
このＣＭＰ３０７の一方の入力ａにはＡＲ３０４の出力
が接続され、他方の入力ｂにはＰＣ（プログラムカウン
タ）３０８が接続されている。ＰＣ３０８はプログラム
メモリ３０５のアドレス入力Ａにも接続され、１サンプ
リング期間において０から最終ステップまでのカウント
値をプログラムメモリ３０５にアドレスとして入力す
る。

【００３０】ＡＮＤ３０６の出力はプログラムメモリ３
０５の書込制御入力ＷＥに接続されているとともに、Ｉ
ＮＶ（インバータ）３０９の入力に接続されている。Ｉ
ＮＶ３０９の出力はＡＮＤ（２入力アンド回路）３１０
の一方の入力ａに接続され、ＡＮＤ３１０の他方の入力
ｂにはプログラムメモリ３０５の出力ＤＯが接続されて
いる。そして、ＡＮＤ３１０の出力はＩＲ（インストラ
クションレジスタ）３１１の入力に接続され、ＩＲ３１
１の出力はＰＤ（プログラムデコーダ）３１２の入力に
接続されている。

【００３１】次に、第３実施形態の動作について説明す
る。通常は、ＣＲ３０３に０がセットされている。この
場合には、プログラムメモリ３０５の書込制御入力ＷＥ
は０となるので、プログラムメモリ３０５は読出モード
になる。また、ＩＮＶ３０９の入力が０すなわち出力が
１になるので、ＡＮＤ３１０の一方の入力ａも１にな
り、ＡＮＤ３１０は導通状態となり他方の入力ｂが出力
される。したがって、ＰＣ３０８が０から最終ステップ
までカウントアップすると、プログラムメモリ３０５の
プログラムが１ステップづつ読み出されて、ＩＲ３１１
及びＰＤ３１２を介して図２の演算器部１６に入力され
る。

【００３２】次に、プログラムの一部を変更する場合に
は、ＣＲ３０３に１をセットするとともに、変更するス
テップのアドレスをＡＲ３０４にセットする。したがっ
て、ＡＮＤ３０６の一方の入力ａが１になる。この場合
において、ＰＣ３０８のカウント値が変更するステップ
のアドレスに一致すると、ＣＭＰ３０７の出力が１にな
り、ＡＮＤ３０６の他方の入力ｂが１になる。このた
め、ＡＮＤ３０６の出力が１すなわちプログラムメモリ
２０５のＷＥが１、及びＩＮＶ３０９の入力が１にな
る。したがって、プログラムメモリ２０５が書込モード
になるとともに、ＩＮＶ３０９の出力０を一方の入力ａ
に受けたＡＮＤ３１０が遮断状態となる。そして、変更
されたプログラムデータが、プログラムメモリ３０５の
ＡＲ３０４にセットしたアドレスのエリアに書き込まれ
る。また、このとき、プログラムメモリ３０５のＤＯか
らのプログラムはＡＮＤ３１０で遮断されて、ＩＲ３１
１はＮＯＰとなり、演算器部１６は直前の状態を保持す
る。この場合でも、ＤＳＰ１１の動作が停止することは
ないので、発生する楽音が停止することはない。

【００３３】この後、ＰＣ３０８がカウントアップして
変更するステップのアドレスを超えると、ＣＭＰ３０７
の出力が０になるので、再び、プログラムメモリ２０５
のＷＥが０となって読出モードとなり、ＡＮＤ３１０は
導通状態となる。したがって、ＰＣ３０８がカウントア
ップすると、変更されたプログラムデータの次のステッ
プから再びプログラムが読み出され、演算器部１６に入
力される。そして、次のサンプリング期間になると、Ｃ
Ｒ３０３に０をセットし、ＡＮＤ３０６の出力を０にし
てプログラムメモリ３０５を読出モードにする。したが
って、ＰＣ３０８が０から最終ステップまでカウントア
ップしていくと、プログラムメモリ３０５からは変更さ
れたプログラムが読み出されて演算器部１６に入力され
る。

【００３４】このように、上記第３実施形態によれば、
プログラムメモリ３０５のプログラムを変更する場合に
は、変更されたプログラムデータを書き込む期間は、プ
ログラムメモリ３０５からのプログラムの読み出しを停
止する。このときは、演算器部１６にはプログラムが入
力されないので、正規の楽音ではなくなるが、発音その
ものは中断しない。したがって、ＤＳＰ１１の動作中に
プログラムの一部を書き換える際に、音の中断による耳
ざわりなクリック音が発生しない。

【００３５】次に、この発明の第４実施形態について図
２、図３及び図７を参照して説明する。図２のＤＳＰ１
１のプログラム・ローダ１５は、図７に示すように、Ｂ
ＵＳ（システムバス）４０１にＤＲ（ライトデータレジ
スタ）４０２、ＣＲ（コマンドレジスタ）４０３、３つ
のＡＲ（アドレスレジスタ）すなわちＡＲ４０４、ＡＲ
４０５、ＡＲ４０６のそれぞれの入力が接続されてい
る。そして、ＤＲ４０２の出力はプログラムメモリ４０
７の入力ＤＩに接続されている。また、ＣＲ４０３の出
力はＡＮＤ（２入力アンド回路）４０８の一方の入力ａ
に接続されている。

【００３６】ＡＲ４０４の出力は２つのＣＭＰ（比較回
路）の１つであるＣＭＰ４０９の一方の入力ａに接続さ
れ、ＡＲ４０５の出力はもう１つのＣＭＰ４１０の一方
の入力ａに接続されている。そして、それぞれのＣＭＰ
４０９、４１０の他方の入力ｂにはＰＣ（プログラムカ
ウンタ）４１１が接続されている。ＣＭＰ４０９は、Ｐ
Ｃ４１１のカウント値がＡＲ４０４のアドレスの値以上
のとき１その他のときは０となる。また、ＣＭＰ４１０
は、ＰＣ４１１のカウント値がＡＲ４０５のアドレスの
値以下のとき１その他のときは０となる。これら２つの
ＣＭＰ４０９、４１０の各出力はＡＮＤ４１２の各入力
ａ、ｂに接続されている。そして、ＡＮＤ４１２の出力
は、一方の入力ａがＣＲ４０３が接続されているＡＮＤ
４０８の他方の入力ｂに接続されている。

【００３７】ＰＣ４１１はＳＥＬ４１３の一方ａにも接
続され、ＳＥＬ４１１の他方の入力ｂにはＡＲ４０６の
出力が接続されている。ＳＥＬ４１３の出力はプログラ
ムメモリ４０５のアドレス入力Ａに接続され、ＳＥＬ４
１３の選択制御入力ｃにはＡＮＤ４０８の出力が接続さ
れている。そして、この入力ＳＥＬ４１３の選択制御入
力ｃが０のときはＰＣ４１１のカウント値がアドレス入
力Ａになり、選択制御入力が１のときはＡＲ４０６のア
ドレスがアドレス入力Ａになる。ＡＮＤ４０８の出力
は、プログラムメモリ４０５の書込制御入力ＷＥに接続
され、さらにＩＮＶ（インバータ）４１４の入力に接続
されている。

【００３８】ＩＮＶ４１４の出力はＡＮＤ４１５の一方
の入力ａに接続され、ＡＮＤ４１５の他方の入力ｂには
プログラムメモリ４０７の出力ＤＯが接続されている。
そして、ＡＮＤ４１５の出力はＩＲ（インストラクショ
ンレジスタ）４１６の入力に接続され、ＩＲ４１６の出
力はＰＤ（プログラムデコーダ）４１７の入力に接続さ
れている。

【００３９】次に、第４実施形態の動作について説明す
る。通常は、ＣＲ４０３には０がセットされている。こ
の場合には、プログラムメモリ４０７の書込制御入力Ｗ
Ｅは０であり、プログラムメモリ４０７は読出モードに
なっている。また、この場合には、ＩＮＶ４１４の入力
が０すなわち出力が１になっているので、ＡＮＤ４１５
の一方の入力ａも１になり、ＡＮＤ４１５は他方の入力
ｂが出力される導通状態となる。したがって、ＰＣ４１
１が０から最終ステップまでカウントアップすると、プ
ログラムメモリ４０７のプログラムが１ステップづつ読
み出されて、ＩＲ４１６及びＰＤ４１７を介して図２の
演算器部１６に入力される。

【００４０】次に、図３に示したプログラムのＯＳＣ２
のアルゴリズムの一部を変更する場合には、ＣＲ４０３
に１をセットするとともに、ＯＳＣ２のアドレスの範囲
の開始アドレス（例えば３１）をＡＲ４０４にセット
し、最終アドレス（例えば７０）をＡＲ４０５にセット
する。この場合において、ＰＣ４１１のカウント値が０
〜３０の間はＣＭＰ４０９の出力が０であるので、ＡＮ
Ｄ４１２の出力が０であり、ＡＮＤ４０８の出力すなわ
ちプログラムメモリ４０７のＷＥが０である。この場合
はＳＥＬ４１３の選択制御入力ｃが０であり、ＰＣ４１
１のカウント値がプログラムメモリ４０７のＡに入力さ
れる。またこの場合はＩＮＶ４１４の出力が１であり、
ＡＮＤ４１５の一方の入力ａは１である。したがって、
プログラムメモリ４０７は読出モードになっていて、Ｐ
Ｃ４１１のカウントアップに応じて読み出されたプログ
ラムが導通状態のＡＮＤ４１５を通り、ＩＲ４１６及び
ＰＤ４１７を介して図２の演算器部１６に入力される。

【００４１】ＰＣ４１１のカウント値が３１〜７０の間
は、ＣＭＰ４０９の出力及びＣＭＰ４１０の出力がとも
に１になり、ＡＮＤ４１２の出力が１になる。また、Ｃ
Ｒ４０４の出力が１であるので、ＡＮＤ４０８の出力が
１すなわちプログラムメモリ４０７のＷＥが１、ＩＮＶ
４１４の入力が１で出力が０である。この場合は、プロ
グラムメモリ４０７は書込モードになり、ＡＮＤ４１５
は遮断状態になる。またこの場合、ＳＥＬ４１３の選択
制御入力ｃが１になり、ＡＲ４０６にセットされたアド
レスがプログラムメモリ４０７のＡに入力される。この
とき、プログラムメモリ４０７のＤＯからのプログラム
はＡＮＤ４１５で遮断されて、ＩＲ４１６はＮＯＰとな
り、演算器部１６は直前の状態を保持する。この場合で
も、ＤＳＰ１１の動作が停止することはないので、発生
する楽音が停止することはない。

【００４２】例えば、図３に示したＯＳＣ２のブロック
の３５、５０、６５のアドレスのプログラムデータを変
更する場合、まずＡＲ４０６に３５をセットするととも
に、変更するプログラムデータをＤＲ４０２にセットす
る。このときは、プログラムメモリ４０７のＡは３５に
なり、そのアドレスのプログラムデータを書き換える。
同様に、ＡＲ４０６に５０、６５をセットするととも
に、変更するプログラムデータをＤＲ４０２にセットす
る。そして、プログラムメモリ４０７の５０、６５のア
ドレスのプログラムデータを書き換える。この場合の書
き換えは、１サンプリング内にすべて行うようにしても
よく、１サンプリングごとに１回の書き換えを行うよう
にしてもよい。

【００４３】次に、ＰＣ４１１のカウント値が７１以上
になると、ＣＭＰ４１０の出力が０であるので、ＡＮＤ
４１２の出力が０であり、ＡＮＤ４０８の出力すなわち
プログラムメモリ４０７のＷＥが０である。この場合は
ＳＥＬ４１３の選択制御入力ｃが０であり、ＰＣ４１１
のカウント値がプログラムメモリ４０７のＡに入力され
る。またこの場合はＩＮＶ４１４の出力が１であり、Ａ
ＮＤ４１５の一方の入力は１である。したがって、プロ
グラムメモリ４０７は再び読出モードになっていて、Ｐ
Ｃ４１１のカウントアップに応じて読み出されたＯＳＣ
３以降のプログラムが導通状態のＡＮＤ４１５を通り、
ＩＲ４１６及びＰＤ４１７を介して図２の演算器部１６
に入力される。

【００４４】このように、上記第４実施形態によれば、
プログラムの一部を変更する場合は、変更対象となるプ
ログラムデータが存在するアルゴリズム全体の読み出し
を停止して、その間に変更対象のプログラムデータのア
ドレスをＰＣ４１１とは別のＡＲ４０６にセットして書
き換えを行う。この場合、変更対象となるプログラムデ
ータが存在するアルゴリズムは演算器部１６に入力され
ないので、正規の楽音ではなくなるが、発音そのものは
中断しない。したがって、ＤＳＰ１１の動作中にプログ
ラムの一部を書き換える際に、音の中断による耳ざわり
なクリック音が発生しない。また、プログラムメモリ４
０７の書き込みタイミングをＰＣ４１１のカウントに同
期させる必要がないので書き込み処理が簡単になる。

【００４５】なお、上記各実施形態においては、信号処
理装置として電子楽器を例に採ってこの発明を説明した
が、例えば、第１実施形態及び第２実施形態については
電子楽器以外のほとんどのシステムにも適用することが
できる。また、第３実施形態及び第４実施形態について
も、一時的なＮＯＰ状態がシステムに影響しない場合に
は、そのシステムに適用することができる。

【００４６】

【発明の効果】この発明によれば、発生する信号が中断
することにより不具合が生じる信号処理装置において、
プログラムの一部を書き換える期間中は、例えば、書き
換えのために記憶手段に入力されるプログラムの一部を
演算手段に入力する指令等のように、信号の発生を停止
させないための所定の制御指令を与えるので、装置の動
作中にプログラムの一部を書き換える際にも、信号の発
生が中断することがない。

【図面の簡単な説明】

【図１】この発明の各実施形態における電子楽器におけ
るＤＳＰの動作を説明する図。

【図２】各実施形態のシステム構成を示すブロック図。

【図３】各実施形態においてプログラムメモリにロード
されるアルゴリズムのマップ。

【図４】第１実施形態におけるプログラムローダの構成
を示す回路図。

【図５】第２実施形態におけるプログラムローダの構成
を示す回路図。

【図６】第３実施形態におけるプログラムローダの構成
を示す回路図。

【図７】第４実施形態におけるプログラムローダの構成
を示す回路図。

【図】【符号の説明】

１１ＤＳＰ１２ＲＯＭ１３ＲＡＭ１４ホストマイコン１５プログラムローダ１６演算器部

Claims

【特許請求の範囲】

【請求項１】信号処理のためのプログラムを記憶する
記憶手段と、この記憶手段から読み出された前記プログラムに応じた
演算により信号を発生する演算手段と、この演算手段の演算中に前記記憶手段のプログラムの一
部を書き換える書換手段と、この書換手段が前記プログラムの一部を書き換える期間
中は、前記演算手段に対して信号の発生を停止させない
ための所定の制御指令を与える制御手段と、を備えたことを特徴とする信号処理装置。
【請求項２】前記制御指令は、書き換えのために前記
記憶手段に入力されるプログラムの一部を前記演算手段
に入力する指令であることを特徴とする請求項１記載の
信号処理装置。
【請求項３】前記記憶手段は、前記プログラムを記憶
する複数のエリアを有し、前記制御指令は、前記プログラムの一部が書き換えられ
ているエリア以外のエリアからプログラムを読み出して
前記演算手段に入力する指令であることを特徴とする請
求項１記載の信号処理装置。
【請求項４】前記制御指令は、前記演算手段に演算を
停止させた状態で前記信号を発生させる指令であること
を特徴とする請求項１記載の信号処理装置。