JPH09282272A - データ転送方法およびデータ転送装置 - Google Patents
データ転送方法およびデータ転送装置Info
- Publication number
- JPH09282272A JPH09282272A JP9662796A JP9662796A JPH09282272A JP H09282272 A JPH09282272 A JP H09282272A JP 9662796 A JP9662796 A JP 9662796A JP 9662796 A JP9662796 A JP 9662796A JP H09282272 A JPH09282272 A JP H09282272A
- Authority
- JP
- Japan
- Prior art keywords
- request
- data transfer
- address
- bus
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 データ転送装置における転送応答時間を短縮
する。 【解決手段】 アクセス開始時のアドレス／データ／リ
クエスト出力（Ｔ１）直後に、次のアドレス／データ／
リクエストを出力する（Ｔ２）。Ｔ１では、アドレス／
リクエスト確定信号が出力されてデータ転送が実行され
る。Ｔ２では、次アドレス／リクエスト確定信号が出力
され、この信号に応答して、先のアドレス／データ／リ
クエスト（Ｔ１）に対するＩ／Ｏデバイスからの応答待
ち時間中（Ｔ３まで）、Ｉ／Ｏデバイスは、ライトデー
タ受入れ体制又はリードデータ送出準備を整える。上述
の応答があれば、次のタイミング（Ｔ４）でアドレス／
データ／リクエストが再度出力され、アドレス／リクエ
スト確定信号が有効化され、Ｔ２で発行されていたアド
レス／データ／リクエストのデータ転送が実行される。
する。 【解決手段】 アクセス開始時のアドレス／データ／リ
クエスト出力（Ｔ１）直後に、次のアドレス／データ／
リクエストを出力する（Ｔ２）。Ｔ１では、アドレス／
リクエスト確定信号が出力されてデータ転送が実行され
る。Ｔ２では、次アドレス／リクエスト確定信号が出力
され、この信号に応答して、先のアドレス／データ／リ
クエスト（Ｔ１）に対するＩ／Ｏデバイスからの応答待
ち時間中（Ｔ３まで）、Ｉ／Ｏデバイスは、ライトデー
タ受入れ体制又はリードデータ送出準備を整える。上述
の応答があれば、次のタイミング（Ｔ４）でアドレス／
データ／リクエストが再度出力され、アドレス／リクエ
スト確定信号が有効化され、Ｔ２で発行されていたアド
レス／データ／リクエストのデータ転送が実行される。
Description
【０００１】
【発明の属する技術分野】本発明はデータ転送方法およ
びデータ転送装置、特に、Ｉ／Ｏデバイスに対するリー
ドリクエストが先行し複数リクエストが連続する場合の
データ転送方法およびデータ転送装置に関する。
びデータ転送装置、特に、Ｉ／Ｏデバイスに対するリー
ドリクエストが先行し複数リクエストが連続する場合の
データ転送方法およびデータ転送装置に関する。
【０００２】
【従来の技術】従来のこの種のデータ転送装置は、サイ
クル開始時にアドレスが確定して始めて、転送要求先が
選択され、応答のための内部動作を開始するようにして
いる。
クル開始時にアドレスが確定して始めて、転送要求先が
選択され、応答のための内部動作を開始するようにして
いる。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
転送装置では、転送要求先からの高速な応答ができない
という欠点を有している。
転送装置では、転送要求先からの高速な応答ができない
という欠点を有している。
【０００４】本発明の目的は、次アクセスのアドレス／
リクエストを先出しすることにより、上記の欠点を解消
し、高速応答が可能なデータ転送方法およびデータ転送
装置を提供することにある。
リクエストを先出しすることにより、上記の欠点を解消
し、高速応答が可能なデータ転送方法およびデータ転送
装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のデータ転送方法
は、Ｉ／Ｏデバイスに対するリードリクエストを先頭に
連続する複数リクエストに基づきＩ／Ｏバスを介しての
データ転送方法であって、前記先頭のリードリクエスト
に対するＩ／Ｏデバイスからの応答時間に、次リクエス
トに対するリクエスト先のＩ／Ｏデバイスにおいて、リ
クエスト内容に応じライトデータ受入体制またはリード
データ送出準備を整えておき、前記応答時間経過後に即
座に前記次リクエストによるデータ転送を実行すること
を特徴とする。
は、Ｉ／Ｏデバイスに対するリードリクエストを先頭に
連続する複数リクエストに基づきＩ／Ｏバスを介しての
データ転送方法であって、前記先頭のリードリクエスト
に対するＩ／Ｏデバイスからの応答時間に、次リクエス
トに対するリクエスト先のＩ／Ｏデバイスにおいて、リ
クエスト内容に応じライトデータ受入体制またはリード
データ送出準備を整えておき、前記応答時間経過後に即
座に前記次リクエストによるデータ転送を実行すること
を特徴とする。
【０００６】本発明のデータ転送装置は、Ｉ／Ｏデバイ
スに対するリードリクエストを先頭に連続する複数リク
エストを格納するリクエストバッファと、該リクエスト
バッファに格納されたリクエストに基づき、Ｉ／Ｏバス
を介してＩ／Ｏデバイスとの間でデータ転送を実行する
Ｉ／Ｏバスインタフェースをゲートウェイに備え、前記
Ｉ／Ｏバスインタフェースは、前記先頭のリードリクエ
ストに対するＩ／Ｏデバイスからの応答時間に、次リク
エストについての次アドレスリクエスト確定信号を送出
し、該次アドレスリクエスト確定信号を受信したＩ／Ｏ
デバイスは、リクエスト内容に応じてライトデータ受入
体制またはリードリクエスト送出準備を整え、前記Ｉ／
Ｏバスインタフェースは前記応答時間経過後に即座に前
記次リクエスト先のＩ／Ｏデバイスにアドレスリクエス
ト確定信号を送出して次リクエストを実行することを特
徴とする。
スに対するリードリクエストを先頭に連続する複数リク
エストを格納するリクエストバッファと、該リクエスト
バッファに格納されたリクエストに基づき、Ｉ／Ｏバス
を介してＩ／Ｏデバイスとの間でデータ転送を実行する
Ｉ／Ｏバスインタフェースをゲートウェイに備え、前記
Ｉ／Ｏバスインタフェースは、前記先頭のリードリクエ
ストに対するＩ／Ｏデバイスからの応答時間に、次リク
エストについての次アドレスリクエスト確定信号を送出
し、該次アドレスリクエスト確定信号を受信したＩ／Ｏ
デバイスは、リクエスト内容に応じてライトデータ受入
体制またはリードリクエスト送出準備を整え、前記Ｉ／
Ｏバスインタフェースは前記応答時間経過後に即座に前
記次リクエスト先のＩ／Ｏデバイスにアドレスリクエス
ト確定信号を送出して次リクエストを実行することを特
徴とする。
【０００７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００８】図３は本発明が適用されるデータ転送装置
の一例を示すブロック図である。図３において、１と７
は上位のＣＰＵバスであり、Ｉ／Ｏバス配下のＩ／Ｏデ
バイスに対して転送を要求するマスタデバイスが接続さ
れる。２は本発明のＩ／Ｏバスであり、ＣＰＵバス１ま
たはＣＰＵバス７からの転送リクエストに対して応答す
るＩ／Ｏデバイスが接続され、クロック同期式で双方向
のデータ転送が行われる。
の一例を示すブロック図である。図３において、１と７
は上位のＣＰＵバスであり、Ｉ／Ｏバス配下のＩ／Ｏデ
バイスに対して転送を要求するマスタデバイスが接続さ
れる。２は本発明のＩ／Ｏバスであり、ＣＰＵバス１ま
たはＣＰＵバス７からの転送リクエストに対して応答す
るＩ／Ｏデバイスが接続され、クロック同期式で双方向
のデータ転送が行われる。
【０００９】３はＣＰＵバス１とＩ／Ｏバス２を接続す
るゲートウェイ、８はＣＰＵバス７とＩ／Ｏバス２を接
続するゲートウェイである。これらのゲートウェイ３，
８は、データ転送要求とそれに付随するアドレスやデー
タ等の情報を複数保持するためのリクエストバッファ
６，１１を持つ。なお、データ転送要求とは、リードリ
クエストまたはライトリクエストを意味し、リードリク
エストとライトリクエストは、データ転送量およびデー
タ転送形態等、転送に必要な情報を含む。
るゲートウェイ、８はＣＰＵバス７とＩ／Ｏバス２を接
続するゲートウェイである。これらのゲートウェイ３，
８は、データ転送要求とそれに付随するアドレスやデー
タ等の情報を複数保持するためのリクエストバッファ
６，１１を持つ。なお、データ転送要求とは、リードリ
クエストまたはライトリクエストを意味し、リードリク
エストとライトリクエストは、データ転送量およびデー
タ転送形態等、転送に必要な情報を含む。
【００１０】４と９はそれぞれゲートウェイ３，８内部
のＣＰＵバスインタフェースであり、それぞれＣＰＵバ
ス１，７に接続され、アドレスとデータの入出制御を行
う。また、５と１０はそれぞれはゲートウェイ３，８内
部のＩ／Ｏバスインタフェースであり、Ｉ／Ｏバス２に
接続され、アドレスとデータの入出力制御を行う。
のＣＰＵバスインタフェースであり、それぞれＣＰＵバ
ス１，７に接続され、アドレスとデータの入出制御を行
う。また、５と１０はそれぞれはゲートウェイ３，８内
部のＩ／Ｏバスインタフェースであり、Ｉ／Ｏバス２に
接続され、アドレスとデータの入出力制御を行う。
【００１１】６と１１は先に説明した通り、それぞれＣ
ＰＵバス１，７からのデータ転送要求やアドレスやデー
タを複数バッファリングするためのリクエストバッファ
である。
ＰＵバス１，７からのデータ転送要求やアドレスやデー
タを複数バッファリングするためのリクエストバッファ
である。
【００１２】１２は、Ｉ／Ｏバス２のバスアービタであ
り、ゲートウェイ３，８からのバス要求を調停する。１
３と１４は、Ｉ／Ｏバス２に接続されるＩ／Ｏデバイス
であり、ＣＰＵからのリードリクエストやライトリクエ
ストに対して応答する。
り、ゲートウェイ３，８からのバス要求を調停する。１
３と１４は、Ｉ／Ｏバス２に接続されるＩ／Ｏデバイス
であり、ＣＰＵからのリードリクエストやライトリクエ
ストに対して応答する。
【００１３】図３の例では、２個のゲートウェイ３，８
が接続されているが、１個または３個以上でも各部の働
きは同様に説明できる。特に、Ｉ／Ｏバス２に対してゲ
ートウェイが１個のみ接続される場合を図４に示してい
る。この場合、図１におけるバスアービタ１２は不要で
ある。
が接続されているが、１個または３個以上でも各部の働
きは同様に説明できる。特に、Ｉ／Ｏバス２に対してゲ
ートウェイが１個のみ接続される場合を図４に示してい
る。この場合、図１におけるバスアービタ１２は不要で
ある。
【００１４】図１は、図３に示した例における本発明の
動作を説明するための、Ｉ／Ｏバス２のタイミング図で
あり、本図はリードリクエストに続いてライトリクエス
トが発行された場合を示す。ＣＰＵバス１からのリクエ
ストは、リクエストバッファ６に格納され、Ｉ／Ｏバス
２へのアクセス開始を待ち、まず、Ｉ／Ｏバスインタフ
ェース５がＩ／Ｏバス２の使用権を要求する。
動作を説明するための、Ｉ／Ｏバス２のタイミング図で
あり、本図はリードリクエストに続いてライトリクエス
トが発行された場合を示す。ＣＰＵバス１からのリクエ
ストは、リクエストバッファ６に格納され、Ｉ／Ｏバス
２へのアクセス開始を待ち、まず、Ｉ／Ｏバスインタフ
ェース５がＩ／Ｏバス２の使用権を要求する。
【００１５】バスアービタ１２がＩ／Ｏバスインタフェ
ース５に対して使用を許可すると、Ｉ／Ｏバスインタフ
ェース５はＩ／Ｏバス２に対してリードアドレス／リク
エストを出力し、アドレス／リクエスト確定信号を有効
にする（Ｔ１）。これに対し、例えば、Ｉ／Ｏデバイス
１３は、アドレス／リクエスト確定信号が有効になった
時のアドレスから、リードリクエストが自分に宛てたも
のであると判断する。これによりリードデータを用意
し、応答準備を行う。
ース５に対して使用を許可すると、Ｉ／Ｏバスインタフ
ェース５はＩ／Ｏバス２に対してリードアドレス／リク
エストを出力し、アドレス／リクエスト確定信号を有効
にする（Ｔ１）。これに対し、例えば、Ｉ／Ｏデバイス
１３は、アドレス／リクエスト確定信号が有効になった
時のアドレスから、リードリクエストが自分に宛てたも
のであると判断する。これによりリードデータを用意
し、応答準備を行う。
【００１６】次のクロックで、Ｉ／Ｏバスインタフェー
ス５はリクエストバッファ６の次段に待たされている。
ライトリクエスト及びアドレスをＩ／Ｏバスに出力し、
次リクエスト確定信号を有効にする（Ｔ２）。これに対
し、例えば、Ｉ／Ｏデバイス１４は、次アドレス／リク
エスト確定信号が有効になったクロックのアドレスか
ら、ライトリクエストが自分に宛てたものであると判断
する。これにより、次に自分に対するライトが行われる
ことを知り、ライトデータ受入体制を整え、応答準備を
行う。ここでいうライトデータ受入体制を整えるとは、
Ｉ／Ｏバス２のアドレスをラッチし、デコードし、例え
ば内部メモリへのライトパス獲得や、内部メモリへのア
ドレス送出等を指す。すなわち、次にＩ／Ｏバス２上で
実際のライトリクエストが発生した場合に、可能な限り
早く応答するための準備を整えることを指す。
ス５はリクエストバッファ６の次段に待たされている。
ライトリクエスト及びアドレスをＩ／Ｏバスに出力し、
次リクエスト確定信号を有効にする（Ｔ２）。これに対
し、例えば、Ｉ／Ｏデバイス１４は、次アドレス／リク
エスト確定信号が有効になったクロックのアドレスか
ら、ライトリクエストが自分に宛てたものであると判断
する。これにより、次に自分に対するライトが行われる
ことを知り、ライトデータ受入体制を整え、応答準備を
行う。ここでいうライトデータ受入体制を整えるとは、
Ｉ／Ｏバス２のアドレスをラッチし、デコードし、例え
ば内部メモリへのライトパス獲得や、内部メモリへのア
ドレス送出等を指す。すなわち、次にＩ／Ｏバス２上で
実際のライトリクエストが発生した場合に、可能な限り
早く応答するための準備を整えることを指す。
【００１７】Ｉ／Ｏデバイス１３がリードリクエストに
転送応答し、Ｉ／Ｏバスインタフェース５がリードデー
タを受け取ると（Ｔ３）、ここで最初のリードサイクル
は終了する。そこで、Ｉ／Ｏバスインタフェース５は再
度ライトアドレス／リクエストを出力し（Ｔ４）、アド
レス／リクエスト確定信号を有効にする。
転送応答し、Ｉ／Ｏバスインタフェース５がリードデー
タを受け取ると（Ｔ３）、ここで最初のリードサイクル
は終了する。そこで、Ｉ／Ｏバスインタフェース５は再
度ライトアドレス／リクエストを出力し（Ｔ４）、アド
レス／リクエスト確定信号を有効にする。
【００１８】Ｉ／Ｏデバイス１４はアドレス／リクエス
ト確定信号が有効になった時のライトアドレス／リクエ
ストを確認すると、ライトデータを受け取り、転送応答
を出力する（Ｔ５）。この時、Ｉ／Ｏデバイス１４は事
前（Ｔ２）にライトリクエストを受け取っていた為、応
答時間を短縮できる。
ト確定信号が有効になった時のライトアドレス／リクエ
ストを確認すると、ライトデータを受け取り、転送応答
を出力する（Ｔ５）。この時、Ｉ／Ｏデバイス１４は事
前（Ｔ２）にライトリクエストを受け取っていた為、応
答時間を短縮できる。
【００１９】次に、図２のタイミング図により示すよう
に、リードリクエストに続いてリードリクエストが行わ
れる場合も図１のタイミング図による動作と同様であ
る。ただし、この時は、次アドレス／リクエスト確定信
号が有効になった時のリクエストがリードリクエストで
あるので、そのアドレスでアクセスされるＩ／Ｏデバイ
ス１４は、先の図１を用いた例とは異なり、ライトデー
タ受入体制を整えるのではなく、リードデータ送出準備
を整える。ここでいうリードデータ送出準備とは、Ｉ／
Ｏバス２のアドレスをラッチし、デコードし、該当する
内部メモリやレジスタやＩ／Ｏからのデータを事前に準
備しておくことを指す。すなわち、次にＩ／Ｏバス上で
実際のライトリクエストが発生した場合に、可能な限り
早く応答する準備を整えることを指す。
に、リードリクエストに続いてリードリクエストが行わ
れる場合も図１のタイミング図による動作と同様であ
る。ただし、この時は、次アドレス／リクエスト確定信
号が有効になった時のリクエストがリードリクエストで
あるので、そのアドレスでアクセスされるＩ／Ｏデバイ
ス１４は、先の図１を用いた例とは異なり、ライトデー
タ受入体制を整えるのではなく、リードデータ送出準備
を整える。ここでいうリードデータ送出準備とは、Ｉ／
Ｏバス２のアドレスをラッチし、デコードし、該当する
内部メモリやレジスタやＩ／Ｏからのデータを事前に準
備しておくことを指す。すなわち、次にＩ／Ｏバス上で
実際のライトリクエストが発生した場合に、可能な限り
早く応答する準備を整えることを指す。
【００２０】
【発明の効果】以上説明したように、本発明のデータ転
送方法およびデータ転送装置は、リード応答待ち時間中
に次アクセスの情報を流すことにより、次アクセスの応
答時間を短縮するという効果を有している。
送方法およびデータ転送装置は、リード応答待ち時間中
に次アクセスの情報を流すことにより、次アクセスの応
答時間を短縮するという効果を有している。
【図１】本発明におけるタイミング図である。
【図２】本発明における他のタイミング図である。
【図３】本発明が適用されるデータ転送装置の一例を示
すブロック図である。
すブロック図である。
【図４】本発明の他の適用例を示すブロック図である。
１，７ ＣＰＵバス ２ Ｉ／Ｏバス ３，８ ゲートウェイ ４，９ ＣＰＵバスインタフェース ５，１０ Ｉ／Ｏバスインタフェース ６，１１ リクエストバッファ １２ バスアービタ １３，１４ Ｉ／Ｏデバイス
Claims (3)
- 【請求項１】 Ｉ／Ｏデバイスに対するリードリクエス
トを先頭に連続する複数リクエストに基づきＩ／Ｏバス
を介してのデータ転送方法であって、前記先頭のリード
リクエストに対するＩ／Ｏデバイスからの応答時間に、
次リクエストに対するリクエスト先のＩ／Ｏデバイスに
おいて、リクエスト内容に応じライトデータ受入体制ま
たはリードデータ送出準備を整えておき、前記応答時間
経過後に即座に前記次リクエストによるデータ転送を実
行することを特徴とするデータ転送方法。 - 【請求項２】 Ｉ／Ｏデバイスに対するリードリクエス
トを先頭に連続する複数リクエストを格納するリクエス
トバッファと、該リクエストバッファに格納されたリク
エストに基づき、Ｉ／Ｏバスを介してＩ／Ｏデバイスと
の間でデータ転送を実行するＩ／Ｏバスインタフェース
をゲートウェイに備え、前記Ｉ／Ｏバスインタフェース
は、前記先頭のリードリクエストに対するＩ／Ｏデバイ
スからの応答時間に、次リクエストについての次アドレ
スリクエスト確定信号を送出し、該次アドレスリクエス
ト確定信号を受信したＩ／Ｏデバイスは、リクエスト内
容に応じてライトデータ受入体制またはリードリクエス
ト送出準備を整え、前記Ｉ／Ｏバスインタフェースは前
記応答時間経過後に即座に前記次リクエスト先のＩ／Ｏ
デバイスにアドレスリクエスト確定信号を送出して次リ
クエストを実行することを特徴とするデータ転送装置。 - 【請求項３】 前記Ｉ／Ｏバスに前記ゲートウェイが複
数接続されており、各ゲートウェイからのリクエストを
バスアービタによりゲートウェイ単位に調整することを
特徴とする請求項２記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9662796A JPH09282272A (ja) | 1996-04-18 | 1996-04-18 | データ転送方法およびデータ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9662796A JPH09282272A (ja) | 1996-04-18 | 1996-04-18 | データ転送方法およびデータ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09282272A true JPH09282272A (ja) | 1997-10-31 |
Family
ID=14170081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9662796A Pending JPH09282272A (ja) | 1996-04-18 | 1996-04-18 | データ転送方法およびデータ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09282272A (ja) |
-
1996
- 1996-04-18 JP JP9662796A patent/JPH09282272A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| JPH02227766A (ja) | デジタル・コンピユータのデータ転送装置 | |
| JPH09160866A (ja) | バス・インタフェース論理システム及び同期方法 | |
| JPH11167515A (ja) | データ伝送装置及びデータ伝送方法 | |
| US7296109B1 (en) | Buffer bypass circuit for reducing latency in information transfers to a bus | |
| JP3061106B2 (ja) | バスブリッジおよびそれを備えた計算機システム | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| EP0184320B1 (en) | Improved performance memory bus architecture | |
| US7634602B2 (en) | Bus system with few control lines | |
| JPH09282272A (ja) | データ転送方法およびデータ転送装置 | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| US6418491B1 (en) | Apparatus and method for controlling timing of transfer requests within a data processing apparatus | |
| JP3240863B2 (ja) | 調停回路 | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| JPH11312116A (ja) | シンクロナス・ダイナミックランダムアクセスメモリ用同期装置 | |
| JP3275489B2 (ja) | 情報処理装置 | |
| JPS6059462A (ja) | 双方向デ−タ・バスのパイプライン・アクセス・メモリ | |
| JP3047874B2 (ja) | システムバス回路およびマルチプロセサ | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH07210498A (ja) | バス調停回路 | |
| JPH07160625A (ja) | データ転送装置 | |
| JP2000305878A (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| JPH0520165A (ja) | システムバス制御装置 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH0573473A (ja) | 産業用コンピユータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990608 |