JPH09260603A

JPH09260603A - 薄膜キャパシタおよび半導体記憶装置

Info

Publication number: JPH09260603A
Application number: JP8063539A
Authority: JP
Inventors: Takashi Kawakubo; 隆川久保; Shin Fukushima; 伸福島; Kenya Sano; 賢也佐野; Kazuhide Abe; 和秀阿部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-19
Filing date: 1996-03-19
Publication date: 1997-10-03
Anticipated expiration: 2016-03-19
Also published as: JP3504058B2

Abstract

(57)【要約】【課題】高い容量密度と優れた絶縁特性を有し、シリ
コン集積回路に適用可能な薄膜キャパシタを提供するこ
と。【解決手段】基板上に、下部電極、誘電体層、及び上
部電極を順次積層してなる薄膜キャパシタであって、前
記下部電極が、レニウム、ルテニウム、オスミウム、ロ
ジウム、イリジウム、パラジウム、白金、及び金からな
る群から選ばれる少なくとも１種の貴金属元素と、ハフ
ニウム、ニオブ、タンタル、モリブデン、及びタングス
テンからなる群から選ばれる少なくとも１種の高融点金
属元素とを含む非晶質合金を主体とすること特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜キャパシ夕及
び薄膜キャパシ夕を具備する半導体記憶装置に係り、特
に、薄膜キャパシ夕の下部電極の改良に関する。

【０００２】

【従来の技術】集積回路技術の発達により、電子回路が
ますます小形化しており、これに伴い、各種電子回路に
必須の回路素子であるキャパシタの小形化も、一段と重
要になっている。このような状況において、誘電体薄膜
を用いた薄膜キャパシタ素子が、トランジスタ等の能動
素子と同一の基板上に形成されて用いられているが、能
動素子の小型化が急速に進む中で、薄膜キャパシタの小
形化は遅れており、より一層の高集積化を阻む大きな要
因になっている。

【０００３】これは、従来用いられている誘電体薄膜材
料が、Ｓｉ０₂、Ｓｉ₃Ｎ₄などのような誘電率が高々
１０以下の材料に限られているためであり、従って、薄
膜キャパシタを小形化するために、誘電率の大きな誘電
体薄膜材料を開発することが必要になっている。

【０００４】化学式ＡＢ０₃で表されるペロブスカイト
型酸化物であるＢａＴｉ０₃、ＳｒＴｉ０₃、ＰｂＺｒ
０₃等、及び層状ペロブスカイト型酸化物であるＢｉ₄
Τｉ₃０₁₂等の高誘電体酸化物、上記酸化物の単一組成
並びに相互の固溶体組成の単結晶又はセラミックスは、
１００以上１００００にも及び誘電率を有することが知
られており、これらはセラミック・コンデンサに広く用
いられている。これら材料の薄膜化は、薄膜キャパシタ
の小形化にかなり有効であり、かなり以前から研究が行
われている。

【０００５】従来、この種の誘電体薄膜を用いた薄膜キ
ャパシタの下部電極としては、貴金属、貴金属の酸化
物、貴金属のケイ化物からなるものが知られている。下
部電極としてこのような材料を用いるのは、ペロブスカ
イト型高誘電体酸化物薄膜で大きな誘電率を得るために
は、高温の酸化性雰囲気で作成する必要があり、その
際、下部電極も高温の酸化性雰囲気にさらされるためで
ある。従って、金、白金、パラジウムなどの酸化されに
くい貴金属や、レニウム、ルテニウム、オスミウム、ロ
ジウム、イリジウムなどの、酸化しても導電性が保たれ
る貴金属およびその酸化物が専ら使用されてきた。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た貴金属薄膜においても、通常多結晶の形態で使用さ
れ、高温にさらされるために再結晶なども生じるため、
結晶粒の大きさに依存した電極表面荒れを生じる。この
ような貴金属薄膜からなる電極上に形成された誘電体膜
は膜厚が一様でなく、電圧を印加したときに膜厚の薄い
部分や、電極の突起部分近傍に電界が強くかかるため、
絶縁特性に問題がある。すなわち、初期ショートによる
不良や、電界印加時のリーク電流の増大などの問題があ
る。

【０００７】本発明は、上記問題点に鑑みなされたもの
であり、高誘電率材料の薄膜を用いて、高い容量密度と
優れた絶縁特性を有し、シリコン集積回路に適用可能な
薄膜キャパシタ、及びかかる薄膜キャパシタを有する半
導体記憶装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するた
め、本発明（請求項１）は、基板上に、下部電極、誘電
体層、及び上部電極を順次積層してなる薄膜キャパシタ
であって、前記下部電極が、レニウム、ルテニウム、オ
スミウム、ロジウム、イリジウム、パラジウム、白金、
及び金からなる群から選ばれる少なくとも１種の貴金属
元素と、ハフニウム、ニオブ、タンタル、モリブデン、
及びタングステンからなる群から選ばれる少なくとも１
種の高融点金属元素とを含む非晶質合金を主体とするこ
とを特徴とする薄膜キャパシタを提供する。

【０００９】また、本発明（請求項２）は、基板上に、
下部電極、誘電体層、及び上部電極を順次積層してなる
薄膜キャパシタと、この薄膜キャパシタに接続され、オ
ン・オフにより情報の読みだしを行うスイッチング素子
とを具備する半導体記憶装置であって、前記下部電極
が、レニウム、ルテニウム、オスミウム、ロジウム、イ
リジウム、パラジウム、白金、及び金からなる群から選
ばれる少なくとも１種の貴金属元素と、ハフニウム、ニ
オブ、タンタル、モリブデン、及びタングステンからな
る群から選ばれる少なくとも１種の高融点金属元素とを
含む非晶質合金を主体とすることを特徴とする半導体記
憶装置を提供する。

【００１０】本発明者らは、薄膜キャパシタの電極とし
て特性の優れた材料を、とくに貴金属の合金という観点
から検討し、実験を重ねた結果、貴金属と高融点金属と
の合金系がとくに優れていることを見いだした。その理
由は、スパッタ法により貴金属と高融点金属の合金を作
成した場合には、殆どの合金が結晶粒界のない非晶質の
膜を形成し、しかもその結晶化温度がペロブスカイト系
誘電体膜の作成温度である６００℃近傍より高いため、
非常に平滑な表面形状をしているからである。また、万
一、熱処理により結晶化した場合でも、非常に微細で固
い金属間化合物相を生成するため、粗大結晶粒を生成す
ること無く、やはり表面が平滑なまま保たれるためであ
る。

【００１１】貴金属と高融点金属との合金系の他の利点
は、耐酸化性に優れており、また、主として非晶質のた
めに粒界が選択的に酸化されることもなく、また、表面
層が酸化された場合でも酸化物が導電性を保ち、低誘電
率の絶縁層を形成しないことである。

【００１２】また、一般に、従来の貴金属下部電極は、
その下の下地膜材料と、その上に形成される誘電体材料
との間の相互拡散を防ぐためのバリア−膜としての役割
も期待されていた。例えば、誘電体としてチタン酸ジル
コン酸鉛（ＰＺＴ）を使用した場合には、誘電体に通常
含まれる鉛はシリコンや酸化シリコン中に拡散し易いた
め、比較的厚い（２００〜３００ｎｍ）白金電極や酸化
イリジウム電極等をバリア−膜を兼ねて使用し、下地中
への拡散を軽減していた。

【００１３】本発明の薄膜キャパシタの下部電極では、
拡散の経路となる粒界が存在しないため、相互拡散を大
幅に阻止することが出来、また下部電極の膜厚を従来よ
りも減少させることが可能であるという大きな利点があ
る。

【００１４】更に、下部電極を構成する合金は非晶質を
主体としているため、結晶方位を持たず、組織が均一で
あることから、反応性イオンエッチング等のドライエッ
チングによる加工に際し、均一かつ精度よく微細加工す
ることが可能であるという他の利点もある。

【００１５】本発明の薄膜キャパシタの下部電極を構成
する合金に含まれる貴金属元素としては、周期律表で V
IIＡ族、VIIIＡ族、ＩＢ族に属する、レニウム、ルテニ
ウム、オスミウム、ロジウム、イリジウム、パラジウ
ム、白金、及び金の中から選ばれた少なくとも１種を挙
げることが出来る。また、高融点金属元素としては、周
期律表でIVＡ族、ＶＡ族、VIＡ族に属し、２０００℃以
上の融点を有する、ハフニウム、ニオブ、タンタル、モ
リブデン、タングステンの中から選ばれた少なくとも１
種を挙げることが出来る。このような貴金属元素と高融
点金属とを合金化することによって、薄膜キャパシタと
して優れた下部電極を得ることができる。

【００１６】なお、特に優れた下部電極を得るための貴
金属と高融点金属との組合せは、Ａｕ−Ｔａ、Ｐｔ−Ｔ
ａ、Ｉｒ−Ｔａ、Ｉｒ−Ｎｂ、Ｒｈ−Ｔａ、Ｒｈ−Ｎ
ｂ、Ｏｓ−Ｗ、Ｏｓ−Ｍｏ、Ｏｓ−Ｔａ、Ｏｓ−Ｎｂ、
Ｒｅ−Ｗ合金である。

【００１７】下部電極を構成する合金中の高融点金属の
含有量は、好ましくは１０〜９０原子％、より好ましく
は１５〜８５原子％である。高融点金属の含有量が１０
原子％以下では、貴金属中に高融点金属が固溶して結晶
質となり、所望の非晶質相が得られない場合がある。一
方、９０原子％を越えると、逆に高融点金属中に貴金属
が固溶して結晶質となり、やはり所望の非晶質相が得ら
れない場合がある。

【００１８】以下に、種々の合金について、高融点金属
の含有量のうち、非晶質を形成する範囲と、特に非晶質
が安定な範囲（括弧内）を示す。

【００１９】Ａｕ−Ｔａ合金：６０−８５原子％（６０−８５原子％）Ａｕ−Ｎｂ合金：３０−８０原子％Ａｕ−Ｈｆ合金：１５−８０原子％Ｐｔ−Ｍｏ合金：３０−８０原子％Ｐｔ−Ｔａ合金：２５−８５原子％（６５−８５原子％）Ｐｔ−Ｎｂ合金：２０−８０原子％Ｐｔ−Ｈｆ合金：２０−８０原子％Ｐｄ−Ｍｏ合金：３０−７０原子％Ｐｄ−Ｔａ合金：２５−８０原子％Ｐｄ−Ｎｂ合金：２０−５０原子％Ｐｄ−Ｈｆ合金：２５−７０原子％Ｉｒ−Ｍｏ合金：２５−７５原子％Ｉｒ−Ｔａ合金：２５−８５原子％（６０−８５原子％）Ｉｒ−Ｎｂ合金：２０−８０原子％（６０−７０原子％）Ｉｒ−Ｈｆ合金：２０−７５原子％Ｒｈ−Ｍｏ合金：２０−６０原子％Ｒｈ−Ｔａ合金：２５−８５原子％（６０−８０原子％）Ｒｈ−Ｎｂ合金：２０−７５原子％（６０−７５原子％）Ｒｈ−Ｈｆ合金：２０−７０原子％Ｏｓ−Ｗ合金：５５−８０原子％（６５−８０原子％）Ｏｓ−Ｍｏ合金：６０−８０原子％（６０−７０原子％）Ｏｓ−Ｔａ合金：３５−７５原子％（５５−７５原子％）Ｏｓ−Ｎｂ合金：３５−７５原子％（５５−６５原子％）Ｏｓ−Ｈｆ合金：３０−８０原子％Ｒｕ−Ｗ合金：５５−７０原子％Ｒｕ−Ｍｏ合金：５５−７０原子％Ｒｕ−Ｔａ合金：３５−５０原子％Ｒｕ−Ｎｂ合金：２０−６０原子％Ｒｕ−Ｈｆ合金：３０−７０原子％Ｒｅ−Ｗ合金：２５−６０原子％（３５−６０原子％）Ｒｅ−Ｍｏ合金：２０−５０原子％Ｒｅ−Ｔａ合金：２０−４０原子％Ｒｅ−Ｎｂ合金：１５−４０原子％Ｒｅ−Ｈｆ合金：１０−７０原子％下部電極の膜厚は、特に限定されないが、５０〜２００
ｎｍが好ましい。

【００２０】以上、薄膜キャパシタの下部電極を構成す
る合金について説明したが、かかる合金により上部電極
を構成することも可能である。

【００２１】以上説明したように、従来の結晶性貴金属
からなる下部電極を具備する薄膜キャパシタでは、下部
電極の結晶粒径に起因した電極の表面荒れのために絶縁
性不良を生じやすいが、本発明の薄膜キャパシタでは、
下部電極表面が非常に平滑であるため、絶縁性に優れ、
また誘電体層の薄膜化により蓄積電荷量を増大した薄膜
キャパシタを作成することが可能になる。

【００２２】また、本発明の薄膜キャパシタでは、下部
電極を構成する合金は非晶質を主体としているため、耐
酸化性の向上、下地と誘電体との相互拡散に対するバリ
ア性の向上、及び加工に対する均一性の向上を同時に達
成することが可能である。

【００２３】

【発明の実施の形態】以下、本発明の実施例を示し、本
発明をより具体的に説明する。

【００２４】図１は、本発明の第１の実施例に係る薄膜
キャパシタの構造を示す断面図である。図１において、
シリコン基板１の表面に酸化シリコンからなる絶縁層２
が形成され、この絶縁層２上に下部電極３が形成され、
この下部電極３上にチタン酸ストロンチウムからなる高
誘電率薄膜４が形成され、更にその上に白金からなる上
部電極５が形成されている。

【００２５】以上のように構成される薄膜キャパシタ
は、次のように作製される。まず、熱酸化法により、単
結晶シリコン基板１の表面に酸化シリコンからなる絶縁
層２を５００ｎｍの厚さに形成した。次いで、貴金属お
よび高融点金属それぞれのターゲットを使用したコスパ
ッタ法により、ＤＣマグネトロンスパッタ装置を用い
て、アルゴンガス雰囲気中無加熱で、貴金属と高融点金
属との合金を１００ｎｍの厚さに成膜し、下部電極３を
形成した。

【００２６】次に、チタン酸ストロンチウムからなる誘
電体膜４を形成した。この誘電体膜４は、化学量論組成
のセラミックターゲットを用い、ＲＦマグネトロンスパ
ッタ法によりアルゴンー酸素混合雰囲気中で、基板温度
６００℃にて、５００ｎｍの厚さに成膜することにより
得た。その後、メタルマスクを介して３０Ｏｎｍの厚さ
の白金をＤＣマグネトロンスパッタ法により無加熱で成
膜し、上部電極５を形成した。以上のように作製された
薄膜キャパシタの有効面積は、１００μｍ×１００μｍ
である。

【００２７】薄膜キャパシタを作成した後、このプロー
バにより電流一電圧（Ｉ−Ｖ）特性を計測し、絶縁耐圧
を求めた。また、上部電極および誘電体膜を一部剥離
し、Ｘ線回折法により下部電極の結晶性を調べるととも
に、ＩＣＰ−ＭＡＳＳ法により下部電極の組成を正確に
求めた。

【００２８】以上の実施例において、貴金属としてレニ
ウム、ルテニウム、オスミウム、ロジウム、ィリジウ
ム、パラジウム、白金、及び金を選び、また高融点金属
としてハフニウム、ニオブ、夕ンタル、モリブデン、及
びタングステンを選び、それらの間の合金からなる１２
種の下部電極を形成し、薄膜キャパシタを作製した。ま
た、比較例として、白金単体、パラジウム単体からなる
下部電極を形成し、薄膜キャパシタを作製した。

【００２９】下記表１に、実施例および比較例に係る下
部電極の組成、Ｘ線回折結果、及び薄膜キャパシタの絶
縁破壊強度をまとめて示した。

【００３０】

【表１】

【００３１】上記表１から明らかなように、実施例に係
る下部電極についてのＸ線回折結果は、いずれも非晶質
を示すハローパターンが主体で、わずかに金属間化合物
と考えられるピークが弱くみられるのみである。これに
対し、比較例に係る下部電極では、いずれもｆｃｃ型結
晶の回析ピ−クがみられ、結晶質であることがわかる。

【００３２】また、実施例に係る薄膜キャパシタの絶縁
破壊強度は、比較例に係る薄膜キャパシタの絶縁破壊強
度に比べはるかに高く、優れていることがわかる。

【００３３】本発明の第２の実施例として、上述の実施
例と同様の構造、製法により薄膜キャパシタを作製し
た。

【００３４】即ち、３１原子％および５２原子％のタン
グステンを含有するイリジウム−タングステン合金から
なる２種の下部電極を形成し、薄膜キャパシタを作製し
た。また、第２の比較例として、５原子％および９５原
子％のタングステンを含有するイリジウム−タングステ
ン合金からなる２種の下部電極を形成し、薄膜キャパシ
タを作製した。

【００３５】下記表２に、第２の実施例および第２の比
較例に係る下部電極の組成、Ｘ線回折結果、及び薄膜キ
ャパシタの絶縁破壊強度をまとめて示した。

【００３６】

【表２】

【００３７】上記表２から明らかなように、実施例に係
る下部電極についてのＸ線回折結果は、いずれも非晶質
を示すハローパターンが主体であるが、比較例に係る下
部電極では、いずれもイリジウム単体と同様のｆｃｃ型
結晶の回析ピ−クがみられ、結晶質であることがわか
る。

【００３８】また、実施例に係る薄膜キャパシタの絶縁
破壊強度は、比較例に係る薄膜キャパシタの絶縁破壊強
度に比べはるかに高く、優れていることがわかる。

【００３９】次に、以上説明した薄膜キャパシタとスイ
ッチングトランジスタとを同一の基板に形成した半導体
記憶装置について説明する。

【００４０】図２はこのような半導体記憶装置の等価回
路図である。図示されるように、ここでは１ビットのメ
モリセルが１つのスイッチングトランジスタ２４と１つ
の薄膜キャパシタ２５とからなり、マトリッスク状に配
置される。スイッチングトランジスタ２４のゲート電極
はワード線１３と接続され、ソース領域及びドレイン領
域の一方がビット線１５に接続する。

【００４１】更に、薄膜キャパシタ２５の一対の電極
が、それぞれスイッチングトランジスタ２４のソース領
域及びドレイン領域の他方及びドライブ線２２と接続さ
れる。このとき、ワード線１３とドライブ線２２とが互
いに直交して、それぞれワード線選択回路２６及びドラ
イブ線駆動回路２７と接続し、ビット線１５は２本一組
でビット線対を形成し、１本のドライブ線２２を挟んで
その両側に配置されるとともに、センスアンプ２８と接
続されている。

【００４２】この半導体記憶装置の書き込みに際して
は、例えばワード線選択回路２６により所定のロウアド
レスのワード線１３を選択し、選択されたワード線１３
を活性化して、これと接続するスイッチングトランジス
タ２４をＯＮ状態にした後、所定のカラムアドレスにつ
いてビット線１５に“１”或いは“０”の情報に対応す
る電位を付与するとともに、ドライブ線駆動回路２７に
よりドライブ線２２を活性化して書き込み信号を伝達す
る。

【００４３】次いで、ワード線１３の活性化を停止し
て、スイッチングトランジスタ２４をＯＦＦ状態に戻せ
ば、上述したようなロウアドレス及びカラムアドレスの
積によって選択されるメモリセル内の薄膜キャパシタ２
５に、“１”或いは“０”の情報が蓄積、保持されて、
情報の書き込みが行われる。この後は、情報が書き込ま
れたメモリセルのスイッチングトランジスタ２４や薄膜
キャパシタ２５と接続するワード線１３及びドライブ線
２２の一方が活性化されても、書き込まれた情報が消失
することはない。

【００４４】一方、半導体記憶装置の読み出しに当って
は、まず、ワード線選択回路２６により所定のロウアド
レスのワード線１３を選択し、選択されたワード線１３
を活性化してこれと結合するスイッチングトランジスタ
２４をＯＮ状態にする。続いて、所定のカラムアドレス
についてビット線対をプリチャージしてフローティング
状態とした後、ドライブ線駆動回路２７によりドライブ
線２２を活性化して所定の電位を付与する。ここで、上
述したようなロウアドレス及びカラムアドレスの積によ
って選択されるメモリセルの薄膜キャパシタ２５に蓄
積、保持されていた情報は、スイッチングトランジスタ
２４を通してプリチャージされたビット線対のうちの一
方のビット線１５に取り出され、取り出された情報に応
じた微小な電位差がビット線対間に形成される。従っ
て、この電位差をセンスアンプ２８で増幅することで、
メモリセル内の薄膜キャパシタ２５に蓄積、保持されて
いた情報の読み出しを行うことが可能となる。

【００４５】さらに、上述したようにして情報の取り出
されたメモリセル内の薄膜キャパシタ２５に対しては、
その後所定の動作によって読み出す前と同様の情報が書
き込まれて、情報の再書き込みが行われる。

【００４６】なお、以上は本発明の薄膜キャパシタを用
いて不揮発性の強誘電体メモリを構成した例であるが、
本発明の薄膜キャパシタは、ＤＲＡＭ等の揮発性の半導
体記憶装置に用いることもできる。図３に、このような
本発明の別の半導体記憶装置の等価回路図を示す。図示
される通り、ここでは薄膜キャパシタ２５における一対
の電極側が全て所定の電位に設定されればよく、一般的
には、例えば薄膜キャパシタ２５の下部電極を全面に形
成する以外は、図２と全く同様に半導体記憶装置を構成
して、全メモリセルにおいて薄膜キャパシタ２５の下部
電極が共有化される。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
下部電極を貴金属と高融点金属の合金により構成してい
るので、絶縁特性に優れた高誘電率の薄膜キャパシタを
得ることが可能である。また、このような薄膜キャパシ
タをスイッチング素子とともにシリコン基板上に形成す
ることにより、高集積化した半導体記憶装置の実現が可
能となり、本発明の工業的価値は非常に高い。

【図面の簡単な説明】

【図１】本発明の一実施例に係る薄膜キャパシタを示す
断面図。

【図２】図１に示す薄膜キャパシタを組込んだ半導体記
憶装置の等価回路図。

【図３】図１に示す薄膜キャパシタを組込んだ他の半導
体記憶装置の等価回路図。

【符号の説明】

１…シリコン基板２…絶縁層３…下部電極４…高誘電率薄膜５…上部電極１３…ワード線１５…ビット線２２…ドライブ線２４…スイッチングトランジスタ２５…薄膜キャパシタ２６…ワード線選択回路２７…ドライブ線駆動回路２８…センスアンプ

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿部和秀神奈川県川崎市幸区柳町70番地株式会社東芝柳町工場内

Claims

【特許請求の範囲】

【請求項１】基板上に、下部電極、誘電体層、及び上
部電極を順次積層してなる薄膜キャパシタであって、前
記下部電極が、レニウム、ルテニウム、オスミウム、ロ
ジウム、イリジウム、パラジウム、白金、及び金からな
る群から選ばれる少なくとも１種の貴金属元素と、ハフ
ニウム、ニオブ、タンタル、モリブデン、及びタングス
テンからなる群から選ばれる少なくとも１種の高融点金
属元素とを含む非晶質合金を主体とすることを特徴とす
る薄膜キャパシタ。
【請求項２】基板上に、下部電極、誘電体層、及び上
部電極を順次積層してなる薄膜キャパシタと、この薄膜
キャパシタに接続され、情報の読みだしを行うスイッチ
ング素子とを具備する半導体記憶装置であって、前記下
部電極が、レニウム、ルテニウム、オスミウム、ロジウ
ム、イリジウム、パラジウム、白金、及び金からなる群
から選ばれる少なくとも１種の貴金属元素と、ハフニウ
ム、ニオブ、タンタル、モリブデン、及びタングステン
からなる群から選ばれる少なくとも１種の高融点金属元
素とを含む非晶質合金を主体とすることを特徴とする半
導体記憶装置。