JPH09260565A - めっき処理用タイバー及び内部配線のめっき処理方法 - Google Patents

めっき処理用タイバー及び内部配線のめっき処理方法

Info

Publication number
JPH09260565A
JPH09260565A JP7010196A JP7010196A JPH09260565A JP H09260565 A JPH09260565 A JP H09260565A JP 7010196 A JP7010196 A JP 7010196A JP 7010196 A JP7010196 A JP 7010196A JP H09260565 A JPH09260565 A JP H09260565A
Authority
JP
Japan
Prior art keywords
plating
tie bar
width
internal wiring
inner wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7010196A
Other languages
English (en)
Other versions
JP3119439B2 (ja
Inventor
Hideaki Itakura
秀明 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP7010196A priority Critical patent/JP3119439B2/ja
Publication of JPH09260565A publication Critical patent/JPH09260565A/ja
Application granted granted Critical
Publication of JP3119439B2 publication Critical patent/JP3119439B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来、セラミック基板のキャビティ部に形成
された各内部配線の一端はめっき処理用タイバーに接続
されている。電解めっき処理を終えた後、各内部配線を
レーザトリミングにより切断してタイバーと切り離す
際、レーザトリミングにより内部配線の一部が滓として
流出又は飛散し、この滓に起因して内部配線同士や内部
配線とタイバーとの絶縁性が不良となるという課題があ
った。 【解決手段】 複数個のキャビティ部12間に多数配線
されているセラミック基板11の内部配線13の露出部
13aを接続しておくためのめっき処理用タイバー14
において、各内部配線13に対する接続部14aの幅を
内部配線13の幅よりも小さく設定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はめっき処理用タイバ
ー及び内部配線のめっき処理方法に関し、より詳細に
は、例えばセラミック基板のマルチキャビティ間に形成
された内部配線露出部にメッキ処理を施す際に用いるめ
っき処理用タイバー及び該タイバーを用いた内部配線の
めっき処理方法に関する。
【0002】
【従来の技術】近年、電子機器はますます小型化、高速
動作化が進んできており、これらの要求に答えるため、
最近ではマルチチップモジュール(MCM)が採用され
つつある。MCMは、高密度配線が形成されたセラミッ
ク多層配線基板(以下、セラミック基板と記す)に複数
のベアチップが搭載されたものである。前記MCM用の
セラミック基板には、複数のベアチップを搭載するため
に複数のキャビティ部が形成され、またその表面や内部
には前記キャビティ部に搭載される半導体素子をマザー
ボードに接続するための外部配線と、前記半導体素子同
士を接続するための内部配線とが形成されている。
【0003】前記セラミック基板を製造するには、ま
ず、アルミナ等のセラミック原料粉末等を主成分とする
グリーンシートに貫通孔等を形成した後、タングステン
(W)やモリブデン(Mo)等を主成分とする導体ペー
ストを前記貫通孔に充填し、また前記グリーンシート上
に導体パターンを形成する。その後、上記処理が施され
たグリーンシートを積層して焼成し、セラミック基板用
の焼結体を製造する。前記焼結体の表面には、前記内部
配線及び前記外部配線を構成するW等の金属層が形成さ
れているが、前記金属層のままでは半田付け等が難しい
ため、通常、前記金属層に電解めっきによるNiめっき
処理及びAuめっき処理を施す。
【0004】前記内部配線は、前記半導体素子同士を接
続するものであり、基本的にセラミック基板の外部に接
続するための配線を必要としない。従って、前記内部配
線に電解めっき処理を施すためには、セラミック基板の
側壁部又は底部に形成するめっき用電極に接続するため
の特別の配線が必要となる。
【0005】図3(a)は従来のMCM用のセラミック
基板の一例を模式的に示した平面図であり、(b)は
(a)に示した平面図におけるA−A線断面図である。
また、図4は図3に示したセラミック基板21におい
て、めっき処理用タイバー24が形成されたキャビティ
部12の段部12a近傍を模式的に示した部分拡大斜視
図である。
【0006】略直方体板形状のセラミック基板21の所
定箇所には2個のキャビティ部12が形成されており、
キャビティ部12の内部周辺には段部12aが形成され
ている。キャビティ部12間には隔壁部11aを通る複
数個の内部配線23が形成されており、キャビティ部1
2の段部12a上には内部配線23の両端(露出)部2
3aが露出している。各内部配線23の右端部はめっき
処理用タイバー24にそれぞれ接続され、めっき処理用
タイバー24の一端はスルーホール24a、及び内層配
線24bを介してセラミック基板21の側壁部11b側
に形成されためっき用電極15に接続されている。めっ
き処理用タイバー24の一端がスルーホール(図示せ
ず)を介して底部11cに形成されためっき用電極(図
示せず)に直接接続されている場合もある。
【0007】一方図示しないが、キャビティ部12とセ
ラミック基板21の各側壁部11bとの間には複数個の
外部配線が形成されており、キャビティ部12の段部1
2a上にはこの外部配線の一端部が露出する一方、該外
部配線の他端部は側壁部11b側のめっき用電極に接続
されている。あるいは前記外部配線の所定箇所にスルー
ホールが形成され、該スルーホールを介して前記外部配
線がセラミック基板21の底部11c側のめっき用電極
に接続されている場合もある。
【0008】このように構成されたセラミック基板21
にめっき処理を施す場合、電解めっき装置の電源から導
出された端子をめっき用電極15及び他の部分に形成さ
れた図示しない前記めっき用電極に接続し、その後セラ
ミック基板21をNiめっき浴やAuめっき浴に浸漬し
た後、所定量の電流を通す。上記めっき処理により、内
部配線23露出部13aや、前記外部配線の露出部等に
Niめっき層及びAuめっき層(ともに図示せず)が形
成される。
【0009】上記めっき処理が終了した後、各内部配線
23を電気的に分離するため、いわゆるレーザトリミン
グ処理の技術を用い、内部配線23とめっき処理用タイ
バー24とを切り離す。図5(a)はレーザ光の照射に
より各内部配線が切断された状態を模式的に示した部分
拡大斜視図であり、(b)は(a)に示した部分拡大斜
視図におけるB−B線断面図である。
【0010】図5に示したように、レーザ光を照射する
ことによりめっき処理用タイバー24近傍の各内部配線
23、及びセラミック基板21を構成するセラミックの
一部を溶解又は分解させ、内部配線23を切断する。こ
の内部配線23の切断により各内部配線23をめっき処
理用タイバー24より電気的に切り離す。
【0011】
【発明が解決しようとする課題】上記レーザトリミング
処理においては、レーザ光を照射した際、内部配線23
を構成する導電性金属やセラミック基板21を構成する
セラミック材料(アルミナ等)が溶解、又は分解し、滓
27となって周囲に流出又は飛散する。特に、内部配線
23を構成する金属が滓27となって周囲に流出又は飛
散すると、内部配線23とめっき処理用タイバー24と
の間や、内部配線23同士の絶縁性が不良となる。この
ため、上記レーザトリミング処理を施した後、エッチン
グ処理を施し、滓27の除去を行う。
【0012】しかし、図5(b)に示したように、レー
ザトリミング処理により形成された溝26の内部に流れ
込んだ滓27は、セラミック材料と導電性金属とが混合
された溶融物となっているため、上記エッチング処理に
よっても容易に除去することができず、内部配線23と
めっき処理用タイバー24との間や、内部配線23同士
の絶縁性が不良になるという課題があった。特に内部配
線23同士の間隔が短くなると、内部配線23同士の絶
縁性が不良となり易い。
【0013】本発明は上記課題に鑑みなされたものであ
り、上記レーザトリミング処理により内部配線とめっき
処理用タイバーとを電気的に切り離した際、内部配線同
士や該内部配線とタイバーとの絶縁性を良好にすること
ができる形状を有するめっき処理用タイバー及び該めっ
き処理用タイバーを用いた内部配線のめっき処理方法を
提供することを目的としている。
【0014】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るめっき処理用タイバー
(1)は、複数のキャビティ部間に多数配線されている
セラミック基板の内部配線を接続しておくためのめっき
処理用タイバーにおいて、前記各内部配線に対する接続
部の幅が前記内部配線の幅よりも小さく設定されている
ことを特徴としている。
【0015】上記めっき処理用タイバー(1)によれ
ば、レーザトリミング処理により切断する前記接続部の
幅が狭いので、レーザ光の照射により発生する滓のうち
導電性金属の量が少なくなり、前記レーザトリミング後
の内部配線同士や、該内部配線とタイバーとの間の電気
絶縁性を良好に保つことができる。
【0016】また本発明に係るめっき処理用タイバー
(2)は、めっき処理用タイバー(1)において、前記
内部配線の幅に対する前記接続部の幅の割合が60%以
下であることを特徴としている。
【0017】上記めっき処理用タイバー(2)によれ
ば、レーザトリミングにより切断する前記接続部の幅が
より狭いので、内部配線同士や該内部配線とタイバーと
の絶縁性を極めて良好に保つことができる。
【0018】また本発明に係る内部配線のめっき処理方
法は、上記めっき処理用タイバー(1)又は(2)によ
り接続された内部配線に電解めっき処理を施した後、前
記接続部をレーザ光を用いて切断することを特徴として
いる。
【0019】上記内部配線のめっき処理方法によれば、
前記めっき処理用タイバーを用いるため、内部配線の露
出部に容易に電解めっき処理を施すことができ、かつ前
記レーザ光を用いたレーザトリミングにより内部配線同
士や該内部配線とタイバーとの絶縁性を良好に保って前
記めっき処理用タイバーを切り離すことができる。
【0020】
【発明の実施の形態】以下、本発明に係るめっき処理用
タイバー及び内部配線のめっき処理方法の実施の形態を
図面に基づいて説明する。なお、従来例と同一機能を有
する構成部品には同一の符号を付すこととする。図1は
実施の形態に係るめっき処理用タイバーが形成されたキ
ャビティ部の段部近傍を模式的に示した部分拡大斜視図
である。内部配線13の露出部13a及びめっき処理用
タイバー14の形状を除いた部分は図3に示した従来の
セラミック基板21と同様に構成されているので、ここ
では上記した内部配線13の露出部13a等についての
み説明する。
【0021】各内部配線13の露出部13aはめっき処
理用タイバー14により接続されているが、露出部13
aの長さ(c)は従来よりも短く設定されており、露出
部13aの端部はめっき処理用タイバー14に形成され
た櫛状の接続部14aにより接続されている。また、接
続部14aの幅(b)は内部配線13(露出部13a)
の幅(a)よりも狭く設定されている。通常内部配線1
3の幅(a)は80〜150μmであるのに対し、接続
部14aの幅(b)はそれより狭い40〜90μmに設
定するのが好ましく、内部配線13の幅(a)に対する
接続部14aの幅(b)の割合は30〜60%が好まし
い。また、接続部14aの長さ(d)は100〜200
μmが好ましい。
【0022】このように構成されたセラミック基板11
にめっき処理を施す際には、電解めっき用装置の電源か
ら導出された端子をめっき用電極15(図3)及び図示
しないめっき用電極に接続し、その後セラミック基板1
1をNiめっき浴やAuめっき浴に浸漬し、所定量の電
流を通す。上記めっき処理により、内部配線13の露出
部13aや、外部配線の露出部等にNiめっき層及びA
uめっき層(ともに図示せず)が形成される。
【0023】その後、レーザトリミング処理を施し、各
内部配線13とめっき処理用タイバー14とを切り離
す。図2はレーザ光の照射により接続部が切断された状
態を模式的に示した部分拡大斜視図である。
【0024】レーザトリミングに用いるレーザとして
は、通常、エキシマレーザ、YAGレーザ等が挙げら
れ、その照射強度は2.0×104 〜2.0×106
/cm2が好ましく、その走査速度は0.1〜2cm/
秒が好ましい。
【0025】本実施の形態においては、めっき処理用タ
イバー14の接続部14aの幅(b)が内部配線13a
の幅(d)よりも狭くなっているので、レーザ光を照射
して接続部14aを溶解しても、滓17となる導体金属
金属の流出量又は飛散量は少なく、そのため内部配線1
3同士や内部配線13とめっき処理用タイバー14との
絶縁性を良好に保つことができる。
【0026】
【実施例及び比較例】以下、本発明に係るめっき処理用
タイバー及び内部配線のめっき処理方法を説明する。ま
た、比較例として、従来のめっき処理用タイバー及び内
部配線のめっき処理方法も説明する。下記の表1にその
条件及び評価結果を示す。
【0027】なお、絶縁性の評価については、内部配線
13、23同士又は内部配線13、23とめっき処理用
タイバー14、24との間の絶縁性が1010Ω以上のも
のを絶縁性良好とした。
【0028】
【表1】
【0029】表1に示した実施例1〜2の結果より明ら
かなように、実施例の場合には、めっき処理用タイバー
14の接続部14aの幅(b)が内部配線13の幅
(a)の60%以下であるため、レーザトリミング処理
により接続部14aを切断しても滓17として流出又は
飛散する導電性金属の量が少なく、そのため内部配線1
3同士又は内部配線13とめっき処理用タイバー14と
の間の絶縁性を良好に保つことができた。
【0030】一方、比較例の場合には、レーザ光により
切断する内部配線23の幅(a)が広いため、レーザト
リミングにより滓27として飛散する導電性金属の量が
多く、この滓27に起因して内部配線23同士又は内部
配線23とめっき処理用タイバー24との間の絶縁性が
悪化し、絶縁性不良の製品の割合が約81%にもなっ
た。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るめっき処理用タイバ
ーが形成されたキャビティ部の段部近傍を模式的に示し
た部分拡大斜視図である。
【図2】実施の形態に係るめっき処理用タイバーの接続
部がレーザ光の照射により切断された状態を模式的に示
した部分拡大斜視図である。
【図3】(a)は従来のセラミック基板を模式的に示し
た平面図であり、(b)は(a)に示した平面図におけ
るA−A線断面図である。
【図4】従来のセラミック基板において、めっき処理用
タイバーが形成されたキャビティ部の段部近傍を模式的
に示した部分拡大斜視図である。
【図5】(a)は、従来のセラミック基板において、レ
ーザ光の照射により各内部配線が切断された状態を模式
的に示した部分拡大斜視図であり、(b)は(a)に示
した部分拡大斜視図におけるB−B線断面図である。
【符号の説明】
11 セラミック基板 12 キャビティ部 13 内部配線 13a 内部配線露出部 14 めっき処理用タイバー 14a 接続部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数のキャビティ部間に多数配線されて
    いるセラミック基板の内部配線を接続しておくためのめ
    っき処理用タイバーにおいて、前記各内部配線に対する
    接続部の幅が前記内部配線の幅よりも小さく設定されて
    いることを特徴とするめっき処理用タイバー。
  2. 【請求項2】 前記内部配線の幅に対する前記接続部の
    幅の割合が60%以下であることを特徴とする請求項1
    記載のめっき処理用タイバー。
  3. 【請求項3】 請求項1または請求項2記載のめっき処
    理用タイバーにより接続された内部配線に電解めっき処
    理を施した後、前記接続部をレーザ光を用いて切断する
    ことを特徴とする内部配線のめっき処理方法。
JP7010196A 1996-03-26 1996-03-26 めっき処理用タイバー及び内部配線のめっき処理方法 Expired - Fee Related JP3119439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7010196A JP3119439B2 (ja) 1996-03-26 1996-03-26 めっき処理用タイバー及び内部配線のめっき処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7010196A JP3119439B2 (ja) 1996-03-26 1996-03-26 めっき処理用タイバー及び内部配線のめっき処理方法

Publications (2)

Publication Number Publication Date
JPH09260565A true JPH09260565A (ja) 1997-10-03
JP3119439B2 JP3119439B2 (ja) 2000-12-18

Family

ID=13421814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7010196A Expired - Fee Related JP3119439B2 (ja) 1996-03-26 1996-03-26 めっき処理用タイバー及び内部配線のめっき処理方法

Country Status (1)

Country Link
JP (1) JP3119439B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013254A3 (en) * 2000-08-07 2003-01-03 Advanced Micro Devices Inc Electroplating multi-trace circuit board substrates using single tie bar
KR20030097089A (ko) * 2002-06-19 2003-12-31 주식회사 심텍 타이 바 구조
JP2015201634A (ja) * 2014-04-04 2015-11-12 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Mid回路担持体の製造方法およびmid回路担持体
JP2017022217A (ja) * 2015-07-09 2017-01-26 Ngkエレクトロデバイス株式会社 セラミックス配線基板及び電子部品収納用パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013254A3 (en) * 2000-08-07 2003-01-03 Advanced Micro Devices Inc Electroplating multi-trace circuit board substrates using single tie bar
KR20030097089A (ko) * 2002-06-19 2003-12-31 주식회사 심텍 타이 바 구조
JP2015201634A (ja) * 2014-04-04 2015-11-12 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Mid回路担持体の製造方法およびmid回路担持体
JP2017022217A (ja) * 2015-07-09 2017-01-26 Ngkエレクトロデバイス株式会社 セラミックス配線基板及び電子部品収納用パッケージ

Also Published As

Publication number Publication date
JP3119439B2 (ja) 2000-12-18

Similar Documents

Publication Publication Date Title
CN104378962A (zh) 电路模块及其制造方法
US20190237245A1 (en) Coil component and manufacturing method thereof
US8461675B2 (en) Substrate panel with plating bar structured to allow minimum kerf width
JP2001168393A (ja) チップ型半導体発光装置
JP2007305615A (ja) スルーホールのはんだ付け構造
US6801438B1 (en) Electrical circuit and method of formation
JP2006086453A (ja) 表面処理方法、および電子部品の製造方法
JPH09260565A (ja) めっき処理用タイバー及び内部配線のめっき処理方法
JPH01260886A (ja) プリント基板の製造方法
JP2004277837A (ja) 表面処理方法、電子部品並びにコネクタピンの製造方法、および電子部品
KR20040024381A (ko) 인쇄회로기판의 도금방법
JP3008146B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP4249885B2 (ja) プリント回路板の製造方法
TWI290015B (en) Circuit board with plating bar
US11978699B2 (en) Electronic device multilevel package substrate for improved electromigration preformance
JPH10233563A (ja) プリント配線基板及びその製造方法
JP2000216283A (ja) 半導体装置用配線基板及びその製造方法
US6924440B2 (en) Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board
JPH06296076A (ja) Smdモジュールの側面電極形成方法
JPH01101689A (ja) 電子部品実装用プリント配線板
JPH11204921A (ja) 電解メッキ工程用基板及びその分割方法
JPH09232716A (ja) プリント基板の電流容量向上方法
JP6120368B2 (ja) 多数個取り配線基板
JP2020127024A (ja) 配線基板および電子装置
JPH0945808A (ja) 電子部品

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees