JPH09252207A - 高周波トランジスタ整合回路 - Google Patents

高周波トランジスタ整合回路

Info

Publication number
JPH09252207A
JPH09252207A JP8059401A JP5940196A JPH09252207A JP H09252207 A JPH09252207 A JP H09252207A JP 8059401 A JP8059401 A JP 8059401A JP 5940196 A JP5940196 A JP 5940196A JP H09252207 A JPH09252207 A JP H09252207A
Authority
JP
Japan
Prior art keywords
groove
microstrip line
transistor
spherical conductor
microstrip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8059401A
Other languages
English (en)
Other versions
JP2812291B2 (ja
Inventor
Wataru Masui
亘 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8059401A priority Critical patent/JP2812291B2/ja
Publication of JPH09252207A publication Critical patent/JPH09252207A/ja
Application granted granted Critical
Publication of JP2812291B2 publication Critical patent/JP2812291B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 高周波トランジスタの入、出力インピーダン
ス整合を容易にしかも的確に実現する。 【構成】 マイクロストリップ基板2上にマイクロスト
リップライン4を形成し、その一端をトランジスタ3の
電極リード3a、3bに接続する。マイクロストリップ
ライン4上長手方向にレール状の溝5を形成し、この溝
5に球状導体6を移動自在に係合させる。この球状導体
6を移動操作することによってインピーダンスの調整を
行い、入、出力インピーダンスが整合された後に、その
位置で球状導体6を非導電性接着剤によって接着し、固
定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高周波回路の整合回路
に関し、特に、その入出力整合を容易に実現するのに適
した高周波トランジスタ整合回路に関するものである。
【0002】
【従来の技術】従来、マイクロストリップ回路を用いた
入出力整合回路は、図5に示される如く、基板11上に
インピーダンスを調整するパターン14を設け、そのパ
ターン14の形状をカットアンドトライによりインダク
タンス及びキャパシタンス成分として調整し、インピー
ダンスの整合をとっていた。
【0003】上記の如き技術の第1の従来例として挙げ
られる特開昭58−166815号公報に開示された技
術は、マイクロストリップ線路を設けたマイクロストリ
ップ基板とFET素子とを接地導体上に設けた高周波増
幅器において、これら基板とFET素子との間に空間を
設けて前記線路とFET素子との間を前記FET素子の
リード端子により結合しこのリード端子を入力整合回路
として用いたことを特徴とする高周波増幅器、である。
【0004】第2の従来例として挙げられる特開平2−
170602号公報に開示された技術は、複数の回路素
子が一体化されたマイクロ波集積回路において、初段回
路の電界効果トランジスタのソースと接地との間に誘導
素子と可変容量素子との直列回路を介挿し、この可変容
量素子の容量値は外部端子からの入力信号により制御さ
れることを特徴とするマイクロ波集積回路であり、この
第2の従来技術によれば、初段回路の入力インピーダン
スは外部端子からの入力信号により適宜変化され、この
ために、システム仕様に合った雑音整合特性および利得
整合特性を有する入力整合特性にシステム設定すること
が可能になる。
【0005】
【発明が解決しようとする課題】しかしながら、叙上の
従来技術には下記のような欠点があった。
【0006】第1の問題点は従来の技術においては、イ
ンピーダンス整合をとる為に調整がむずかしく、多大な
時間と技術を要することである。
【0007】その理由は、インピーダンスが分布定数回
路で構成されるために、その調整はパターンの長さ、幅
の微調整に依存していた。
【0008】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決し、高周波回路のインピーダンス調
整を容易にすることを可能とした新規な高周波トランジ
スタ整合回路を提供することがある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る高周波トランジスタ整合回路は、入力
側、出力側の両方のマイクロストリップパターン上に、
あらかじめレール状の溝を設けておき、これらの溝部分
にトランジスタの電極リードを接続し、このレール状溝
の上を球状の導体が容易に移動できる構成としている。
【0010】上記溝は、トランジスタの電極リードに対
して平行に形成される(第1の溝)か、またはこの第1
の溝に対してほぼ直角に形成され、第1の溝と接続され
る第2の溝を含むものとするか、あるいはこの第2の溝
とは反対側に形成され前記第1の溝と接続される第3の
溝を形成し、前記第1、第2、第3の溝を含む構造とさ
れる。
【0011】本発明は、また、トランジスタの入出力側
に突出された電極リード自体にそれぞれ溝を形成し、こ
れらの溝に球状の導体を移動できる構造とすることがで
きる。
【0012】
【作用】レール状の溝の上を導体の球は容易に移動させ
ることができる。その導体の位置を変えることにより、
オープンスタブとしての効果を持たせ、最適なインピー
ダンスを容易に実現するものである。
【0013】最適なインピーダンスになるように調整が
終了した後に上記導体球をその位置に非導伝性接着剤に
より固定する。
【0014】
【実施例】次に、本発明をその好ましい各実施例につい
て図面を参照して具体的に説明する。
【0015】図1は本発明による第1の実施例を示す斜
視図である。
【0016】図1に示された本発明による第1の実施例
は、トランジスタの入、出力電極リードにマイクロスト
リップラインが接続され、インピーダンス整合をとる回
路である。このストリップパターン上にレール状の溝が
彫られ、そのレール状溝に球状の導体が移動させられる
構成である。
【0017】図1を参照するに、参照符号1は接地導体
を示し、この接地導体1上には2個のマイクロストリッ
プ基板2、2が載置、固定されている。これら2個のマ
イクロストリップ基板2、2の間にトランジスタ3が配
設され、その3個の電極端子リードのうちの1個のリー
ドは接地導体1に接続されて接地されている。接地され
る電極リードはバイポーラトランジスタの場合には例え
ばエミッタ、ベーズでありFETの場合にはゲート、ソ
ーズである。
【0018】マイクロストリップ基板2上にはマイクロ
ストリップライン4が例えば金を蒸着することによって
形成されている。金の代わりに銀を使用することもでき
るし、また銅も使用可能である。銅の場合には蒸着では
なく、銅板をマイクロストリップ基板2上に接着するこ
になる。
【0019】マイクロストリップライン4上にはライン
の長手方向にレール状の溝5が形成されており、溝5に
は球状の導体(球状導体または導体球)6が溝5に沿っ
て移動自在に係合されている。溝5を含むマイクロスト
リップライン4の端面にはトランジスタ3の電球リード
3a、3bが接合されている。
【0020】図2は本発明による第2の実施例を示す斜
視図である。
【0021】図2を参照するに、第2の実施例において
は、前記第1の実施例の構成に加えて、マイクロストリ
ップ基板2上に、マイクロストリップライン4とほぼ直
角方向にマイクロストリップライン7が形成され、その
長手方向にレール状の溝5aが彫設されている。溝5a
には同様に球状導体6が移動自在に係合されている。マ
イクロストリップライン4、7は図示の如くT字状に接
続されている。
【0022】図2に示された第2の実施例においては、
T字状のマイクロストリップラインは左側(入力側)の
マイクロストリップ基板2上にのみ形成されているが、
右側(出力側)のマイクロストリップライン2上にも同
様に形成し得ることは勿論である。
【0023】図3は本発明による第3の実施例を示す斜
視図である。
【0024】図3を参照するに、この第3の実施例にお
いては、前記第2の実施例に示された構成に加えて、マ
イクロストリップライン7の反対側のマイクロストリッ
プ基板2上にマイクロストリップライン7と同様のマイ
クロストリップライン8が形成され、このマイクロスト
リップライン8上にレール状溝5bが彫設されている。
溝5bには同様に球状導体6が移動自在に係合されてい
る。マイクロストリップライン4、7、8は図示の如く
+字状に接続、形成されている。
【0025】図4は本発明による第4の実施例を示す斜
視図である。
【0026】図4を参照するに、本第4の実施例におい
ては、トランジスタ3の電極リード31に直接長手方向
にレール状溝31aがそれぞれ彫設されており、これら
の溝31aにはそれぞれ球状導体6が移動自在に係合さ
れている。
【0027】以上説明した第1〜第4の実施例共に、溝
に沿って球状導体6を移動させることによって、インピ
ーダンスを変化させ、それによって入出力インピーダン
スのマッチングをとることができる。その際、トランジ
スタ3の電極リード3a、3b、31方向に設けられた
溝5、31aに沿った球状導体6の移動操作による変位
によって主としてインダクタンス(L)の調整が行わ
れ、溝5a、5bに沿った球状導体6の移動操作による
変位によって主としてキャパシタンス(C)の調整が行
われる。
【0028】このように、このマイクロストリップライ
ン4、7、8または電極リード31上に設けられた溝
5、5a、5b、31a内を導体球6が移動することに
より、または球状導体(導体球)6の数を変えることに
より、トランジスタの入出力インピーダンス整合をとる
ことが可能となる。
【0029】球状導体6の操作によりインピーダンス整
合調整を終了した後に、非導電性接着剤によって球状導
体6をその静止位置に固定ずる。
【0030】
【発明の効果】第1の効果は、マイクロストリップ回路
で構成するトランジスタ回路の入出力インピーダンスの
整合が容易に実現できることである。
【0031】その理由は、パターン上に設けたレール状
溝と導体球の構成により、自由度の高い任位のインピー
ダンス変化ができるからである。
【0032】第2の効果は、本発明による入出力インピ
ーダンス整合調整は短時間で的確に実現され、その調整
に対する時間を大幅に削減することが可能である。
【0033】その理由は、溝に沿って球状導体を単に移
動するだけだからである。
【図面の簡単な説明】
【図1】本発明による第1の実施例を示す斜視図であ
る。
【図2】本発明による第2の実施例を示す斜視図であ
る。
【図3】本発明による第3の実施例を示す斜視図であ
る。
【図4】本発明による第4の実施例を示す斜視図であ
る。
【図5】従来のトランジスタ整合回路を示す斜視図であ
る。
【符号の説明】
1、11…接地導体 2、12…マイクロストリップ基板 3、13…トランジスタ 3a、15、31…トランジスタリード端子 4、7、8、14…マイクロストリップライン 5、5a、5b、31a…溝 6…球状導体(導体球)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 マイクロストリップ基板上にトランジス
    タの電極リード端子の突出方向に形成された第1のマイ
    クロストリップラインと、該第1のマイクロストリップ
    ライン上に長手方向に形成された第1の溝と、該第1の
    溝に移動自在に係合された第1の球状導体とを有し、前
    記第1のマイクロストリップラインの前記第1の溝の部
    分にトランジスタのリード端子を接続し、前記球状導体
    を任意に移動させることにより前記トランジスタの入出
    力インピーダンスを整合させることを特徴とする高周波
    トランジスタ整合回路。
  2. 【請求項2】 前記第1のマイクロストリップラインと
    ほぼ直角方向に前記マイクロストリップ基板上に第2の
    マイクロストリップラインを前記第1のマイクロストリ
    ップラインに一端を接続して形成し、該第2のマイクロ
    ストリップライン上にその長手方向に第2の溝を形成
    し、該第2の溝に第2の球状導体を移動自在に係合した
    ことを更に特徴とする請求項1に記載の高周波トランジ
    スタ整合回路。
  3. 【請求項3】 前記マイクロストリップ基板上の前記第
    2のマイクロストリップラインが形成されている領域と
    は反対の領域に前記第1のマイクロストリップラインと
    直角方向に第3のマイクロストリップラインを形成し、
    該第3のマイクロストリップライン上に長手方向に第3
    の溝を彫設し、該第3の溝に第3の球状導体を係合させ
    たことを更に特徴とする請求項2に記載の高周波トラン
    ジスタ整合回路。
  4. 【請求項4】 前記球状導体を変位させてインピーダン
    スの調整後に、前記球状導体を非導電性接着剤により前
    記溝のその位置に固定することを更に特徴とする請求項
    1、2または3のいずれか一項に記載の高周波トランジ
    スタ整合回路。
  5. 【請求項5】 トランジスタの入出力電極リード端子の
    表面長手方向にレール状溝を形成し、該溝に球状導体を
    移動自在に係合させ、前記球状導体を変位調整すること
    により前記トランジスタの入出力インピーダンスを整合
    させることを特徴とする高周波トランジスタ整合回路。
  6. 【請求項6】 前記球状導体を変位させてインピーダン
    スの調整後に、前記球状導体を非導電性接着剤により前
    記溝のその位置に固定することを更に特徴とする請求項
    5に記載の高周波トランジスタ整合回路。
JP8059401A 1996-03-15 1996-03-15 高周波トランジスタ整合回路 Expired - Lifetime JP2812291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8059401A JP2812291B2 (ja) 1996-03-15 1996-03-15 高周波トランジスタ整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8059401A JP2812291B2 (ja) 1996-03-15 1996-03-15 高周波トランジスタ整合回路

Publications (2)

Publication Number Publication Date
JPH09252207A true JPH09252207A (ja) 1997-09-22
JP2812291B2 JP2812291B2 (ja) 1998-10-22

Family

ID=13112230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8059401A Expired - Lifetime JP2812291B2 (ja) 1996-03-15 1996-03-15 高周波トランジスタ整合回路

Country Status (1)

Country Link
JP (1) JP2812291B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708302A1 (en) 2005-03-31 2006-10-04 TDK Corporation Distributed constant circuit and impedance adjustment method
US10637410B2 (en) 2018-02-01 2020-04-28 Fujitsu Limited Amplification device and electromagnetic wave irradiating device
CN113109692A (zh) * 2021-03-31 2021-07-13 中国电子科技集团公司第十三研究所 微带电路调试方法及调节模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708302A1 (en) 2005-03-31 2006-10-04 TDK Corporation Distributed constant circuit and impedance adjustment method
US10637410B2 (en) 2018-02-01 2020-04-28 Fujitsu Limited Amplification device and electromagnetic wave irradiating device
CN113109692A (zh) * 2021-03-31 2021-07-13 中国电子科技集团公司第十三研究所 微带电路调试方法及调节模块

Also Published As

Publication number Publication date
JP2812291B2 (ja) 1998-10-22

Similar Documents

Publication Publication Date Title
JPH1168456A (ja) 表面実装型アンテナ
KR920009670B1 (ko) 스트립선로 회로
JP2812291B2 (ja) 高周波トランジスタ整合回路
US20040050587A1 (en) Transmission line and device including the same
CN113541609A (zh) 高频放大器
JPS6338576Y2 (ja)
JP2000031708A (ja) モノリシックマイクロ波集積回路
JPH04322502A (ja) 分布定数型整合回路
JPH03286611A (ja) 高周波増幅器
JP2758321B2 (ja) 回路基板
JPS622819Y2 (ja)
JPH01273404A (ja) 高周波半導体デバイス
JPS5846571Y2 (ja) 高周波回路装置
JPH07326909A (ja) マイクロ波整合回路
JP2606487B2 (ja) 半導体装置
JPH043502A (ja) 高周波回路インピーダンス調整方法
JPH06104613A (ja) 高周波半導体装置
JP2875302B2 (ja) 高周波増幅器
JP2842068B2 (ja) 高周波増幅回路
JPH05259709A (ja) 高比誘電率基板整合回路
JP2001144394A (ja) 高周波回路
JPH06244300A (ja) 混成集積回路装置
JPH06268416A (ja) インピーダンス調整回路
JPH04188904A (ja) 共平面アンテナ
JP2001007608A (ja) 高周波回路