JP2875302B2 - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JP2875302B2 JP2875302B2 JP27473989A JP27473989A JP2875302B2 JP 2875302 B2 JP2875302 B2 JP 2875302B2 JP 27473989 A JP27473989 A JP 27473989A JP 27473989 A JP27473989 A JP 27473989A JP 2875302 B2 JP2875302 B2 JP 2875302B2
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- substrate
- frequency amplifier
- bypass capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、レーダ通信のフロントエンド等に用いられ
る高周波増幅器に関する。
る高周波増幅器に関する。
［従来の技術］ 従来のマイクロ波回路の実装構造としては、例えば、
高周波増幅器の場合、第４図に示すような構成がある。
高周波増幅器の場合、第４図に示すような構成がある。
すなわち、金属台５の上に誘電体基板の入力側整合回
路基板１と出力側整合回路基板６とが、間隔を置いて配
置されており、それぞれの基板1,6の上には、マイクロ
ストリップ線路パターンの入力側整合回路1aと出力側整
合回路基板6aとが、設けられている。
路基板１と出力側整合回路基板６とが、間隔を置いて配
置されており、それぞれの基板1,6の上には、マイクロ
ストリップ線路パターンの入力側整合回路1aと出力側整
合回路基板6aとが、設けられている。
入力側整合回路基板１と出力側整合回路基板６との間
には、電界効果トランジスタ（以下、FETという）２が
配置され、FET2のゲートリード2aは入力側整合回路1a
に、FET2のドレインリード2bは出力側整合回路6aに接続
される。
には、電界効果トランジスタ（以下、FETという）２が
配置され、FET2のゲートリード2aは入力側整合回路1a
に、FET2のドレインリード2bは出力側整合回路6aに接続
される。
また、入力側整合回路基板１と出力側整合回路基板６
との間には、バイパスコンデンサ3a,3bが金属台５上に
配置されている。
との間には、バイパスコンデンサ3a,3bが金属台５上に
配置されている。
FET2のソースリード2c,2dは、バイパスコンデンサ3a,
3bにそれぞれ接続されている。さらに、出力側整合回路
基板６の上には、ソース抵抗器４が印刷され、ソース抵
抗器４の一端は、電極4bを介してバイパスコンデンサ3a
の上部電極にワイヤボンディング等のリードワイヤ4cに
よりバイパスコンデンサ3a、3bと並列に、接続され、他
端は，リボン電極4aを介して金属台５に接続される。
3bにそれぞれ接続されている。さらに、出力側整合回路
基板６の上には、ソース抵抗器４が印刷され、ソース抵
抗器４の一端は、電極4bを介してバイパスコンデンサ3a
の上部電極にワイヤボンディング等のリードワイヤ4cに
よりバイパスコンデンサ3a、3bと並列に、接続され、他
端は，リボン電極4aを介して金属台５に接続される。
また、他の従来のマイクロ波回路の実装構造として
は、例えば第５図に示すような高周波増幅器の例があ
る。
は、例えば第５図に示すような高周波増幅器の例があ
る。
すなわち、金属台５の上に入力側と出力側とが一体の
整合回路基板７が配置されている。基板７は、中央に孔
部８を有し、孔部８内には平板コンデンサ３が設置さ
れ、平板コンデンサ３は、金属台５に接地されている。
整合回路基板７が配置されている。基板７は、中央に孔
部８を有し、孔部８内には平板コンデンサ３が設置さ
れ、平板コンデンサ３は、金属台５に接地されている。
平板コンデンサ３の上には、FET2が配置され、FET2の
ソースリード2c,2dは、平板コンデンサ３と接続され
る。
ソースリード2c,2dは、平板コンデンサ３と接続され
る。
また、基板７の上には、チップ状のソース抵抗器４が
配置されており、ソース抵抗器４は、電極4bを介してワ
イヤボンディング等のリードワイヤ4cにより平板コンデ
ンサ３と並列に接続されている。
配置されており、ソース抵抗器４は、電極4bを介してワ
イヤボンディング等のリードワイヤ4cにより平板コンデ
ンサ３と並列に接続されている。
［発明が解決しようとする課題］ しかしながら、第４図に示す従来の高周波増幅器で
は、バイパスコンデンサ3a,3bをFET2のソース2a,2bに近
接して設置することが要求されるために、入力側整合回
路基板１と出力側整合回路基板６との間に、バイパスコ
ンデンサ3a,3bを設置するためのスペースが設けられて
おり、入力側整合回路基板１と出力側整合回路基板６と
が分離してしまっている。
は、バイパスコンデンサ3a,3bをFET2のソース2a,2bに近
接して設置することが要求されるために、入力側整合回
路基板１と出力側整合回路基板６との間に、バイパスコ
ンデンサ3a,3bを設置するためのスペースが設けられて
おり、入力側整合回路基板１と出力側整合回路基板６と
が分離してしまっている。
このため、このような高周波増幅器を製造するために
は、２つの基板を所定の間隔をあけて配置する工程を要
し、製造に手間を要するという問題点があった。
は、２つの基板を所定の間隔をあけて配置する工程を要
し、製造に手間を要するという問題点があった。
また、第５図に示す従来の高周波増幅器では、基板７
内に孔部８を形成する必要があるため、製造工程におい
て、孔あけ加工による孔部８の形成に手間を要するとい
う問題点があった。
内に孔部８を形成する必要があるため、製造工程におい
て、孔あけ加工による孔部８の形成に手間を要するとい
う問題点があった。
この孔あけ加工を容易にするために、テフロン系の基
板を用いる技術があるが、テフロン系の基板はテフロン
系基板特有のそりを生じることがある。これを防止する
ためには、基板７を完全に金属台５と固着させる必要が
あり、このために、高周波増幅器の製造に手間がかかる
という問題点があった。また、テフロン系基板は、高価
であった。
板を用いる技術があるが、テフロン系の基板はテフロン
系基板特有のそりを生じることがある。これを防止する
ためには、基板７を完全に金属台５と固着させる必要が
あり、このために、高周波増幅器の製造に手間がかかる
という問題点があった。また、テフロン系基板は、高価
であった。
また、第５図に示す従来の高周波増幅器では、第４図
の従来例と同様に、ソース抵抗器４は、平板コンデンサ
３にワイヤリングにより接続されているため、素子を固
着した後に、ワイヤリングを行わなければならないとい
う問題点があった。
の従来例と同様に、ソース抵抗器４は、平板コンデンサ
３にワイヤリングにより接続されているため、素子を固
着した後に、ワイヤリングを行わなければならないとい
う問題点があった。
さらに、第４図および第５図の従来例は、バイパスコ
ンデンサ3a,3bおよび平板コンデンサ３について、金属
台５を通して接地を行う必要があり、基板と金属台とを
はんだ付け等の固着作業の必要があって、製造に手間が
かかるという問題点があった。
ンデンサ3a,3bおよび平板コンデンサ３について、金属
台５を通して接地を行う必要があり、基板と金属台とを
はんだ付け等の固着作業の必要があって、製造に手間が
かかるという問題点があった。
本発明は、このような従来の技術が有する問題点に着
目してなされたもので、製造工程が少なくて製造が容易
であるとともに、周波数特性のより優れた製品を製造す
ることができるようにした高周波増幅器を提供すること
を目的としている。
目してなされたもので、製造工程が少なくて製造が容易
であるとともに、周波数特性のより優れた製品を製造す
ることができるようにした高周波増幅器を提供すること
を目的としている。
［課題を解決するための手段］ 本願の発明の高周波増幅器は、 一方の面に入力整合回路パターンおよび出力整合回路
パターンを有し、該他方の面にGNDパターンを有し、前
記一方の面側と前記他方の面側とを連通し、前記GNDパ
ターンに導通するスルーホールを有する基板と、 前記基板の前記一方の面に配置され、上部電極および
下部電極を有し、該下部電極を前記スルーホールに重ね
た状態で接続されるバイパスコンデンサと、 ゲートリードおよびドレインリードが前記入力整合回
路パターンおよび前記出力整合回路パターンに接続さ
れ、ソースリードが前記バイパスコンデンサの上部電極
に接続された電界効果トランジスタと、 一方の電極の下面を前記バイパスコンデンサの上部電
極の上面に重ねた状態で接続され、他方の電極の下面を
前記スルーホールに重ねた状態で接続されるソース抵抗
器ととを、 有することを特徴とする。
パターンを有し、該他方の面にGNDパターンを有し、前
記一方の面側と前記他方の面側とを連通し、前記GNDパ
ターンに導通するスルーホールを有する基板と、 前記基板の前記一方の面に配置され、上部電極および
下部電極を有し、該下部電極を前記スルーホールに重ね
た状態で接続されるバイパスコンデンサと、 ゲートリードおよびドレインリードが前記入力整合回
路パターンおよび前記出力整合回路パターンに接続さ
れ、ソースリードが前記バイパスコンデンサの上部電極
に接続された電界効果トランジスタと、 一方の電極の下面を前記バイパスコンデンサの上部電
極の上面に重ねた状態で接続され、他方の電極の下面を
前記スルーホールに重ねた状態で接続されるソース抵抗
器ととを、 有することを特徴とする。
また、前記電界効果トランジスタと前記入力整合回路
パターンおよび出力整合回路パターンとの接続、前記バ
イパスコンデンサと前記電界効果トランジスタのソース
リードとの接続、前記ソース抵抗器と前記バイパスコン
デンサとの接続、並びに、前記バイパスコンデンサおよ
び前記ソース抵抗器と前記スルーホールとの接続は、リ
フローソルダリングで固着することにより行われるもの
であってもよい。
パターンおよび出力整合回路パターンとの接続、前記バ
イパスコンデンサと前記電界効果トランジスタのソース
リードとの接続、前記ソース抵抗器と前記バイパスコン
デンサとの接続、並びに、前記バイパスコンデンサおよ
び前記ソース抵抗器と前記スルーホールとの接続は、リ
フローソルダリングで固着することにより行われるもの
であってもよい。
［作用］ バイパスコンデンサはFETのソースリードに接続さ
れ、ソース抵抗器がバイパスコンデンサに直接接続され
ているため、ワイヤボンディング等のワイヤリングが不
要となる。このため、接続ポイントが減少し、信頼性が
向上するとともに、耐久性が向上する。
れ、ソース抵抗器がバイパスコンデンサに直接接続され
ているため、ワイヤボンディング等のワイヤリングが不
要となる。このため、接続ポイントが減少し、信頼性が
向上するとともに、耐久性が向上する。
また、素子の接続を、リフローソルダリングで固着す
ることにより行う場合には、素子の接続を全製品につい
て同時に行えるため、全体として製造工程が少なくて済
み、大量生産に好適となる。
ることにより行う場合には、素子の接続を全製品につい
て同時に行えるため、全体として製造工程が少なくて済
み、大量生産に好適となる。
［実施例］ 以下、図面に基づき本発明の各種実施例について説明
する。なお、各種実施例につき同種の部位には同一符号
を付し重複した説明を省略する。
する。なお、各種実施例につき同種の部位には同一符号
を付し重複した説明を省略する。
第１図〜第３図は本発明の一実施例を示しており、第
１図は本発明の一実施例の高周波増幅器の分解斜視図、
第２図は組み立てられた高周波増幅器の斜視図、第３図
は第２図の高周波増幅器のIII−III線断面図である。
１図は本発明の一実施例の高周波増幅器の分解斜視図、
第２図は組み立てられた高周波増幅器の斜視図、第３図
は第２図の高周波増幅器のIII−III線断面図である。
第１図に示すように、本実施例のマイクロ波回路の一
例として示す高周波増幅器は、基本的に、基板15と、電
界効果トランジスタ（FET）12と、バイパスコンデンサ1
3と、ソース抵抗器14とを有する。
例として示す高周波増幅器は、基本的に、基板15と、電
界効果トランジスタ（FET）12と、バイパスコンデンサ1
3と、ソース抵抗器14とを有する。
基板15は、アルミナ基板である。アルミナ基板は、高
い平面度を有し、高周波増幅器のためのケースに直接取
付けることを可能とし、金属台を不要とする。なお、基
板15には、テフロン系基板を使用することも可能であ
る。
い平面度を有し、高周波増幅器のためのケースに直接取
付けることを可能とし、金属台を不要とする。なお、基
板15には、テフロン系基板を使用することも可能であ
る。
基板15は、裏面べた一面に銀−パラジウムのGND（接
地）パターン29（第３図参照）を厚膜印刷により形成さ
れている。
地）パターン29（第３図参照）を厚膜印刷により形成さ
れている。
基板15の中央部には、数個のスルーホール21が１列に
穿設され、スルーホール21は、壁面に銀−パラジウムを
厚膜印刷により形成され、一端が、基板15の裏面のGND
パターン29に接続されている。
穿設され、スルーホール21は、壁面に銀−パラジウムを
厚膜印刷により形成され、一端が、基板15の裏面のGND
パターン29に接続されている。
スルーホール21は、例えば、レーザーによってワンシ
ョットで容易に穿設することができる。
ョットで容易に穿設することができる。
また、スルーホール21の周囲には、バイパスコンデン
サ13の形状にほぼ等しいパターン23aと、ソース抵抗の
接地のためのパターン23bが印刷により形成されてい
る。
サ13の形状にほぼ等しいパターン23aと、ソース抵抗の
接地のためのパターン23bが印刷により形成されてい
る。
基板15の裏面のGNDパターン29と、スルーホール21
と、パターン23a,23bとは、厚膜印刷により形成され、
電気的に接続される。
と、パターン23a,23bとは、厚膜印刷により形成され、
電気的に接続される。
パターン23aのように面積の広いパターンにあって
は、スルーホール21の数は、その表面の電位をできるだ
け等しくするため、多いほど好ましい。
は、スルーホール21の数は、その表面の電位をできるだ
け等しくするため、多いほど好ましい。
基板15の表面上には、入力整合回路11aと出力整合回
路16aとが厚膜印刷により形成されている（なお、詳細
なパターン図は省略する）。
路16aとが厚膜印刷により形成されている（なお、詳細
なパターン図は省略する）。
バイパスコンデンサ13は、非常に薄いセラミックスの
両面に銀−パラジウム電極を焼き付けて製造される平板
状コンデンサである。
両面に銀−パラジウム電極を焼き付けて製造される平板
状コンデンサである。
このバイパスコンデンサ13としては、従来の0.4mm程
度の厚さのものより薄い、0.15mm程度の厚さのものを用
いる。このため、バイパスコンデンサ13で、十分な容量
が得られるとともに、比較的低周波領域でも十分な作動
を生じることができる。
度の厚さのものより薄い、0.15mm程度の厚さのものを用
いる。このため、バイパスコンデンサ13で、十分な容量
が得られるとともに、比較的低周波領域でも十分な作動
を生じることができる。
第２図および第３図に示すように、このバイパスコン
デンサ13は、パターン23aの上に配置され、下面電極13b
がスルーホール21を介してGNDパターン29に接地され
る。
デンサ13は、パターン23aの上に配置され、下面電極13b
がスルーホール21を介してGNDパターン29に接地され
る。
また、バイパスコンデンサ13の上面電極13aの上に
は、FET12が配置されている。FET12は、ゲートリード12
aが入力整合回路11aに接続され、ドレインリード12bが
出力整合回路16aに接続されている。また、FET12は、ソ
ースリード12c,12dがバイパスコンデンサ13の上面電極1
3aに接続されている。
は、FET12が配置されている。FET12は、ゲートリード12
aが入力整合回路11aに接続され、ドレインリード12bが
出力整合回路16aに接続されている。また、FET12は、ソ
ースリード12c,12dがバイパスコンデンサ13の上面電極1
3aに接続されている。
さらに、バイパスコンデンサ13の上面電極13aには、
ソース抵抗器14の一方の電極14aが接続され、ソース抵
抗器14の他方の電極14bは基板15上のパターン23bに接続
される。
ソース抵抗器14の一方の電極14aが接続され、ソース抵
抗器14の他方の電極14bは基板15上のパターン23bに接続
される。
基板15上のこれらの素子の接続は、第２図に示すよう
に、素子の端子部に予めはんだペースト28をテーティン
グしておき、リフローソルダリングにより、加熱炉では
んだを再溶融して、行われる。
に、素子の端子部に予めはんだペースト28をテーティン
グしておき、リフローソルダリングにより、加熱炉では
んだを再溶融して、行われる。
こうして、第２図に示すような高周波増幅器が、製造
される。
される。
次に作用を説明する。
高周波増幅器は、基板15の裏面にGNDパターン29を有
する。このため、基板15を金属台に固着する必要がなく
なり、従来例のような金属台が不要となる。
する。このため、基板15を金属台に固着する必要がなく
なり、従来例のような金属台が不要となる。
また、基板15は、GNDパターン29に導通するスルーホ
ール21を有し、バイパスコンデンサ13およびソース抵抗
器14は、このスルーホールを介して接地される。スルー
ホールは、レーザーによって、ワンショットで簡単に形
成することができる。このため、リボン電極を用いて接
地したり、基板にレーザーによるワンショットではあけ
られないほど大きい孔をあけ、孔内にバイパスコンデン
サを配置して接地したりする場合に比べて、バイパスコ
ンデンサ13およびソース抵抗器14の接地が容易になる。
ール21を有し、バイパスコンデンサ13およびソース抵抗
器14は、このスルーホールを介して接地される。スルー
ホールは、レーザーによって、ワンショットで簡単に形
成することができる。このため、リボン電極を用いて接
地したり、基板にレーザーによるワンショットではあけ
られないほど大きい孔をあけ、孔内にバイパスコンデン
サを配置して接地したりする場合に比べて、バイパスコ
ンデンサ13およびソース抵抗器14の接地が容易になる。
また、バイパスコンデンサ13はFET12のソースリード1
2c,12dに接続され、ソース抵抗器14がバイパスコンデン
サ13に、それらの電極面間で直接接続されているため、
ワイヤボンディング等のワイヤリングが不要となる。こ
のため、接続ポイントが減少し、信頼性が向上するとと
もに、耐久性が向上する。
2c,12dに接続され、ソース抵抗器14がバイパスコンデン
サ13に、それらの電極面間で直接接続されているため、
ワイヤボンディング等のワイヤリングが不要となる。こ
のため、接続ポイントが減少し、信頼性が向上するとと
もに、耐久性が向上する。
また、素子の接続を、リフローソルダリングで固着す
ることにより行うため、素子の接続を全製品について同
時に行えるため、全体として製造工程が少なくて済み、
大量生産に好適となる。
ることにより行うため、素子の接続を全製品について同
時に行えるため、全体として製造工程が少なくて済み、
大量生産に好適となる。
このような高周波数増幅器は、金属板やワイヤリング
等が不要となるため、材料費が安価となる。
等が不要となるため、材料費が安価となる。
上記実施例は、マイクロ波回路として、高周波増幅器
の例を示したが、本発明はこれに限らず、他のマイクロ
波回路にも広く適用することができる。
の例を示したが、本発明はこれに限らず、他のマイクロ
波回路にも広く適用することができる。
［発明の効果］ ワイヤリング等が不要となるため、接続ポイントが減
少し、信頼性が向上するとともに、耐久性が向上する。
少し、信頼性が向上するとともに、耐久性が向上する。
また、素子の接続を、リフローソルダリングで固着す
ることにより行う場合には、素子の接続を全製品につい
て同時に行えるため、全体として製造工程が少なくて済
み、大量生産に好適となる。
ることにより行う場合には、素子の接続を全製品につい
て同時に行えるため、全体として製造工程が少なくて済
み、大量生産に好適となる。
第１図は本発明の一実施例の高周波増幅器の分解斜視
図、第２図は組み立てられた高周波増幅器の斜視図、第
３図は第２図の高周波増幅器のIII−III線断面図、第４
図および第５図は従来例の高周波増幅器の分解斜視図で
ある。 11a…入力整合装置 12…電界効果トランジスタ（FET） 12a…ゲートリード 12b…ドレインリード 12c,12d…ソースリード 13…バイパスコンデンサ 14…ソース抵抗器 15…基板 16a…出力整合装置 21…スルーホール 29…GNDパターン
図、第２図は組み立てられた高周波増幅器の斜視図、第
３図は第２図の高周波増幅器のIII−III線断面図、第４
図および第５図は従来例の高周波増幅器の分解斜視図で
ある。 11a…入力整合装置 12…電界効果トランジスタ（FET） 12a…ゲートリード 12b…ドレインリード 12c,12d…ソースリード 13…バイパスコンデンサ 14…ソース抵抗器 15…基板 16a…出力整合装置 21…スルーホール 29…GNDパターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−12704（ＪＰ，Ａ) 特開 昭59−4175（ＪＰ，Ａ) 特開 昭57−194605（ＪＰ，Ａ) 特開 昭53−54472（ＪＰ，Ａ) 実開 昭62−204347（ＪＰ，Ｕ) 実開 昭55−20214（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/60 H03F 3/189 H01P 5/08 H01L 23/12 301
Claims (1)
- 【請求項１】一方の面に入力整合回路パターンおよび出
力整合回路パターンを有し、該他方の面にGNDパターン
を有し、前記一方の面側と前記他方の面側とを連通し、
前記GNDパターンに導通するスルーホールを有する基板
と、 前記基板の前記一方の面に配置され、上部電極および下
部電極を有し、該下部電極を前記スルーホールに重ねた
状態で接続されるバイパスコンデンサと、 前記基板の前記バイパスコンデンサ上に置かれ、ゲート
リードおよびドレインリードが前記入力整合回路パター
ンおよび前記出力整合回路パターンに接続され、ソース
リードが前記バイパスコンデンサの上部電極に接続され
た電界効果トランジスタと、 一方の電極の下面を前記バイパスコンデンサの上部電極
の上面に重ねた状態で接続され、他方の電極の下面を前
記スルーホールに重ねた状態で接続されるソース抵抗器
とを備え、 前記バイパスコンデンサ、電界効果トランジスタおよび
ソース抵抗器とは、それぞれ基板とは別個に設けられた
ものである ことを特徴とする高周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27473989A JP2875302B2 (ja) | 1989-10-21 | 1989-10-21 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27473989A JP2875302B2 (ja) | 1989-10-21 | 1989-10-21 | 高周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136407A JPH03136407A (ja) | 1991-06-11 |
| JP2875302B2 true JP2875302B2 (ja) | 1999-03-31 |
Family
ID=17545909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27473989A Expired - Lifetime JP2875302B2 (ja) | 1989-10-21 | 1989-10-21 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875302B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111069A (ja) * | 2007-10-29 | 2009-05-21 | National Institute Of Information & Communication Technology | 極微弱光検出器 |
-
1989
- 1989-10-21 JP JP27473989A patent/JP2875302B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03136407A (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252605B2 (ja) | 電子部品及びその製造方法 | |
| JP3935529B2 (ja) | プリント回路基板 | |
| US7036712B2 (en) | Methods to couple integrated circuit packages to bonding pads having vias | |
| US4450377A (en) | Integrated circuit with piezoelectric resonator mounted on blocks comprising capacitors | |
| JP2875302B2 (ja) | 高周波増幅器 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| US6700177B2 (en) | Compact, surface-mounting-type, electronic-circuit unit | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JP3315899B2 (ja) | 回路基板装置 | |
| JP2775192B2 (ja) | 高周波回路インピーダンス調整方法 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH0582936A (ja) | リードレス部品搭載基板の電気回路 | |
| JPS5841641B2 (ja) | 抵抗体 | |
| JPH0225276B2 (ja) | ||
| JPH01179397A (ja) | Ｍｉｃモジュール | |
| JPH0878907A (ja) | 積層型誘電体フィルタ | |
| JPS63153847A (ja) | マイクロ波集積回路基板のア−ス接続方法 | |
| JPS6258160B2 (ja) | ||
| JPH0432170A (ja) | 端子板とそれを用いた電子機器 | |
| JPH1022412A (ja) | ボールグリッドアレイ型回路基板 | |
| JPH06177500A (ja) | フレキシブル配線板 | |
| JPH01206687A (ja) | 電子回路基板 | |
| JPH09199669A (ja) | プリント配線基板モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080114 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090114 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |