JPH09246994A - 符号誤り訂正方法及び符号誤り訂正装置 - Google Patents

符号誤り訂正方法及び符号誤り訂正装置

Info

Publication number
JPH09246994A
JPH09246994A JP8053028A JP5302896A JPH09246994A JP H09246994 A JPH09246994 A JP H09246994A JP 8053028 A JP8053028 A JP 8053028A JP 5302896 A JP5302896 A JP 5302896A JP H09246994 A JPH09246994 A JP H09246994A
Authority
JP
Japan
Prior art keywords
error
code
code error
syndrome
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8053028A
Other languages
English (en)
Other versions
JP3234493B2 (ja
Inventor
Ryuji Yamamura
龍司 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP05302896A priority Critical patent/JP3234493B2/ja
Priority to TW085112485A priority patent/TW402699B/zh
Priority to KR1019970007951A priority patent/KR100416022B1/ko
Priority to US08/814,573 priority patent/US5831999A/en
Publication of JPH09246994A publication Critical patent/JPH09246994A/ja
Application granted granted Critical
Publication of JP3234493B2 publication Critical patent/JP3234493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1813Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information

Abstract

(57)【要約】 【課題】 1フレームのシンボルデータに含まれる符号
誤りを効率よく訂正する。 【解決手段】 C1符号に基づく符号誤りの訂正処理
で、1フレーム毎に、符号誤りが1つ以下の場合にはエ
ラーモニタをダウンし、符号誤りが2つ以上の場合には
エラーモニタをアップする。エラーモニタが所定のフレ
ーム数連続してアップしたときに符号誤りの訂正処理の
結果に拘わらずシンボルデータD0〜D31にエラーフラ
グを付加する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CD(Compact Disk)や
MD(Mini Disk)等の記録媒体から読み出されるデジタ
ルデータの符号誤りを検出して訂正する符号誤り訂正方
法及びこの訂正方法を実行する符号誤り訂正装置に関す
る。
【0002】
【従来の技術】音声情報などのデジタルデータが記録さ
れたCDを再生するCDプレーヤでは、CDに生じた傷
や装置の機械的な不具合によって符号誤りが発生する場
合がある。このため、通常のCDプレーヤでは、CDか
ら読み出されるデジタルデータに対し、リードソロモン
符号を用いたCIRC(Cross-Interleave Reed-Solomon
Code)方式の訂正処理が施される。
【0003】CIRC方式では、CDにデータを記録す
る際、16ビットで構成される音声データが2分割され
て8ビットのシンボルデータが生成される。このシンボ
ルデータは、左右の各チャンネルの音声データ各々6個
から生成される合計24シンボルが1つのデータ群(1
フレーム)として取り扱われる。この24シンボルを1
フレームとするシンボルデータに対しては、リードソロ
モン符号法に基づく8ビットのC1符号及びC2符号か
らなる2系列の各パリティデータがそれぞれ4個ずつ付
加される。これにより、1フレームが合計32シンボル
で構成される記録用のシンボルデータが生成される。こ
のようにして生成される記録用のシンボルデータは、E
FM(Eight to Fourteen Modulation)変調によって14
ビットのエンコードデータに変換された後、同期信号及
びサブコードデータが付加され、EFM信号としてCD
に書き込まれる。
【0004】CDから読み出されるEFM信号は、図6
に示すように、1フレームが588ビットで構成され、
各フレームの始まりに24ビットの同期信号が配置さ
れ、続いて14ビットのデータが3ビットの接続ビット
を挟んで32個連続して配置される。実際にCDからデ
ータが読み出されるときには、EFM信号が1フレーム
毎に読み出され、このEFM信号に対してEFM復調が
施される。EFM復調では、図6に示すように、同期信
号に続く最初の14ビットのデータから8ビットのサブ
コードデータが生成され、次に32個連続する14ビッ
トのデータから8ビットのシンボルデータがそれぞれ生
成される。32個のシンボルデータは、先ずC1符号に
基づいてデコード処理され、続いてC2符号に基づいて
デコード処理される。各デコード処理では、各シンボル
データがC1符号またはC2符号に従う配列規則で演算
処理されてシンドロームが算出され、このシンドローム
から各シンボルに対してリードソロモン符号法に基づく
符号誤りの検出及び訂正が行われる。この結果、C1符
号に基づくデコード処理では28個のシンボルデータが
取り出され、C2符号に基づくデコード処理では24個
のシンボルデータが取り出される。以上のCIRC方式
による符号誤りの訂正処理は、例えば、特公平5−18
487号公報に開示されている。
【0005】符号誤りの訂正処理が施された24個のシ
ンボルデータは、図6に示すように、2個ずつ組み合わ
せられ、左右の各チャンネルに対応する16ビットの音
声データが6個ずつ復元される。このように復元された
音声データは、左右の各チャンネル毎にD/A変換処理
され、オーディオアンプへ送られる。
【0006】
【発明が解決しようとする課題】通常のCIRC復号で
は、4つのC1符号またはC2符号によって2カ所まで
の符号誤りの検出及び訂正を可能としている。また、C
1符号によって符号誤りの位置が検出された場合には、
C2符号によって4カ所までの符号誤りの訂正を可能と
している。このような符号誤りの検出及び訂正のための
演算処理は、符号誤りの有無に拘わらず、全てのシンボ
ルデータに対して一様に行われる。
【0007】しかしながら、符号誤りの訂正処理が1フ
レーム毎に独立して行われているため、符号誤りの数が
多い状態が続くような場合には、符号誤りの状態が正し
く判定されず、符号誤りに対して適正な訂正処理が行わ
れなくなるおそれがある。また、全てのシンボルデータ
に対し、符号誤りの有無に拘わらず一様な処理を施して
おり、符号誤りがなく、訂正処理の必要がないときや、
逆に、符号誤りの数が多く、訂正処理が不可能なときで
も無用な演算処理が行われている。このため、演算を実
行するための回路動作で消費される電力が大きくなると
いう問題がある。
【0008】そこで本発明は、符号誤りの訂正処理を複
数のフレームに関連付けて行うようにして訂正処理の信
頼性を高めると共に、符号誤りの訂正処理の演算を効率
よく行うようにして回路動作の消費電流を低減すること
を目的とする。
【0009】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、2系列のパリティデータを含むデジタルデータの符
号誤りを1フレーム毎に検出して訂正する符号誤り訂正
方法において、第1の系列のパリティデータに従って第
1のシンドローム群を算出し、第1のシンドローム群か
ら上記デジタルデータの符号誤りの状態を判定し、第1
のシンドローム群及び符号誤りの状態に基づいて符号誤
りを訂正すると共に、符号誤りの状態判定の結果に応じ
てセットまたはリセットされるエラーモニタに応答して
上記デジタルデータにエラーフラグを付加する第1のス
テップと、第2の系列のパリティデータに従って第2の
シンドローム群を算出し、第2のシンドローム群及び上
記第1のステップで付加されたエラーフラグから上記デ
ジタルデータの符号誤りの状態を判定し、第2のシンド
ローム群及び符号誤りの状態に基づいて符号誤りを訂正
する第2のステップと、を有することにある。
【0010】以上の構成により、符号誤りの訂正処理の
ための演算が符号誤りの発生状況に合わせて必要なとき
にのみ行われるようになり、回路動作が簡略化される。
また、符号誤りの訂正処理の結果が連続するフレームの
訂正処理に反映されるようになり、符号誤りに対して間
違った訂正処理が施されることが無くなる。そして、そ
の符号誤りの訂正方法を採用した符号誤り訂正装置にお
いて、パリティデータを含むデジタルデータに対して1
フレーム毎に符号誤りの訂正処理を施す符号誤り訂正装
置において、上記デジタルデータの入出力を制御する入
出力回路と、この入出力回路に接続され、上記デジタル
データを一定量記憶するバッファメモリと、上記バッフ
ァメモリに記憶されたデジタルデータの一部を取り込ん
で一時的に記憶するレジスタと、上記バッファメモリに
記憶されたデジタルデータに付されたパリティデータに
基づいてシンドローム群を算出するシンドローム演算器
と、上記シンドローム群が所望の状態以外のときに上記
シンドローム群を取り込み、上記デジタルデータの符号
誤りの位置を算出すると共に、その符号誤りを訂正する
ガロア体演算器と、上記シンドローム演算器及び上記ガ
ロア体演算器の演算動作を制御する演算制御部と、を備
え、上記演算制御部は、上記パリティデータの第1の系
列に対して第1のシンドローム演算を実行させ、この演
算結果に従って第1の訂正処理を実行させた後、上記パ
リティデータの第2の系列に対して第2のシンドローム
演算を実行させ、この演算結果及び上記第1のシンドロ
ーム演算の演算結果に従って第2の訂正処理を実行させ
ることにある。
【0011】以上の構成により、符号誤りが特定の状態
のときに符号誤りの訂正処理のための演算が簡略化され
るようになり、演算回路の回路動作に余裕ができる。
【0012】
【発明の実施の形態】図1は、本発明の符号誤りの訂正
方法の第1の段階を説明するフローチャートである。こ
の第1の段階では、最大で2つの符号誤りの検出及び訂
正処理が可能である。4つのC1符号を含む8ビット構
成の32個(1フレーム)のシンボルデータD0〜D31
が入力されて処理が開始される。この32個のシンボル
データD0〜D31は、図6に示すように、CDから読み
出されたEFM信号をEFM復調することによって得ら
れるものである。
【0013】ステップS1では、1フレームのシンボル
データに対し、C1符号が付された配列規則に対応した
式1の演算によって、4つのシンドロームS0、S1、S
2、S3が算出される。
【0014】
【数1】
【0015】尚、αは8次の原始多項式〔f(x)=x^8
+x^4+x^3+x^2+1〕の根である。また、各演算処
理は、ガロア体による演算処理であり、例えば、加算処
理は、排他的論理和を表している。(以下、各式の演算
処理は全てガロア体による演算である。) 続くステップS2では、4つのシンドロームS0、S1、
S2、S3から1フレームのシンボルデータD0〜D31に
含まれる誤りの状態が判定される。即ち、C1符号は、
1フレームのシンボルデータD0〜D31に対して4つの
シンドロームS0〜S3が全て「0」となるように付され
るものであり、この4つのシンドロームS0〜S3が全て
「0」となれば、シンボルデータD0〜D31に符号誤り
はないものと判定される。そして、式2が成り立つ場合
には、シンボルデータD0〜D31に1つの符号誤りがあ
ると判定され、式3が成り立つ場合には、2つの符号誤
りがあると判定される。また、式2または式3の何れも
満たされなかった場合には、シンボルデータD0〜D31
に3つ以上の符号誤りがあると判定される。
【0016】
【数2】
【0017】
【数3】
【0018】このステップS2において符号誤りの状態
が判定されると、ステップS3〜ステップS8におい
て、それぞれの状態に応じた処理が施される。ステップ
S2で符号誤りなしと判定された場合には、ステップS
3でC1エラーモニタをダウンし、ステップS9の処理
に移る。ステップS2で1つの符号誤りがあると判定さ
れた場合には、ステップS4でC1エラーモニタをダウ
ンした後、ステップS7で1つの誤り訂正の処理を施
し、ステップS9の処理に移る。また、ステップS2で
2つの符号誤りがあると判定された場合には、ステップ
S5でC1エラーモニタをアップした後、ステップS8
で2つの誤り訂正の処理を施し、ステップS9の処理に
移る。そして、ステップS2で3つ以上の符号誤りがあ
ると判定された場合には、ステップS6でC1エラーモ
ニタをアップした後、ステップS9の処理をとばしてス
テップS10の処理に移る。
【0019】ステップS9では、C1エラーモニタに基
づいて過去の数フレーム分のシンボルデータの符号誤り
の状態が判定される。C1エラーモニタは、符号誤りの
状態を継続的にモニタするものであり、ステップS5ま
たはステップS6で一定のフレーム数だけ連続してアッ
プされたときにセット状態となり、ステップS3または
ステップS4で一定のフレーム数だけ連続してダウンさ
れたときにリセット状態となる。そこで、このC1エラ
ーモニタがセット状態にあるときには、ステップS10
でシンボルデータD0〜D31にエラーフラグを付加して
C1符号による符号誤りの訂正処理を終了する。また、
C1エラーモニタがリセット状態にあるときには、エラ
ーフラグを付加せず、そのまま符号誤りの訂正処理を終
了する。
【0020】ところで、ステップS7における符号誤り
の訂正処理は、以下のようにして行われる。先ず、式1
で得られたシンドロームS0、S1から式4の演算を実行
し、その演算結果によって与えられるαの指数から符号
誤りの位置を検出する。
【0021】
【数4】
【0022】そして、符号誤りによって生じる誤差は、
符号誤りが1つの場合には、式1によるシンドロームS
0の演算結果に一致しており、この誤差を符号誤りが発
生した位置のシンボルデータに加算することにより符号
誤りを訂正する。即ち、符号誤りの位置をp(p=0〜
31)とし、シンボルデータDpが符号エラーによって
誤差Yだけずれているとすると、式1より、S0=Y、
S1=α^(31-p)・Yとなる。従って、式4の演算結果か
ら、符号誤りの位置pを31−iとして検出でき、符号
誤りによって生じる誤差YをS0により得ることができ
る。例えば、式4の結果がα^29となった場合には、シ
ンボルデータD2に符号誤りがあり、そのシンボルデー
タD2にシンドロームS0を誤差として加算することで符
号誤りを訂正するようにしている。ここで、シンドロー
ムS2、S3の演算結果については、符号誤りの訂正処理
では直接必要ないが、式5の演算を行うことにより符号
誤りの訂正処理の確認に利用できる。
【0023】
【数5】
【0024】ステップS8における符号誤りの訂正処理
は、以下のようにして行われる。先ず、式1により算出
されるシンドロームS0〜S3を用いて式3の演算を実行
し、その演算結果として2次の連立方程式を得、その解
から符号誤りの位置を検出する。そして、符号誤りによ
って生じるそれぞれの誤差を式1によるシンドロームS
0、S1の演算結果から算出し、この誤差を符号誤りが発
生した位置のシンボルデータにそれぞれ加算することに
よって符号誤りを訂正する。即ち、符号誤りの位置を
p、q(p、q=0〜31 p≠q)とし、シンボルデ
ータDp、Dqが符号エラーによってそれぞれ誤差Y0、
Y1だけずれているとすると、式1より、S0=Y0+Y
1、S1=α^(31-p)・Y0+α^(31-q)・Y1となる。そこ
で、式3の演算結果の連立方程式の解として与えられる
αの指数i、jから符号誤りの位置p、qをそれぞれ3
1−i、31−jとして誤差Y0、Y1を算出し、その誤
差Y0、Y1をシンボルデータDp、Dqに加算することで
符号誤りを訂正するようにしている。
【0025】このようなC1符号による符号誤りの訂正
処理によれば、2つ以上の符号誤りが数フレームで連続
して発生し、エラーモニタがセット状態となった後に
は、符号誤りの有無に拘わらず全てのシンボルデータD
0〜D31にエラーフラグが付加される。このエラーフラ
グの付加は、符号誤りが1つ以下の状態が数フレーム連
続してエラーモニタがリセット状態となるまで継続され
る。
【0026】図2及び図3は、本発明の符号誤りの訂正
方法の第2の段階を説明するフローチャートであり、図
2は通常行われる訂正処理を示し、図3は一部の処理を
省略した訂正処理を示す。通常の訂正処理では、図2に
示すように、C1符号による符号誤りの訂正処理で付加
したエラーフラグを参照すことで、1フレームのシンボ
ルデータに対して、最大で4つの符号エラーの訂正が行
われる。はじめに、4つのC2符号を含む8ビット構成
の28個(1フレーム)のシンボルデータD0〜D27が
入力されると処理が開始される。この28個のシンボル
データD0〜D27は、第1の段階の訂正処理によって得
られるものであり、EFM信号から得られる32個のシ
ンボルデータの内、C1符号を表す4個を除いた28個
が、C2符号に対応した順序に並び替えられている。
【0027】ステップS11においては、C1符号によ
る符号誤りの訂正処理と同様に、式6に従う演算によっ
て4つのシンドロームS0、S1、S2、S3が算出され
る。
【0028】
【数6】
【0029】続くステップS12では、図1に示す第1
の段階のC1符号による訂正処理で各シンボルデータD
0〜D27に付されたエラーフラグを検出し、エラーフラ
グの数によって符号誤りの数を判定する。そして、ステ
ップS13〜S18において、それぞれ符号誤りの数に
応じた処理が施される。ステップS12において符号誤
りの数が2つ以下と判定された場合には、ステップS1
3に進む。このステップS13では、4つのシンドロー
ムS0、S1、S2、S3から28個のシンボルデータD0
〜D27のエラー状態が判定される。このエラー状態の判
定は、図1に示すフローチャートのステップS2での判
定と同一であり、式2及び式3に基づいて符号誤りの数
が判定される。そして、符号誤り誤りなしと判定された
ときには、ステップS19でC2エラーモニタをダウン
し、そのままC2符号による符号誤りの訂正処理を終了
する。また、符号誤りが1つと判定されたときには、ス
テップS15で1つの誤り訂正の処理を施し、符号誤り
が2つと判定されたときには、ステップS16で2つの
誤り訂正の処理を施した後、それぞれステップS19で
C2エラーモニタをダウンして訂正処理を終了する。こ
こで、ステップS15及びステップS16での誤り訂正
の処理は、第1の処理段階のステップS7及びステップ
S8の訂正処理と同一である。
【0030】ステップS12において符号誤りの数が5
つ以上と判定された場合には、符号誤りの訂正処理の能
力を超えているため、各シンボルデータD0〜D27が符
号誤りを含んでいるものとしてステップS14でシンボ
ルデータD0〜D27にエラーフラグを付加し、ステップ
S20でC2エラーモニタをアップして訂正処理を終了
する。そして、ステップS12において、符号誤りの数
が3つあるいは4つと判定された場合には、ステップS
17あるいはステップS18でそれぞれの数に合わせて
符号誤りの訂正処理を施した後、ステップS20でC2
エラーモニタをアップしてC2符号による符号誤りの訂
正処理を終了する。
【0031】ステップS17における符号誤りの訂正処
理は、以下のようにして行われる。この訂正処理の場
合、各シンボルデータD0〜D27に付されたエラーフラ
グによって符号誤りの位置を予め特定できるため、その
位置を基に4つのシンドロームS0〜S3から符号誤りに
よって生じた誤差がそれぞれ算出される。ここで、予め
分かっている符号誤りの位置をp、q、rとし、それぞ
れの符号誤りによる誤差をY0、Y1、Y2とすると、式
6の演算結果は、S0=Y0+Y1+Y2、S1=α^(27-p)
・Y0+α^(27-q)・Y1+α^(27-r)・Y2、S2=α^(54
-2p)・Y0+α^(54-2q)・Y1+α^(54-2r)・Y2、S3=
α^(81-3p)・Y0+α^(81-3q)・Y1+α^(81-3r)・Y2
となる。これらの演算結果の内、シンドロームS0〜S2
の関係から各誤差Y0、Y1、Y2の値を3次の連立方程
式の解として得ることができる。符号誤りが3つの場
合、シンドロームS3の演算結果は符号誤りの訂正処理
において直接は必要ないが、式7の演算によって符号誤
りの訂正処理の確認をする場合に用いることができる。
【0032】
【数7】
【0033】ステップS18における符号誤りの訂正処
理についても、4つの符号誤りの位置を予め特定できる
ため、ステップS17の訂正処理と同様に、各符号誤り
によって生じた誤差を算出することができる。即ち、符
号誤りの位置がp、q、r、sであり、それぞれの位置
の誤差がY0、Y1、Y2、Y3であれば、式6の演算結果
が、S0=Y0+Y1+Y2+Y3、S1=α^(27-p)・Y0+
α^(27-q)・Y1+α^(27-r)・Y2+α^(27-s)・Y3、S
2=α^(54-2p)・Y0+α^(54-2q)・Y1+α^(54-2r)・
Y2+α^(27-s)・Y3、S3=α^(81-3p)・Y0+α^(81-
3q)・Y1+α^(81-3r)・Y2+α^(27-s)・Y3となる。
従って、これらのシンドロームS0〜S3の関係から誤差
Y0〜Y3を4次の連立方程式の解として得ることができ
る。
【0034】一部が省略される訂正処理では、図3に示
すように、1フレームのシンボルデータに対して、最大
で2つの符号エラーの訂正が行われる。28個のシンボ
ルデータD0〜D27の入力からステップS11でのシン
ドロームS0〜S3の演算までは、図2に示すフローチャ
ートと同一である。ステップS12では、第1の段階の
C1符号による訂正処理で各シンボルデータD0〜D27
に付されたエラーフラグを検出し、エラーフラグの数に
よって符号誤りの数を判定する。このステップS12に
おいて符号誤りの数が2つ以下の場合には、ステップS
13とステップS15、S16において図2と同一の処
理が行われ、ステップS19でC2エラーモニタをダウ
ンしてC2符号による符号誤りの訂正処理を終了する。
また、符号誤りの数が3つ以上の場合には、符号誤りの
訂正処理を省略し、ステップS14で各シンボルデータ
D0〜D27にエラーフラグを付加した後、ステップS2
0でC2エラーモニタをアップして処理を終了する。
【0035】C2エラーモニタは、C1エラーモニタと
同様に、過去の符号フレームの誤りの状態をモニタする
ものであり、所定のフレーム数だけ連続してアップした
ときにセット状態となり、所定のフレーム数だけ連続し
てダウンしたときにリセット状態となる。また、このC
2エラーモニタについては、ステップS20でアップさ
れる他に、符号誤りの各訂正処理でエラーが発生したと
きにもアップされるように構成される。そして、このC
2エラーモニタがセット状態となったときには、次にリ
セット状態となるまで、図2に示すフローチャートに従
う訂正処理から図3に示すフローチャートに従う訂正処
理に切り換えられる。従って、シンボルデータD0〜D2
7に符号誤りが多く含まれており、正確な訂正処理が困
難であると予測されるときには、訂正処理のための演算
が省略され、エラーフラグが付加されたシンボルデータ
が出力されることになる。
【0036】図4は、本発明の符号誤り訂正回路の構成
を示すブロック図である。符号誤り訂正回路10は、I
/O部1、データレジスタ2、シンドローム演算器3、
ガロア体演算器4及び演算制御部5より構成される。ま
た、符号誤り訂正回路10には、シンボルデータを少な
くとも1フレーム分記憶するバッファRAM20が接続
される。
【0037】I/O部1は、外部とのシンボルデータの
入出力を行うと共に、バッファRAM20に対してシン
ボルデータをアクセスする。このI/O部1には、デー
タレジスタ2、シンドローム演算器3及びガロア体演算
器4が接続される。データレジスタ2は、符号誤りの訂
正処理のための演算処理で算出される演算結果や、符号
誤りの位置を表すデータ、符号誤りによって生じる誤差
を表すデータをそれぞれ記憶する。このデータレジスタ
2は、演算制御部5の制御の下で各データを1フレーム
分のシンボルデータに対する符号誤りの訂正処理が行わ
れる間、一時的に記憶する。シンドローム演算器3は、
バッファRAM20からI/O部1を介してシンボルデ
ータを取り込み、8次の原始多項式の根に基づいて4つ
のシンドロームを順次計算する。このシンドローム演算
器3は、はじめにシンドロームの演算を実行した後、1
フレーム分のシンボルデータに対する符号誤りの訂正処
理が行われる間、算出したシンドロームを保持する。ガ
ロア体演算器4は、ガロア体の演算を実行し、シンドロ
ーム演算器3によって算出されたシンドロームとデータ
レジスタに一時的に格納されたデータとを所定の規則に
従って演算する。これにより、符号誤りの位置を表すデ
ータ及び符号誤りによって生じた誤差を表すデータが生
成される。また、ガロア体演算器3は、符号誤りの位置
を表すデータに基づいて符号誤りを含むシンボルデータ
をI/O部1を介してバッファRAM20から取り込
む。そして、そのシンボルデータに、符号誤りによって
生じた誤差を表すデータを加算することによって符号誤
りを訂正した後、シンボルデータをI/O部1を介して
再びバッファRAM20に格納する。
【0038】演算制御部5は、演算動作を実行させる制
御プログラムを格納するプログラマブルROMを含み、
その動作プログラムに従って各演算器3、4の演算動作
及びデータレジスタ2の保持動作を制御する。また、演
算制御部5には、1フレーム毎の符号誤りの発生状態を
継続して記憶するエラーモニタ6が接続され、このエラ
ーモニタ6の内容に応じて各演算器3、4による符号誤
りの訂正処理のための演算方法が切り換えられる。この
符号誤りの訂正処理の切り替えは、図1乃至図3のフロ
ーチャートに示したとおりである。
【0039】従って、各演算器3、4は、符号誤りが多
くなったときでも、符号誤りの訂正のための演算処理が
能力の限界付近で継続されることがなくなり、回路動作
に余裕が生じる。これにより、符号誤りの訂正が正しい
かどうかの確認の演算も行うことが可能になる。図5
は、エラーモニタ6の構成の一例を示すブロック図であ
る。
【0040】エラーモニタ6は、3段のDフリップフロ
ップ11a〜11c、5段のDフリップフロップ12a
〜12e、SRフリップフロップ13、3入力のNAN
Dゲート14及び5入力のNANDゲート15より構成
される。3段のDフリップフロップ11a〜11cは、
シンボルデータのフレーム周期に同期したフレームクロ
ックで動作する3段のシフトレジスタを構成する。演算
制御部5からのアップ信号が1段目のDフリップフロッ
プ11aに入力され、各段のDフリップフロップ11a
〜11cの出力がそれぞれNANDゲート14に入力さ
れる。5段のDフリップフロップ12a〜12eは、3
段のDフリップフロップ11a〜11cと同様に、フレ
ームクロックで動作する5段のシフトレジスタを構成す
る。演算制御部5からのアップ信号が1段目のDフリッ
プフロップ12aに入力され、各段のDフリップフロッ
プ12a〜12eの出力がそれぞれNANDゲート15
に入力される。そして、NANDゲート14及びNAN
Dゲート15の各出力がSRフリップフロップ13のリ
セット側及びリセット側にそれぞれ入力され、SRフリ
ップフロップ13の出力がエラーモニタの判定信号とし
て演算制御部5に供給される。この判定出力を受ける演
算制御部5では、判定出力に応じて、図1乃至図3のフ
ローチャートに示すように、演算処理を切り換えるよう
にしている。
【0041】このエラーモニタについては、C1エラー
モニタ用とC2エラーモニタ用とで同一構成で2組設け
られる。そして、それぞれのエラーモニタを動作させる
フレームクロックは、C1符号による符号誤りの訂正処
理のタイミングとC2符号による符号誤りの訂正処理の
タイミングとに同期するように位相が設定される。以上
の構成によれば、アップ信号が3フレーム連続して立ち
上がったときに全てのDフリップフロップ11a〜11
cの出力が立ち上がるため、NANDゲート14の出力
が反転してSRフリップフロップ13がセットされ、判
定出力が立ち上がる。また、ダウン信号が5フレーム連
続して立ち上がったときに全てのDフリップフロップ1
2a〜12eの出力が立ち上がるため、NANDゲート
15の出力が反転してSRフリップフロップ13がリセ
ットされ、判定出力が立ち下がる。それ以外の場合(ア
ップ信号が3フレーム以上連続して立ち上がらず、ダウ
ン信号が5フレーム以上連続して立ち上がらない場合)
には、何れのNANDゲート14、15の出力も反転し
ないため、判定出力は前のフレームの状態が維持され
る。
【0042】以上の実施の形態においては、第1の段階
では符号誤りが2つ以上のときにC1エラーモニタをア
ップし、第2の段階では符号誤りが3つ以上のときにC
2エラーモニタをアップする場合を例示したが、各エラ
ーモニタのアップまたはダウンの基準はこれに限られる
ものではない。このエラーモニタは、符号誤りの数が所
定の数より多いときにアップし、少ないときにダウンす
ればよく、その判定の基準は任意に設定可能である。ま
た、符号誤りの数が特定の範囲にあるときにはエラーモ
ニタのアップ及びダウンの何れも行わないようにするこ
とも考えられる。例えば、第1の段階で符号誤りの数が
2つのときや、第2の段階で符号誤りが3つのときに
は、エラーモニタのアップ及びダウンの何れも行わない
ようにしてもよい。
【0043】
【発明の効果】本発明によれば、複数のフレームに跨っ
てシンボルデータに含まれる符号誤りを継続してモニタ
できるため、符号誤りの訂正処理を効率よくより正確に
行うことができる。また、不要な演算処理を省略するこ
とができるため、演算処理の回路動作が簡略化され、符
号誤りの訂正処理と共に訂正処理後の確認処理も可能に
なる。
【図面の簡単な説明】
【図1】本発明の符号誤り訂正方法の第1の処理段階を
説明するフローチャートである。
【図2】本発明の符号誤り訂正方法の第2の処理段階の
第1の動作を説明するフローチャートである。
【図3】本発明の符号誤り訂正方法の第2の処理段階の
第1の動作を説明するフローチャートである。
【図4】本発明の符号誤り訂正回路の構成を示すブロッ
ク図である。
【図5】エラーモニタの構成を示すブロック図である。
【図6】ディスクから読み出されるデータのフォーマッ
ト図である。
【符号の説明】
1 I/O部 2 データレジスタ 3 シンドローム演算器 4 ガロア体演算器 5 演算制御部 6 エラーモニタ 10 符号誤り訂正回路 20 バッファRAM 11a〜11c、12a〜12e Dフリップフロップ 13 SRフリップフロップ 14、15 NANDゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G11B 20/18 572 G11B 20/18 572F

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 2系列のパリティデータを含むデジタル
    データの符号誤りを1フレーム毎に検出して訂正する符
    号誤り訂正方法において、第1の系列のパリティデータ
    に従って第1のシンドローム群を算出し、第1のシンド
    ローム群から上記デジタルデータの符号誤りの状態を判
    定し、第1のシンドローム群及び符号誤りの状態に基づ
    いて符号誤りを訂正すると共に、符号誤りの状態判定の
    結果に応じてセットまたはリセットされるエラーモニタ
    に応答して上記デジタルデータにエラーフラグを付加す
    る第1のステップと、第2の系列のパリティデータに従
    って第2のシンドローム群を算出し、第2のシンドロー
    ム群及び上記第1のステップで付加されたエラーフラグ
    から上記デジタルデータの符号誤りの状態を判定し、第
    2のシンドローム群及び符号誤りの状態に基づいて符号
    誤りを訂正する第2のステップと、を有することを特徴
    とする符号誤り訂正方法。
  2. 【請求項2】 上記第1のステップの符号誤りの状態判
    定で、符号誤りの数が第1のフレーム数だけ連続して所
    定の数より多くなったときに上記エラーモニタをセット
    し、符号誤りの数が第2のフレーム数だけ連続して所定
    の数より少なくなったときに上記エラーモニタをリセッ
    トすることを特徴とする請求項1に記載の符号誤りの訂
    正方法。
  3. 【請求項3】 上記第1のステップの符号誤りの状態判
    定で、訂正可能な数を越える数の符号誤りが上記デジタ
    ルデータに含まれていると判定されたとき、上記デジタ
    ルデータにエラーフラグを付加することを特徴とする請
    求項1に記載の符号誤り訂正方法。
  4. 【請求項4】 パリティデータを含むデジタルデータに
    対して1フレーム毎に符号誤りの訂正処理を施す符号誤
    り訂正装置において、上記デジタルデータの入出力を制
    御する入出力回路と、この入出力回路に接続され、上記
    デジタルデータを一定量記憶するバッファメモリと、上
    記バッファメモリに記憶されたデジタルデータの一部を
    取り込んで一時的に記憶するレジスタと、上記バッファ
    メモリに記憶されたデジタルデータに付されたパリティ
    データに基づいてシンドローム群を算出するシンドロー
    ム演算器と、上記シンドローム群が所望の状態以外のと
    きに上記シンドローム群を取り込み、上記デジタルデー
    タの符号誤りの位置を算出すると共に、その符号誤りを
    訂正するガロア体演算器と、上記シンドローム演算器及
    び上記ガロア体演算器の演算動作を制御する演算制御部
    と、を備え、上記演算制御部は、上記パリティデータの
    第1の系列に対して第1のシンドローム演算を実行さ
    せ、この演算結果に従って第1の訂正処理を実行させた
    後、上記パリティデータの第2の系列に対して第2のシ
    ンドローム演算を実行させ、この演算結果及び上記第1
    のシンドローム演算の演算結果に従って第2の訂正処理
    を実行させることを特徴とする符号誤り訂正装置。
  5. 【請求項5】 上記演算制御部は、上記シンドローム演
    算器のシンドローム演算の演算結果で示される符号誤り
    の数が第1のフレーム数だけ連続して所定の数より多く
    なったときにセットされ、第2のフレーム数だけ連続し
    て所定の数より小さくなったときにリセットされるエラ
    ーモニタに応じて上記第2の符号誤り訂正処理の処理条
    件を設定することを特徴とする請求項4に記載の符号誤
    り訂正装置。
JP05302896A 1996-03-11 1996-03-11 符号誤り訂正方法及び符号誤り訂正装置 Expired - Fee Related JP3234493B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05302896A JP3234493B2 (ja) 1996-03-11 1996-03-11 符号誤り訂正方法及び符号誤り訂正装置
TW085112485A TW402699B (en) 1996-03-11 1996-10-12 Method for correcting errors of symbols and apparatus therefor
KR1019970007951A KR100416022B1 (ko) 1996-03-11 1997-03-10 부호오류정정방법및부호오류정정장치
US08/814,573 US5831999A (en) 1996-03-11 1997-03-10 Method and apparatus for correcting code errors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05302896A JP3234493B2 (ja) 1996-03-11 1996-03-11 符号誤り訂正方法及び符号誤り訂正装置

Publications (2)

Publication Number Publication Date
JPH09246994A true JPH09246994A (ja) 1997-09-19
JP3234493B2 JP3234493B2 (ja) 2001-12-04

Family

ID=12931446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05302896A Expired - Fee Related JP3234493B2 (ja) 1996-03-11 1996-03-11 符号誤り訂正方法及び符号誤り訂正装置

Country Status (4)

Country Link
US (1) US5831999A (ja)
JP (1) JP3234493B2 (ja)
KR (1) KR100416022B1 (ja)
TW (1) TW402699B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874320B1 (en) * 1997-04-02 2007-02-21 Matsushita Electric Industrial Co., Ltd. High speed data input-output device which fetches data into internal memory and performs operations on the data before outputting the data
US6393597B1 (en) * 1999-06-01 2002-05-21 Sun Microsystems, Inc. Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures
US6473880B1 (en) 1999-06-01 2002-10-29 Sun Microsystems, Inc. System and method for protecting data and correcting bit errors due to component failures
US6453440B1 (en) 1999-08-04 2002-09-17 Sun Microsystems, Inc. System and method for detecting double-bit errors and for correcting errors due to component failures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1161565A (en) * 1980-06-20 1984-01-31 Yoichiro Sako Method of error correction
JPS5829237A (ja) * 1981-08-14 1983-02-21 Sony Corp エラ−訂正方法
JPS58123253A (ja) * 1982-01-19 1983-07-22 Sony Corp エラ−訂正装置
EP0129849B1 (en) * 1983-06-22 1990-10-10 Hitachi, Ltd. Error correction method and system
DE3470242D1 (en) * 1983-10-05 1988-05-05 Nippon Musical Instruments Mfg Data processing circuit for digital audio system
NL8400630A (nl) * 1984-02-29 1985-09-16 Philips Nv Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting.
EP0398618B1 (en) * 1989-05-17 1997-04-09 Sony Corporation Device for reproducing product code block data
JP3242148B2 (ja) * 1992-05-29 2001-12-25 パイオニア株式会社 エラー訂正方法

Also Published As

Publication number Publication date
KR970066877A (ko) 1997-10-13
TW402699B (en) 2000-08-21
US5831999A (en) 1998-11-03
JP3234493B2 (ja) 2001-12-04
KR100416022B1 (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
EP0198702B1 (en) Methods of correcting errors in digital data
JPH04222029A (ja) エラー訂正方法
JPH10107649A (ja) 符号誤り訂正/検出デコーダ
JPH0612791A (ja) Cd−rom再生装置
JP3234493B2 (ja) 符号誤り訂正方法及び符号誤り訂正装置
JP2000215619A (ja) デ―タ誤り訂正装置
JP2002305453A (ja) mまたは2mビットデータ処理兼用リードソロモン復号器及びその復号方法
JP4355018B2 (ja) エラー訂正処理装置の制御方法
JPS63160066A (ja) アドレスデ−タの処理装置
JP3524806B2 (ja) 符号誤り訂正方法
JP2000059236A (ja) 誤り検出・訂正方法
JPS63237264A (ja) 情報記録方式
JP3710232B2 (ja) 信号処理回路
JPH01243729A (ja) 誤り検出方法
JP3257237B2 (ja) エラー訂正装置
KR100425083B1 (ko) 이종 광 디스크 에러정정 회로
JP4746114B2 (ja) エラー訂正方法
JP2000181635A (ja) エラー訂正処理装置の制御方法、エラー訂正処理装置及び訂正処理能力制御回路
JPS61237523A (ja) 誤り訂正方法
JP4166232B2 (ja) 信号処理回路
JP2011175728A (ja) エラー訂正方法
JPH07296527A (ja) 記録・再生用エラー訂正装置
JPH06112845A (ja) 誤り信号訂正装置
JPH07123013A (ja) エラー訂正装置
JPH09293334A (ja) 誤り訂正装置及び誤り訂正方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070921

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees