JP2002305453A - ｍまたは２ｍビットデータ処理兼用リードソロモン復号器及びその復号方法 - Google Patents

ｍまたは２ｍビットデータ処理兼用リードソロモン復号器及びその復号方法

Info

Publication number
JP2002305453A
JP2002305453A JP2002028634A JP2002028634A JP2002305453A JP 2002305453 A JP2002305453 A JP 2002305453A JP 2002028634 A JP2002028634 A JP 2002028634A JP 2002028634 A JP2002028634 A JP 2002028634A JP 2002305453 A JP2002305453 A JP 2002305453A
Authority
JP
Japan
Prior art keywords
polynomial
syndrome
error
data
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002028634A
Other languages
English (en)
Inventor
Joo-Seon Kim
柱先 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002305453A publication Critical patent/JP2002305453A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158—Finite field arithmetic processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes

Abstract

(57)【要約】 【課題】 デジタル通信及び貯蔵システムに使われるリ
ードソロモン復号器及び復号方法を提供する。 【解決手段】 高速リードソロモン復号器は貯蔵部、貯
蔵部から２ｍビット単位に入力されるデータからエラー
位置とエラー値を計算するための計算部及び計算部入力
とエラー位置とエラー値によりエラーを訂正してデコー
ディングされた信号を出力するよう計算部を制御するた
めの制御部を備える。本発明によれば、多様な長さのリ
ードソロモン符号を復号することができるのみならず、
高速処理が可能である。

Description

【発明の詳細な説明】
【０００１】
【本発明の属する技術分野】本発明はリードソロモン(R
eed-Soloｍon: 以下、ＲＳ)復号器及びその復号方法に
係り、さらに詳しくは二つのＲＳコアを並列に使用して
ｍまたは２ｍビットデータを処理できるＲＳ復号器及び
その復号方法に関する。
【０００２】
【従来の技術】一般のデジタル通信及び貯蔵システム
は、データの転送または再生中に発生するエラーを検出
及び訂正するために転送されるデータにエラー訂正用冗
長(redundancy)を付加するエラー訂正符号方式を使用す
る。エラー訂正符号方式にはブロック符号方式とツリ符
号方式がある。ブロック符号は線形符号と非線形符号と
に分けられる。線形符号は巡回符号と非巡回符号とに分
けられる。巡回符号はＢＣＨ符号を含む。ＢＣＨ符号の
うちシンボル単位に符号語を構成したものがリードソロ
モン(Reed-Soloｍon)符号(以下、ＲＳ符号と称する)で
ある。巡回符号や線形符号はＲＳ符号に比べて同じ訂正
能力を有する符号語について一層多くのパリティを必要
とする。従って、転送または貯蔵するデータが多量のデ
ジタル通信及び貯蔵システムでは循環符号方式のうちＲ
Ｓ符号が多用されている。ＲＳ符号は一連の演算過程を
通して受信されたデータからエラーの位置及びエラー値
を探し出すシンボル単位のエラー訂正符号である。ま
た、ＲＳ符号はチャネルから発生するランダム(random)
及びバースト(burst)エラーについて訂正効果が優秀で
あり、所定のエラー率を得るための符号選定が容易な特
性がある。特に、転送または保存するデータ量が多いデ
ジタル通信及び貯蔵システムに使われるＲＳ符号は同じ
データについて内符号と外符号を生成して符号化する積
符号(product code)として使用される際特に訂正能力が
優秀である。
【０００３】図１及び図２を参照して従来のｍビットデ
ータ処理用ＲＳ復号器を説明する。
【０００４】従来のＲＳ復号器１００は、ＲＳコア１１
０と、制御部１３０と、貯蔵部１５０とを備える。
【０００５】ＲＳコア１１０は、消去位置多項式計算部
(ERALCAL)１１１、シンドローム多項式計算部(SYNDCAL)
１１３、エラータ位置多項式計算部(ERTLCAL)１１５、
及びエラー値計算部(ERTVCAL)１１７と、を備える。
【０００６】消去(eraser)は発生されたエラーのうちそ
の位置が分かるエラーを意味する。エラータ(errata)は
エラーと消去を共に呼ぶ名称である。
【０００７】制御部１３０は、ＲＳコア１１０と貯蔵部
１５０を連結し、ＲＳコア１１０を制御するための制御
信号(CCON)を発する。
【０００８】貯蔵部１５０は、ＲＳコア１１０が連続的
に入力されるｍビットのデータ(IDATA)に接近できるよ
うにするためのデータイネーブル信号(ACSEN)を制御部
１３０に出力する。データイネーブル信号(ACSEN)に基
づき制御部１３０はブロックオフセットアドレス(BADR)
とブロック制御信号(BCON)を貯蔵部１５０に出力する。
ＲＳコア１１０は貯蔵部１５０から入力されたｍビット
のデータ（IDATA）と消去フラグ(ERAFLAG)を使用して各
種の演算を行う。消去フラグ(ERAFLAG)は前段階で計算
されたエラーフラグである。
【０００９】シンドローム多項式計算部１１３は、順番
に入力されるｍビットのデータ(IDATA)からシンドロー
ム多項式を計算する。消去位置多項式計算部１１１は、
順番に入力される前段階の消去フラグ(EFLAG)から消去
位置を根として有する消去位置多項式を計算する。エラ
ータ位置多項式計算部１１５は、計算されたシンドロー
ム多項式と消去位置多項式からエラータ位置を根として
有するエラータ位置多項式を計算する。
【００１０】エラー値計算部１１７は、計算されたエラ
ータ位置多項式とシンドローム多項式からエラー位置(E
LOC)とエラー値(EVAL)を計算する。計算結果であるエラ
ー位置(ELOC)、エラー値(EVAL)、エラーフラグ(EFLAG)
及び制御用信号(STATUS)は制御部１３０に出力される。
【００１１】制御部１３０は、ＲＳコア１１０から出力
された信号を用いてデータを復号し、エラーを訂正して
からエラーフラグ(EFLAG)と復号されたｍビットのデー
タ(ODATA)を貯蔵部１５０に出力する。
【００１２】従来のＲＳ復号器のエラー訂正方法は、内
符号(inner code)訂正段階と外符号(outer code)訂正
段階と、を備える。
【００１３】まず、内符号訂正段階を説明する。チャネ
ルにおいてデモジュレーター１００にビットストリーム
が入力されれば、ｍビットデータシンボルに変換した後
貯蔵部１５０に貯蔵する。内符号語長さ(inner codewor
d length)Ｎ１と外符号語長さ(outer codeword length)
Ｎ２の積を満たす一つのエラー訂正コードブロック(ECC
block)であるデータシンボルが貯蔵部１５０に貯蔵さ
れればエラー訂正を開始する。ＲＳコア１１０は貯蔵部
１５０からｍビット単位に順次にデータを読出してシン
ドローム多項式計算部１１３でシンドロームを計算す
る。シンドローム多項式が計算されれば、エラー位置多
項式を計算する。計算されたエラー位置多項式とシンド
ローム多項式からエラー位置とエラー値を計算する。
【００１４】計算されたエラー位置に当るエラーシンボ
ルを読んで計算されたエラー値と足してエラーを訂正し
た後、エラー訂正されたシンボルは貯蔵部１５０に貯蔵
される。この際、エラーを正しく検出した場合は０を消
去フラグ(EFLAG２)値として貯蔵し、そうでない場合は
１を消去フラグ(EFLAG２)値として貯蔵する。
【００１５】外符号訂正段階は内符号訂正段階と同一な
順序で行われる。但し、内符号訂正段階で貯蔵されたエ
ラーフラグ位置を消去フラグ(ERAFLAG)と見做す。従っ
て、シンドローム多項式計算時貯蔵された消去フラグ(E
RAFLAG)をデータのように読み取って消去位置多項式を
計算するという点だけで内符号訂正段階と区分される。
【００１６】図２の横軸は時間を示し、縦軸はプロジー
ジャーを示す。時区間０では消去フラグ(ERAFLAG)と一
番目ｍビットデータ(IDATA)を読出(read)して消去位置
多項式とシンドローム多項式を計算する第１プロシージ
ャー(proc１)が行われる。時区間１では二番目ｍビット
データについて第１プロシージャー(proc１)が行われる
一方、一番目ｍビットデータに対するエラータ位置多項
式を計算する第２プロシージャー(proc２)が同時に行わ
れる。時区間２では三番目ｍビットデータについて第１
プロシージャー(proc１)が行われる一方、二番目ｍビッ
トデータに対するエラータ位置多項式を計算する第２プ
ロシージャー(proc２)が行われ、一番目ｍビットデータ
に対するエラー位置及びエラー値を計算し、貯蔵部１５
０を更新(update)する第３プロシージャー(proc３)が行
われる。以上のように、時区間０では第１プロシージャ
ー(proc１)だけ進まれるが、任意の時区間ｔでは第１な
いし第３プロシージャーが同時に行われるパイプライン
構造の並列処理方式である。
【００１７】しかし、パイプライン構造の並列処理方式
にも関わらず、従来のように一つのＲＳコアを使用する
復号器では高速化傾向のデジタル通信及び貯蔵システム
の要求を満たし難い。従来のＲＳ復号器で高速のデジタ
ル通信及び貯蔵システムを満たすようにデータを処理す
るためには動作クロックが早くなるべきであるが、複雑
であり計算量が多いＲＳ復号器で動作クロックを早める
には限界があるからである。また、多量のデータを高速
で処理するため、動作クロックを早くすればするほど貯
蔵部とＲＳコアとのインターフェースが不安定になる問
題点がある。
【００１８】
【発明が解決しようとする課題】本発明は前述したよう
な従来の技術の問題点を解決するために案出されたもの
で、その目的はデータ通信及び貯蔵システムの高速化要
求を満たせるｍまたは２ｍビットデータ処理兼用ＲＳ復
号器を提供するところにある。
【００１９】本発明の他の目的は動作クロックを速める
ことなくデータ通信及び貯蔵システムの高速化要求を満
たせるｍまたは２ｍビットデータ処理兼用ＲＳ復号器を
提供するところにある。
【００２０】本発明のさらに他の目的は複雑なエラー訂
正システムにも適用できるｍまたは２ｍビットデータ処
理兼用ＲＳ復号器を提供するところにある。
【００２１】本発明のさらに他の目的はデータ通信及び
貯蔵システムの高速化要求を満たせるｍまたは２ｍビッ
トデータ処理兼用ＲＳ復号方法を提供するところにあ
る。
【００２２】本発明のさらに他の目的は動作クロックを
速めずにデータ通信及び貯蔵システムの高速化要求を満
たせるｍまたは２ｍビットデータ処理兼用ＲＳ復号方法
を提供するところにある。
【００２３】本発明のさらに他の目的は複雑なエラー訂
正システムにも適用できるｍまたは２ｍビットデータ処
理兼用ＲＳ復号方法を提供するところにある。
【００２４】
【課題を解決するための手段】前述した目的を達成する
ため、本発明の一実施例によるリードソロモン復号器
は、貯蔵部と、該貯蔵部から２ｍビット単位に入力され
るデータからエラー位置とエラー値を計算するための計
算部と、前記エラー位置と前記エラー値に基づき前記計
算部から入力されたデータのエラーを訂正してデコーデ
ィングされた信号を出力するよう前記計算部を制御する
ための制御部と、を備える。
【００２５】本発明の一実施例による前記計算部は、前
記貯蔵部から入力される消去フラグから消去位置多項式
を計算する消去位置多項式計算部と、前記貯蔵部から読
出されたデータから第１シンドローム多項式を計算する
第１シンドローム多項式計算部と、前記貯蔵部から読出
されたデータから第２シンドローム多項式を計算する第
２シンドローム多項式計算部と、前記計算された消去位
置多項式と前記計算された第１シンドローム多項式から
第１エラータ位置多項式を計算し、第１シンドローム多
項式を遅延させ出力する第１エラータ位置多項式計算部
と、前記第１エラータ位置多項式と前記遅延された第１
シンドローム多項式から第１エラーフラグ、第１エラー
位置及び第１エラー値を計算する第１エラー位置/値計
算部と、前記計算された消去位置多項式と前記計算され
た第２シンドローム多項式から第２エラータ位置多項式
を計算し、第２シンドローム多項式を遅延させ出力する
第２エラータ位置多項式計算部と、前記第２エラータ位
置多項式と前記遅延された第２シンドローム多項式から
第２エラーフラグ、第２エラー位置及び第２エラー値を
計算する第２エラー位置/値計算部と、を備える。
【００２６】本発明の他の実施例による前記計算部は、
前記貯蔵部から読出されたデータから第１エラー位置と
第１エラー値を計算する第１ＲＳコアと、前記貯蔵部か
ら読出されたデータから第２エラー位置と第２エラー値
を計算する第２ＲＳコアと、を備える。
【００２７】ｍビット単位のリードソロモン復号器で動
作させるためには、ｍビットのデータを貯蔵部の上位ｍ
ビットメモリに保存し、貯蔵部をアクセスできないよう
第２ＲＳコアをディスエーブルさせるｍビット訂正モー
ドが設定される。
【００２８】前記第１ＲＳコアは、前記貯蔵部から読出
された消去フラグから消去位置多項式を計算する消去位
置多項式計算部と、前記貯蔵部から読出されたデータか
ら第１シンドローム多項式を計算する第１シンドローム
多項式計算部と、前記計算された消去位置多項式と前記
計算された第１シンドローム多項式から第１エラータ位
置多項式を計算し、前記第１シンドローム多項式を遅延
させ出力する第１エラータ位置多項式計算部と、前記第
１エラータ位置多項式と前記遅延された第１シンドロー
ム多項式から第１エラーフラグ、第１エラー位置及び第
１エラー値を計算する第１エラー位置/値計算部と、を
備える。
【００２９】前記第１シンドローム多項式計算部は２ｍ
ビット単位のデータが入力される場合Ｓj＝αj（Ｓj-1
αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデータが
入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満たすことが望
ましい。ここで、Ｓjは現在のシンドローム多項式を意
味し、Ｓj-1は以前のシンドローム多項式を意味する。
また、αjは生成された多項式の根を意味し、ＵＭ及び
ＤＭはそれぞれ２ｍビットデータの上位及び下位ｍビッ
トである。
【００３０】前記第２ＲＳコアは、前記貯蔵部から読出
されたデータから第２シンドローム多項式を計算する第
２シンドローム多項式計算部と、前記計算された消去位
置多項式と前記計算された第２シンドローム多項式から
第２エラータ位置多項式を計算し、前記第２シンドロー
ム多項式を遅延させ出力する第２エラータ位置多項式計
算部と、前記第２エラータ位置多項式と前記遅延された
第２シンドローム多項式から第２エラーフラグと、第２
エラー位置及び第２エラー値を計算する第２エラー位置
/値計算部と、を備える。
【００３１】前記第２シンドローム多項式計算部は２ｍ
ビット単位のデータが入力される場合Ｓj＝αj（Ｓj-1
αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデータが
入力される場合Ｓj＝Ｓj-1αj＋ＤＭを満たすことが望
ましい。ここで、Ｓjは現在のシンドローム多項式を意
味し、Ｓj-1は以前のシンドローム多項式を意味する。
また、αjは生成された多項式の根を意味し、ＵＭ及び
ＤＭはそれぞれ２ｍビットデータの上位及び下位ｍビッ
トである。
【００３２】以上の数式において、Ｓjは現在のシンド
ローム多項式であり、Ｓj-1は以前のシンドローム多項
式であり、αjは生成多項式の根であり、ＵＭは２ｍビ
ットデータの上位ｍビットであり、ＤＭは２ｍビットデ
ータの下位ｍビットである。
【００３３】本発明の他の実施例によるリードソロモン
復号器は、２ｍビット単位のデータを貯蔵できる貯蔵部
と、該貯蔵部及び復号器の全般的な動作を制御するため
のメイン制御部と、前記貯蔵部から読出されたデータか
ら第１エラー位置と第１エラー値を計算する第１ＲＳコ
アと、前記メイン制御部の制御により前記第１ＲＳコア
を制御する第１ＲＳコア制御部と、前記貯蔵部から読出
されたデータから第２エラー位置と第２エラー値を計算
する第２ＲＳコアと、前記メイン制御部の制御により前
記第２ＲＳコアを制御する第２ＲＳコア制御部と、を備
える。
【００３４】本発明に係るリードソロモン復号方法は、
貯蔵部からデコーディングされるデータと消去フラグを
読出する段階と、前記読出されたデータからエラー位置
とエラー値を計算する段階と、前記計算されたエラー位
置とエラー値に基づき前記読出されたデータのエラーを
訂正してデコーディングする段階と、を備える。
【００３５】前記データ読出段階は、２ｍビット単位に
データを読出することが望ましい。
【００３６】前記データ読出段階と、前記読出された消
去フラグから消去位置多項式を計算する消去位置多項式
計算段階と、前記読出されたデータから第１シンドロー
ム多項式を計算する第１シンドローム多項式計算段階
と、前記読出されたデータから第２シンドローム多項式
を計算する第２シンドローム多項式計算段階と、前記計
算された消去位置多項式と前記計算された第１シンドロ
ーム多項式から第１エラータ位置多項式を計算し前記第
１シンドローム多項式を遅延させ出力する第１エラータ
位置多項式計算段階と、前記第１エラータ位置多項式と
前記遅延された第１シンドローム多項式から第１エラー
フラグ、第１エラー位置及び第１エラー値を計算する第
１エラー位置/値計算段階と、前記計算された消去位置
多項式と前記計算された第２シンドローム多項式から第
２エラータ位置多項式を計算し、前記第２シンドローム
多項式を遅延させ出力する第２エラータ位置多項式計算
段階と、前記第２エラータ位置多項式と前記遅延された
第２シンドローム多項式から第２エラーフラグ、第２エ
ラー位置及び第２エラー値を計算する第２エラー位置/
値計算段階と、を備える。
【００３７】前記計算段階は、前記読出されたデータか
ら第１エラー位置と第１エラー値を計算する第１計算段
階と、前記読出されたデータから第２エラー位置と第２
エラー値を計算する第２計算段階と、を備える。
【００３８】前記第１計算段階は、前記読出された消去
フラグから消去位置多項式を計算する消去位置多項式計
算段階と、前記読出されたデータから第１シンドローム
多項式を計算する第１シンドローム多項式計算段階と、
前記計算された消去位置多項式と前記計算された第１シ
ンドローム多項式から第１エラータ位置多項式を計算
し、前記第１シンドローム多項式を遅延させ出力する第
１エラータ位置多項式計算段階と、前記第１エラータ位
置多項式と前記遅延された第１シンドローム多項式から
第１エラーフラグ、第１エラー位置及び第１エラー値を
計算する第１エラー位置/値計算段階と、を備える。
【００３９】前記第１シンドローム多項式計算段階は、
２ｍビット単位のデータが入力される場合Ｓj＝αj（Ｓ
j-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデータ
が入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満たす。ここ
で、Ｓjは現在のシンドローム多項式であり、Ｓj-1は以
前のシンドローム多項式であり、αjは生成多項式の根
であり、ＵＭは２ｍビットデータの上位ｍビットであ
り、ＤＭは２ｍビットデータの下位ｍビットである。
【００４０】前記第２計算段階は、前記読出されたデー
タから第２シンドローム多項式を計算する第２シンドロ
ーム多項式計算段階と、前記計算された消去位置多項式
と前記計算された第２シンドローム多項式から第２エラ
ータ位置多項式を計算し、前記第２シンドローム多項式
を遅延させ出力する第２エラータ位置多項式計算段階、
及び前記第２エラータ位置多項式と前記遅延された第２
シンドローム多項式から第２エラーフラグ、第２エラー
位置及び第２エラー値を計算する第２エラー位置/値
計算段階と、を備える。
【００４１】前記第２シンドローム多項式計算段階は、
２ｍビット単位のデータが入力される場合Ｓj＝αj（Ｓ
j-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデータ
が入力される場合Ｓj＝Ｓj-1αj＋ＤＭを満たす。ここ
で、Ｓjは現在のシンドローム多項式であり、Ｓj―1は
以前のシンドローム多項式であり、αjは生成多項式の
根であり、ＵＭは２ｍビットデータの上位ｍビットであ
り、ＤＭは２ｍビットデータの下位ｍビットである。
【００４２】本発明に係るＲＳ積符号の内符号訂正方法
は、２ｍビット単位に入力された内符号語から第１シン
ドローム多項式を計算する段階と、２ｍビット単位に入
力された内符号語から第２シンドローム多項式を計算す
る段階と、前記計算された第１及び第２シンドローム多
項式と消去位置多項式から第１及び第２エラータ位置多
項式を計算する段階と、前記第１及び第２エラータ位置
多項式と前記第１及び第２シンドローム多項式により第
１及び第２エラー値と第１及び第２エラー位置を計算
し、ｍビットずつ訂正する段階とを含み、第１及び第２
シンドローム多項式計算順序は変わる場合もある。
【００４３】本発明に係るＲＳ積符号の外符号訂正方法
は、２ｍビット単位の外符号を読んで上位ｍビットから
第１シンドローム多項式を計算し、下位ｍビットから第
２シンドローム多項式を計算する段階と、消去フラグを
読んで消去位置多項式を計算する過程を同時に行う段階
と、前記第１及び第２シンドローム多項式と消去位置多
項式から第１及び第２エラータ位置多項式を計算する段
階と、前記第１及び第２エラータ位置多項式と前記第１
及び第２シンドローム多項式からエラー値とエラー位置
を計算し、ｍビットずつ交代に訂正する段階と、を備え
る。
【００４４】前記本発明に係るｍ及び２ｍビットデータ
処理兼用ＲＳ復号器及びその復号方法によれば、従来の
ＲＳコアを並列に使用するため、データを高速で処理で
きる。それにより、動作クロックを早めなくても良いの
でデータ貯蔵部とＲＳコアとのインターフェースを安定
的に維持でき、システムの信頼性を高められる。また、
ＲＳコアのシンドローム多項式計算機でｍビットまたは
２ｍビットのデータを選択的に処理できるようにするこ
とにより複雑なエラー訂正システムを有するＣＤ/ＤＶ
Ｄ系のデータ処理にも適用できる長所がある。
【００４５】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳述する。
【００４６】まず、説明の前に、本明細書で使われるｍ
ビットまたは２ｍビットにおける文字ｍはデータ処理単
位、例えば一つのシンボルを構成するビット数であっ
て、その値は適用されるデータ表現方式により適切に決
められる。従って、以下の説明ではこのような点を考慮
して基本的なデータ処理単位を代表文字であるｍと表記
して説明する。
【００４７】ＲＳ(Ｎ、Ｋ、ｄ)は符号語長さがＮ、情報
語長さがＫ、最小ハミング距離がｄであるＲＳ符号を指
す。ＲＳ符号の特徴のうち一つは最小ハミング距離ｄは
(Ｎ-Ｋ+１)になる。ここで、Ｎ-Ｋはパリティ数であっ
てこれをＲとすれば、Ｒ=ｄ-１の関係がある。数式Ｒ=
Ｎ-Ｋ=ｄ-１はパリティ数と定義される。例えば、情報
語長さが８ビット(Ｋ=８)であり、符号語長さが１２ビ
ット(Ｎ=１２)ならば、パリティ数は４(Ｒ=Ｎ-Ｋ=４)に
なる。
【００４８】ＲＳ符号が訂正できるシンボルの数をｔと
すれば、ｔ=[(ｄ-１)/２]の関係がある。ｅ個の消去を
含む符号語についてはｄ≧＝２ｔ+ｅ+１式を満たすｔ個
のエラーとｅ個の消去を訂正することができる。特に、
転送または貯蔵するデータが多量のデジタル通信及び貯
蔵システムに使われるＲＳ符号は同じデータについて内
符号と外符号を生成して符号化する積符号(product cod
e)形態に幅広く使用される。図３にはＲＳ積符号(ＲＳ
ＰＣ)のデータ構造が示されている。ＲＳ積符号は、デ
ータ、内部パリティ、外部パリティを含み、内符号語長
さはＮ１であり、外符号語長さはＮ２である。
【００４９】本発明の一実施例によるｍまたは２ｍビッ
トデータ処理兼用リードソロモン復号器が図４に示され
ている。
【００５０】同図を参照すれば、リードソロモン復号器
は、貯蔵部２１０と、貯蔵部２１０及び復号器の全般的
な動作を制御するためのメイン制御部２２０と、第１Ｒ
Ｓコア２３０と、第１ＲＳコア制御部２４０と、第２Ｒ
Ｓコア２５０、及び第２ＲＳコア制御部２６０と、を備
える。
【００５１】貯蔵部２１０は、２ｍビット単位のデータ
を保存できるバッファまたはメモリが適用されうる。第
１ＲＳコア２３０は、貯蔵部２１０から読出されたデー
タ(IDATA)から第１エラー位置(ELOC１)及び第１エラー
値(EVAL１)を計算する。第１ＲＳコア制御部２４０は、
メイン制御部２２０の制御により第１ＲＳコア２３０を
制御する。第２ＲＳコア２５０は貯蔵部２１０から読出
されたデータ(IDATA)から第２エラー位置(ELOC２)及び
第２エラー値(EVAL２)を計算する。第２ＲＳコア制御部
２６０はメイン制御部２２０の制御により第２ＲＳコア
２５０を制御する。
【００５２】第１ＲＳコア２３０は、消去位置多項式計
算部(ERALCAL)２３１と、第１シンドローム多項式計算
部(SYNDCAL１)２３３と、第１エラータ位置多項式計算
部(ERTLCAL１)２３５、及び第１エラー位置/値計算部(E
RTVCAL１)２３７と、を備える。消去位置多項式計算部
２３１は貯蔵部２１０から読出された消去フラグ(ERAFL
AG)から消去位置多項式()を計算する。消去とは、エ
ラー位置は分かっているがその値が分からないデータを
意味する。図３を参照すれば、水平方向が内符号訂正方
向である。もし内符号訂正を行った後も訂正されていな
いデータが存すれば、垂直方向に存するデータにエラー
が発生したことを意味する。従って、一つのエラーフラ
グが貯蔵される。貯蔵された該エラーフラグはエラーが
発生した位置を表示できるため、水平方向から見れば消
去フラグのように見られる。
【００５３】第１シンドローム多項式計算部２３３は、
貯蔵部２１０から読出されたデータ(IDATA)から第１シ
ンドローム多項式()を計算する。第１エラータ位置多
項式計算部２３５は計算された消去位置多項式()と計
算された第１シンドローム多項式()から第１エラータ
位置多項式()を計算し、第１シンドローム多項式()
は遅延され出力される。第１エラー位置/値計算部２３
７は、第１エラータ位置多項式()と遅延された第１シ
ンドローム多項式()から第１エラーフラグ(EFLAG
１)、第１エラー位置(ELOC１)及び第１エラー値(EVAL
１)を計算する。
【００５４】第２ＲＳコア２５０は、第２シンドローム
多項式計算部(SYNDCAL２)２５３、第２エラータ位置多
項式計算部(ERTLCAL２)２５５及び第２エラー位置/値計
算部(ERTVCAL２)２５７を有する。第２シンドローム多
項式計算部２５３は貯蔵部２１０から読出されたデータ
(IDATA)から第２シンドローム多項式()を計算する。
第２エラータ位置多項式計算部２５５は計算された消去
位置多項式()と計算された第２シンドローム多項式
()から第２エラータ位置多項式()を計算し第２シン
ドローム多項式()遅延させ出力する。第２エラー位置
/値計算部２５７は第２エラータ位置多項式()と遅延
された第２シンドローム多項式()から第２エラーフラ
グ(EFLAG２)、第２エラー位置(ELOC２)及び第２エラー
値(EVAL２)を計算する。
【００５５】図３ないし図６を参照して内符号と外符号
に対する２ｍビット入出力復号器の動作を説明する。図
５及び図６において、一本の直線は所定動作が進行中で
あることを示し、二本の直線で示されたものは更新(upd
ate)動作を示す。
【００５６】まず、図４及び図５を参照して内符号に対
する訂正過程を説明する。時区間０では、第１ＲＳコア
２３０に２ｍビット単位にデータを受信して、第１シン
ドローム多項式計算部２３３で２ｍビット単位に第１シ
ンドローム多項式を計算する(Ｐ１１)。次いで、第２Ｒ
Ｓコア２５０に２ｍビット単位にデータを受信し、第２
シンドローム多項式計算部２５３で２ｍビット単位に第
２シンドローム多項式を計算する(Ｐ２１)。Ｐ１１段階
とＰ１２段階は順序が変わる場合もある。従来のｍビッ
ト単位のシンドローム計算機と比較すれば、計算時間は
１/２時間に短縮される。すなわち、シンドローム多項
式計算速度が２倍増加する。
【００５７】時区間１において、第１及び第２エラータ
位置多項式計算部２３５、２５５は、前述したように計
算された第１及び第２シンドローム多項式と消去位置多
項式を受信して第１及び第２エラータ位置多項式を計算
する(Ｐ１２、Ｐ２２)。このように一番目２ｍビット単
位のデータに対するエラータ位置多項式が計算される間
二番目２ｍビット単位のデータが第１及び第２ＲＳコア
２３０、２５０に入力され第１及び第２シンドローム多
項式が計算される(Ｐ１１、Ｐ２１)。
【００５８】時区間２において、一番目２ｍビット単位
データについてはエラー値とエラー位置が計算される。
エラー位置と値が計算されれば、エラー訂正過程が行わ
れる。エラー訂正過程はｍビット単位だけで行える。従
って、メイン制御部２２０の制御により第１ＲＳコア２
３０と第２ＲＳコア２５０は交代にイネーブルされエラ
ーを訂正し、データを更新する(Ｐ１３、Ｐ２３)。同時
に二番目２ｍビット単位データについては第１及び第２
エラータ位置多項式が計算され(Ｐ１２、Ｐ２２)、三番
目２ｍビット単位データについては第１及び第２シンド
ローム多項式が計算される(Ｐ１１、Ｐ２１)。以上のよ
うに時区間２以降任意の時区間ではシンドローム多項式
計算(Ｐ１１、Ｐ２１)、エラータ位置計算(Ｐ１２、Ｐ
２２)とエラー訂正及びデータ更新作業(Ｐ１３、Ｐ２
３)が同時に行われる。最初２個の内部コアに対する全
てのエラー訂正過程が終了されれば、次の２個の内符号
語について同じ過程を行う。従って、内符号訂正過程は
Ｎ１／２回行われる。
【００５９】次いで、図４及び図６を参照して外符号に
対する訂正過程を説明する。
【００６０】時区間０では、２ｍビット単位、すなわち
２個の外符号が読出される。読出された上位ｍビット
(ＵＭ)は第１ＲＳコア２３０に入力され、下位ｍビット
(ＤＭ)は第２ＲＳコア２５０に入力され同時に第１及び
第２シンドローム多項式が計算される。かつ消去フラグ
が消去位置多項式計算部２３１に入力され、消去位置多
項式計算部２３１は入力された消去フラグに基づき消去
位置多項式を計算する(Ｐ１５、Ｐ２５)。従来のｍビッ
ト単位のシンドローム計算時間中２個の外符号に対する
シンドローム多項式と消去位置多項式を得られる。
【００６１】時区間１において、第１及び第２エラータ
位置多項式計算部２３５、２５５は前述した通り計算さ
れた第１及び第２シンドローム多項式と消去位置多項式
を入力にして第１及び第２エラータ位置多項式を計算す
る(Ｐ１７、Ｐ２７)。このように一番目の２ｍビット単
位の外符号に対するエラータ位置多項式が計算される間
に、二番目の２ｍビット単位の外符号が第１及び第２Ｒ
Ｓコア２３０、２５０に入力され第１及び第２シンドロ
ーム多項式が計算される(Ｐ１５、Ｐ２５)。
【００６２】時区間２において、一番目の２ｍビット外
符号についてはエラー値とエラー位置が計算される。エ
ラー位置と値が計算されれば、エラー訂正過程が行われ
る。エラー訂正過程はｍビット単位だけで行える。従っ
て、メイン制御部２２０の制御により第１ＲＳコア２３
０と第２ＲＳコア２５０を交代にイネーブルさせエラー
を訂正しデータを更新する(Ｐ１９、Ｐ２９)。同時に二
番目の２ｍビット外符号については第１及び第２エラー
タ位置多項式が計算され(Ｐ１７、Ｐ２７)、三番目の２
ｍビット単位外符号については第１及び第２シンドロー
ム多項式が計算される(Ｐ１５、Ｐ２５)。
【００６３】以上のように時区間２以降任意の時区間で
シンドローム多項式計算(Ｐ１５、Ｐ２５)、エラータ位
置計算(Ｐ１７、Ｐ２７)とエラー訂正及びデータ更新作
業(Ｐ１９、Ｐ２９)が同時に行われる。全てのエラー訂
正過程が終了すれば、次の２個の外符号語について同様
な過程を進む。したがって、外符号訂正過程はＮ２／２
回行われる。
【００６４】以上は２ｍビット単位のリードソロモン復
号器で動作する場合について説明した。ｍビット単位の
リードソロモン復号器で動作させるためにはｍビットの
データを貯蔵部２１０の上位ｍビットメモリに保存し、
ｍビット訂正モードに設定する。ｍビット訂正モードで
は貯蔵部２１０をアクセスできないよう第２ＲＳコア２
５０がディスエーブルされる。従って、従来のｍビット
復号器のように動作する。
【００６５】図７を参照すれば、第１シンドローム多項
式計算部２３３は、第１シンドローム貯蔵部２３３ａ
と、第１乗算器２３３ｂと、第１加算器２３３ｃと、第
１ｍビットマルチプレクサ２３３ｄと、第２乗算器２３
３ｅと、第２ｍビットマルチプレクサ２３３ｆ、及び第
２加算器２３３ｇと、を備える。
【００６６】第１シンドローム貯蔵部２３３ａは、第１
シンドローム多項式計算結果を臨時貯蔵するためのもの
である。第１乗算器２３３ｂは第１シンドローム貯蔵部
２３３ａからのシンドローム多項式と生成多項式の根α
J(ｊ=０、１、．．．、Ｎ-Ｋ-１)をかける。
【００６７】第１加算器２３３ｃは、第１乗算器２３３
ｂの出力と入力されるデータの上位ｍビット(ＵＭ)を加
える。第１ｍビットマルチプレクサ２３３ｄは、ｍまた
は２ｍビットモードによりそれぞれ１または前記αJを
出力する。第２乗算器２３３ｅは、第１加算器２３３ｃ
の出力と第１ｍビットマルチプレクサ２３３ｄの出力を
かける。第２ｍビットマルチプレクサ２３３ｆは、ｍま
たは２ｍビットモードによりそれぞれ０または前記入力
されるデータの下位ｍビット(ＤＭ)を出力する。第２加
算器２３３ｇは、第２乗算器２３３ｅの出力と第２ｍビ
ットマルチプレクサ２３３ｆの出力を加える。第２加算
器２３３ｇの出力は、第１シンドローム多項式計算部２
３３ａに貯蔵されていてから出力される。
【００６８】第２シンドローム多項式計算部２５３は、
第２シンドローム貯蔵部２５３ａ、第３ｍビットマルチ
プレクサ２５３ｂ、第３乗算器２５３ｃ、第４ｍビット
マルチプレクサ２５３ｄ、第３加算器２５３ｅ、第４乗
算器２５３ｆ及び第４加算器２５３ｇを有する。
【００６９】第２シンドローム貯蔵部２５３ａは、第２
シンドローム多項式計算結果を臨時貯蔵する。第３ｍビ
ットマルチプレクサ２５３ｂはｍまたは２ｍビットモー
ドによりそれぞれ１またはαJを出力する。第３乗算器
２５３ｃは、第２シンドローム貯蔵部２５３ａの出力と
第３ｍビットマルチプレクサ２５３ｂの出力をかける。
第４ｍビットマルチプレクサ２５３ｄはｍまたは２ｍビ
ットモードによりそれぞれ０または入力されるデータの
上位ｍビット(ＵＭ)を出力する。第３加算器２５３ｅは
第３乗算器２５３ｃの出力と第４ｍビットマルチプレク
サ２５３ｄの出力を加える。第４乗算器２５３ｆは第３
加算器２５３ｅの出力と生成多項式の根αJ(ｊ=０、
１、．．．、Ｎ-Ｋ-１)をかける。第４加算器２５３ｇ
は第４乗算器２５３ｆの出力と入力されるデータの下位
ｍビット(ＤＭ)を加える。第４加算器２５３ｆの出力は
第２シンドローム貯蔵部２５３ａに貯蔵されていてから
出力される。
【００７０】図８を参照すれば、本発明に係る高速リー
ドソロモン復号方法は、デコーディングされるデータと
消去フラグを読出する段階(Ｓ１)と、読出されたデータ
からエラー位置とエラー値を計算する段階(Ｓ２)、及び
計算されたエラー位置とエラー値に基づき読出されたデ
ータのエラーを訂正してデコーディングする段階(Ｓ３)
を有する。
【００７１】データ読出段階(Ｓ１)は２ｍビット単位に
データを読出することが望ましい。
【００７２】図９を参照すれば、データ読出段階(Ｓ１)
は、消去フラグ読出段階(Ｓ１．１)と、消去位置多項式
計算段階(Ｓ１１)と、第１シンドローム多項式計算段階
(Ｓ１２)と、第２シンドローム多項式計算段階(Ｓ１３)
と、第１エラータ位置多項式計算段階(Ｓ１４)と、遅延
された第１シンドローム多項式出力段階(Ｓ１４．１)
と、第１エラー位置/値計算段階(Ｓ１５)、第１エラー
フラグ計算値出力段階(Ｓ１５．１)と、第１エラー位置
計算値出力段階(Ｓ１５．２)と、第１エラー値出力段階
(Ｓ１５．３)と、第２エラータ位置多項式計算段階(Ｓ
１６)と、遅延された第２シンドローム多項式出力段階
(Ｓ１６．１)と、第２エラー位置/値計算段階(Ｓ１７)
と、第２エラーフラグ計算値出力段階(Ｓ１７．１)と、
第２エラー位置計算値出力段階(Ｓ１７．２)、及び第２
エラー値出力段階(Ｓ１７．３)と、を備える。
【００７３】消去位置多項式計算段階(Ｓ１１)では読出
された(Ｓ１．１)消去フラグを用いて消去位置多項式を
計算する。第１シンドローム多項式計算段階(Ｓ１２)で
は前記読出されたデータから第１シンドローム多項式を
計算する。
【００７４】第２シンドローム多項式計算段階(Ｓ１３)
は、読出されたデータから第２シンドローム多項式を計
算する。第１エラータ位置多項式計算段階(Ｓ１４)は、
計算された消去位置多項式と計算された第１シンドロー
ム多項式から第１エラータ位置多項式を計算し、第１シ
ンドローム多項式を遅延させ出力する(Ｓ１４．１)。
【００７５】第１エラー位置/値計算段階(Ｓ１５)は第
１エラータ位置多項式と遅延された(Ｓ１４．１)第１シ
ンドローム多項式から第１エラーフラグ、第１エラー位
置及び第１エラー値を計算する。その後、第１エラーフ
ラグ、第１エラー位置及び第１エラー値が出力される
(Ｓ１５．１ないしＳ１５．３)。
【００７６】第２エラータ位置多項式計算段階(Ｓ１６)
は、計算された消去位置多項式と計算された第２シンド
ローム多項式から第２エラータ位置多項式を計算する。
第２シンドローム多項式は遅延され出力される(Ｓ１
６．１)。
【００７７】第２エラー位置/値計算段階(Ｓ１７)は第
２エラータ位置多項式と遅延された第２シンドローム多
項式から第２エラーフラグ、第２エラー位置及び第２エ
ラー値を計算する。その後、第２エラーフラグ、第２エ
ラー位置及び第２エラー値が出力される(Ｓ１７．１な
いしＳ１７．３)。
【００７８】図１０を参照すれば、計算段階(Ｓ２)は第
１計算段階(Ｓ２１)及び第２計算段階(Ｓ２２)を備え
る。
【００７９】図１１を参照すれば、第１計算段階(Ｓ２
１)で読出されたデータから第１エラー位置及び第１エ
ラー値を計算する。第２計算段階(Ｓ２２)で読出された
データから第２エラー位置と第２エラー値を計算する。
【００８０】第１計算段階(Ｓ２１)は、消去位置多項式
計算段階(Ｓ２１１)と、第１シンドローム多項式計算段
階(Ｓ２１２)と、第１エラータ位置多項式計算段階(Ｓ
２１３)と、遅延された第１シンドローム多項式出力段
階(Ｓ２１３．１)と、第１エラー位置/値計算段階(Ｓ２
１４)と、第１エラーフラグ計算値出力段階(Ｓ２１４．
１)と、第１エラー位置計算値出力段階(Ｓ２１４．
２)、及び第１エラー値出力段階(Ｓ２１４．３)と、を
備える。
【００８１】消去位置多項式計算段階(Ｓ２１１)は読出
された消去フラグから消去位置多項式を計算する。
【００８２】第１シンドローム多項式計算段階(Ｓ２１
２)では読出されたデータから第１シンドローム多項式
が計算される。第１シンドローム多項式計算段階(Ｓ２
１２)は２ｍビット単位のデータが入力される場合Ｓj＝
αj（Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位
のデータが入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満た
す。ここで、Ｓjは現在のシンドローム多項式である。
Ｓj-1は以前のシンドローム多項式である。αjは生成多
項式の根である。ＵＭは２ｍビットデータの上位ｍビッ
トである。ＤＭは２ｍビットデータの下位ｍビットであ
る。
【００８３】第１エラータ位置多項式計算段階(Ｓ２１
３)は、計算された消去位置多項式と計算された第１シ
ンドローム多項式から第１エラータ位置多項式を計算す
る。その後、第１シンドローム多項式が遅延され出力さ
れる(Ｓ２１３．１)。
【００８４】第１エラー位置/値計算段階(Ｓ２１４)
は、第１エラータ位置多項式とＳ２１３．１段階により
遅延された第１シンドローム多項式から第１エラーフラ
グ、第１エラー位置及び第１エラー値を計算する。その
後、第１エラーフラグ、第１エラー位置及び第１エラー
値が出力される(Ｓ２１４．１ないしＳ２１４．２)。
【００８５】第２計算段階(Ｓ２２)は、第２シンドロー
ム多項式計算段階(Ｓ２２１)と、第２エラータ位置多項
式計算段階(Ｓ２２２)と、遅延された第２シンドローム
多項式出力段階(Ｓ２２２．１)と、第２エラー位置/値
計算段階(Ｓ２２３)と、第２エラーフラグ計算値出力段
階(Ｓ２２３．１)と、第２エラー位置計算値出力段階
(Ｓ２２３．２)、及び第２エラー値出力段階(Ｓ２２
３．３)と、を備える。
【００８６】第２シンドローム多項式計算段階(Ｓ２２
１)では読出されたデータから第２シンドローム多項式
を計算する。第２シンドローム多項式計算段階(Ｓ２２
１)は２ｍビット単位のデータが入力される場合Ｓj＝α
j（Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位の
データが入力される場合Ｓj＝Ｓj-1αj＋ＤＭを満たす
ことが望ましい。
【００８７】第２エラータ位置多項式計算段階(Ｓ２２
２)では、計算された消去位置多項式と計算された第２
シンドローム多項式から第２エラータ位置多項式を計算
する。計算された第２シンドローム多項式は遅延され出
力される(Ｓ２２２．１)。
【００８８】第２エラー位置/値計算段階(Ｓ２２３)で
は第２エラータ位置多項式とＳ２２２．１段階により遅
延された第２シンドローム多項式から第２エラーフラ
グ、第２エラー位置及び第２エラー値を計算する。計算
された第２エラーフラグ、第２エラー位置及び第２エラ
ー値は遅延され出力される(Ｓ２２３．１ないしＳ２２
３．３)。
【００８９】
【発明の効果】以上述べた通り、本発明に係るＲＳ復号
器及びその復号方法によれば、従来のＲＳコアを並列に
使用するため、データを高速で処理することができる。
また、動作クロックを早めにしなくても良いので貯蔵部
とＲＳコアとのインターフェースを安定的に維持するこ
とができシステムの信頼性を高められる。
【００９０】ＲＳコアのシンドローム多項式計算機にお
いてｍビットまたは２ｍビットのデータを選択的に処理
できるようにすることで、複雑なエラー訂正システムを
有するＣＤ/ＤＶＤ系のデータ処理にも適用できる長所
がある。たとえば、ＣＩＲＣ(Cross leaved Reed-Solom
on Code)のようなＣＤエラー訂正システムは複雑なイン
ターリーブ(interleave)過程を経るので、ｍビット単位
に復号化すべきである。
【００９１】本発明は前述した実施例に限らず、本発明
の思想を損なわない範囲内で当業者による変形が可能な
ことは勿論である。従って、本発明において権利を請求
する範囲は詳細な説明の範囲内に定まることではなく、
請求の範囲に限定される。
【図面の簡単な説明】
【図１】 従来のｍビットデータ処理用ＲＳ復号器のブ
ロック図。
【図２】 図１のＲＳ復号器の処理過程を時区間別に示
したタイミング図。
【図３】 ＲＳ積符号のデータ構造を示した図。
【図４】 本発明に係るｍまたは２ｍビットデータ処理
兼用ＲＳ復号器のブロック図。
【図５】 図４のＲＳ復号器の内符号に対するデータ処
理過程を時区間別に示したタイミング図。
【図６】 図４のＲＳ復号器の外符号に対するデータ処
理過程を時区間別に示したタイミング図。
【図７】 図４のＲＳ復号器のシンドローム計算機の詳
細構造図。
【図８】 本発明に係るＲＳ復号方法を示した流れ図。
【図９】 本発明に係るデータ読出方法を示した流れ
図。
【図１０】 本発明に係る計算方法を示した流れ図。
【図１１】 本発明に係る第１及び第２計算方法を示し
た流れ図。
【符号の説明】 １００:リードソロモン復号器 １１０:ＲＳコア １１１:消去位置多項式計算部 １１３:シンドローム多項式計算部 １１５:エラータ位置多項式計算部 １１７:エラー値計算部 １３０:制御部 １５０:貯蔵部 ２００:リードソロモン復号器 ２１０:貯蔵部 ２２０:メイン制御部 ２３０:第１ＲＳコア ２３１:消去位置多項式計算部 ２３３:第１シンドローム多項式計算部 ２３５:第１エラータ位置多項式計算部 ２３７:第１エラー位置/値計算部 ２４０:第１ＲＳコア制御部 ２５０:第２ＲＳコア ２５３:第２シンドローム多項式計算部 ２５５:第２エラータ位置多項式計算部 ２５７:第２エラー位置/値計算部 ２６０:第２ＲＳコア制御部
フロントページの続き Ｆターム(参考） 5B001 AA10 AA11 AB05 AC01 AC02 AD04 AD06 AE07 5J065 AA01 AB01 AC02 AC03 AD11 AE06 AF01 AF04 AG02 AH01 AH06 AH09 AH16 AH20 5K014 AA01 BA08 EA02

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 貯蔵部と、 該貯蔵部から２ｍビット単位に入力されるデータからエ
    ラー位置とエラー値を計算するための計算部と、 前記エラー位置と前記エラー値によりエラーを訂正して
    デコーディングされた信号を出力するよう前記計算部を
    制御するための制御部と、を備えるリードソロモン復号
    器。
  2. 【請求項２】 前記計算部は、前記貯蔵部から入力され
    る消去フラグから消去位置多項式を計算する消去位置多
    項式計算部と、 前記貯蔵部から読出されたデータから第１シンドローム
    多項式を計算する第１シンドローム多項式計算部と、 前記貯蔵部から読出されたデータから第２シンドローム
    多項式を計算する第２シンドローム多項式計算部と、 計算された前記消去位置多項式と計算された前記第１シ
    ンドローム多項式から第１エラータ位置多項式を計算
    し、遅延された前記第１シンドローム多項式及び前記第
    １エラータ位置多項式を出力する第１エラータ位置多項
    式計算部と、 前記第１エラータ位置多項式と遅延された前記第１シン
    ドローム多項式から第１エラーフラグ、第１エラー位置
    及び第１エラー値を計算する第１エラー位置/値計算部
    と、 計算された前記消去位置多項式と計算された前記第２シ
    ンドローム多項式から第２エラータ位置多項式を計算
    し、前記第２エラータ及び多項式及び遅延された前記第
    ２シンドローム多項式を出力する第２エラータ位置多項
    式計算部と、 前記第２エラータ位置多項式と遅延された前記第２シン
    ドローム多項式から第２エラーフラグ、第２エラー位置
    及び第２エラー値を計算する第２エラー位置/値計算部
    と、を備えることを特徴とする請求項１に記載のリード
    ソロモン復号器。
  3. 【請求項３】 前記計算部は、 前記貯蔵部から読出されたデータから第１エラー位置と
    第１エラー値を計算する第１ＲＳコアと、 前記貯蔵部から読出されたデータから第２エラー位置と
    第２エラー値を計算する第２ＲＳコアと、を備えること
    を特徴とする請求項１に記載のリードソロモン復号器。
  4. 【請求項４】 前記第１ＲＳコアは、 前記貯蔵部から読出された消去フラグから消去位置多項
    式を計算する消去位置多項式計算部と、 前記貯蔵部から読出されたデータから第１シンドローム
    多項式を計算する第１シンドローム多項式計算部と、 前記計算された消去位置多項式と計算された前記第１シ
    ンドローム多項式から第１エラータ位置多項式を計算
    し、遅延された前記第１シンドローム多項式を出力する
    第１エラータ位置多項式計算部と、 前記第１エラータ位置多項式と遅延された前記第１シン
    ドローム多項式から第１エラーフラグ、第１エラー位置
    及び第１エラー値を計算する第１エラー位置/値計算部
    と、を備えることを特徴とする請求項３に記載のリード
    ソロモン復号器。
  5. 【請求項５】 前記第１シンドローム多項式計算部は、
    ２ｍビット単位のデータが入力される場合Ｓj＝αj（Ｓ
    j-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデータ
    が入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満たし、ここ
    でＳjは現在のシンドローム多項式であり、Ｓj-1は以前
    のシンドローム多項式であり、αjは生成多項式の根で
    あり、ＵＭは２ｍビットデータの上位ｍビットであり、
    ＤＭは２ｍビットデータの下位ｍビットであることを特
    徴とする請求項４に記載のリードソロモン復号器。
  6. 【請求項６】 前記第１シンドローム多項式計算部は、 前記第１シンドローム多項式計算結果を臨時貯蔵するた
    めの第１シンドローム貯蔵部と、 前記第１シンドローム貯蔵部からのシンドローム多項式
    と生成多項式の根αj(ｊ=０、１、．．．、Ｎ-Ｋ-１)を
    かける第１乗算器と、 該第１乗算器の出力と入力されるデータの上位ｍビット
    (ＵＭ)を足す第１加算器と、 ｍまたは２ｍビットモードによりそれぞれ１または前記
    αjを出力する第１ｍビットマルチプレクサと、 前記第１加算器の出力と前記第１ｍビットマルチプレク
    サの出力をかける第２乗算器と、 ｍまたは２ｍビットモードによりそれぞれ０または前記
    入力されるデータの下位ｍビット(ＤＭ)を出力する第２
    ｍビットマルチプレクサと、 前記第２乗算器の出力と前記第２ｍビットマルチプレク
    サの出力を足す第２加算器と、を備え、 前記第２加算器の出力は前記第１シンドローム多項式計
    算部に貯蔵されていてから出力され、ここでＵＭは２ｍ
    ビットデータの上位ｍビットであり、ＤＭは２ｍビット
    データの下位ｍビットであることを特徴とする請求項４
    に記載のリードソロモン復号器。
  7. 【請求項７】 前記第２ＲＳコアは、 前記貯蔵部から読出されたデータから第２シンドローム
    多項式を計算する第２シンドローム多項式計算部と、 計算された前記消去位置多項式と計算された前記第２シ
    ンドローム多項式から第２エラータ位置多項式を計算
    し、遅延された前記第２シンドローム多項式及び前記第
    ２エラータ位置多項式を出力する第２エラータ位置多項
    式計算部と、 前記第２エラータ位置多項式と遅延された前記第２シン
    ドローム多項式から第２エラーフラグ、第２エラー位置
    及び第２エラー値を計算する第２エラー位置/値計算部
    と、を備えることを特徴とする請求項４に記載のリード
    ソロモン復号器。
  8. 【請求項８】 前記第２シンドローム多項式計算部は、
    ２ｍビット単位のデータが入力される場合Ｓj＝αj（Ｓ
    j-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデータ
    が入力される場合Ｓj＝Ｓj-1αj＋ＤＭを満たし、ここ
    でＳjは現在のシンドローム多項式であり、Ｓj-1は以前
    のシンドローム多項式であり、αjは生成多項式の根で
    あり、ＵＭは２ｍビットデータの上位ｍビットであり、
    ＤＭは２ｍビットデータの下位ｍビットであることを特
    徴とする請求項７に記載のリードソロモン復号器。
  9. 【請求項９】 前記第２シンドローム多項式計算部は、 第２シンドローム多項式計算結果を臨時貯蔵するための
    第２シンドローム貯蔵部と、 ｍまたは２ｍビットモードによりそれぞれ１または前記
    αjを出力する第３ｍビットマルチプレクサと、 前記第２シンドローム貯蔵部の出力と前記第３ｍビット
    マルチプレクサの出力をかける第３乗算器と、 ｍまたは２ｍビットモードによりそれぞれ０または前記
    入力されるデータの上位ｍビット(ＵＭ)を出力する第４
    ｍビットマルチプレクサと、 前記第３乗算器の出力と前記第４ｍビットマルチプレク
    サの出力を足す第３加算器と、 該第３加算器の出力と生成多項式の根αj(ｊ=０、
    １、．．．、Ｎ-Ｋ-１)をかける第４乗算器と、 前記第４乗算器の出力と入力される前記データの下位ｍ
    ビット(ＤＭ)を足す第４加算器と、を備え、 該第４加算器の出力は前記第２シンドローム貯蔵部に貯
    蔵されていてから出力され、ここでＵＭは２ｍビットデ
    ータの上位ｍビットであり、ＤＭは２ｍビットデータの
    下位ｍビットであることを特徴とする請求項７に記載の
    リードソロモン復号器。
  10. 【請求項１０】 ２ｍビット単位のデータを保存できる
    貯蔵部と、 該貯蔵部及び復号器の全般的な動作を制御するためのメ
    イン制御部と、 前記貯蔵部から読出されたデータから第１エラー位置と
    第１エラー値を計算する第１ＲＳコアと、 前記メイン制御部の制御により前記第１ＲＳコアを制御
    する第１ＲＳコア制御部と、 前記貯蔵部から読出されたデータから第２エラー位置と
    第２エラー値を計算する第２ＲＳコアと、 前記メイン制御部の制御により前記第２ＲＳコアを制御
    する第２ＲＳコア制御部と、を備えることを特徴とする
    ｍまたは２ｍビットデータ処理兼用リードソロモン復号
    器。
  11. 【請求項１１】 前記第１ＲＳコアは、 前記貯蔵部から読出された消去フラグから消去位置多項
    式を計算する消去位置多項式計算部と、 前記貯蔵部から読出されたデータから第１シンドローム
    多項式を計算する第１シンドローム多項式計算部と、 前記計算された消去位置多項式と計算された前記第１シ
    ンドローム多項式から第１エラータ位置多項式を計算
    し、遅延された前記第１シンドローム多項式及び前記第
    １エラータ位置多項式を出力する第１エラータ位置多項
    式計算部と、 前記第１エラータ位置多項式と遅延された前記第１シン
    ドローム多項式から第１エラーフラグ、第１エラー位置
    及び第１エラー値を計算する第１エラー位置/値計算部
    と、を備えることを特徴とする請求項１０に記載のｍま
    たは２ｍビットデータ処理兼用リードソロモン復号器。
  12. 【請求項１２】 前記第１シンドローム多項式計算部
    は、 前記第１シンドローム多項式計算結果を臨時貯蔵するた
    めの第１シンドローム貯蔵部と、 前記第１シンドローム貯蔵部からのシンドローム多項式
    と生成多項式の根αj(ｊ=０、 １、．．．、Ｎ-Ｋ-１)
    をかける第１乗算器と、 該第１乗算器の出力と入力されるデータの上位ｍビット
    (ＵＭ)を足す第１加算器と、 ｍまたは２ｍビットモードによりそれぞれ１または前記
    αjを出力する第１ｍビットマルチプレクサと、 前記第１加算器の出力と前記第１ｍビットマルチプレク
    サの出力をかける第２乗算器と、 ｍまたは２ｍビットモードによりそれぞれ０または前記
    入力されるデータの下位ｍビット(ＤＭ)を出力する第２
    ｍビットマルチプレクサと、 前記第２乗算器の出力と前記第２ｍビットマルチプレク
    サの出力を足す第２加算器と、を備え、 前記第２加算器の出力は前記第１シンドローム多項式計
    算部に貯蔵されていてから出力され、ここでＵＭは２ｍ
    ビットデータの上位ｍビットであり、ＤＭは２ｍビット
    データの下位ｍビットであることを特徴とする請求項１
    １に記載のｍまたは２ｍビットデータ処理兼用リードソ
    ロモン復号器。
  13. 【請求項１３】 前記第１シンドローム多項式計算部
    は、２ｍビット単位のデータが入力される場合Ｓj＝αj
    （Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデ
    ータが入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満たし、
    ここでＳjは現在のシンドローム多項式であり、Ｓj-1は
    以前のシンドローム多項式であり、αjは生成多項式の
    根であり、ＵＭは２ｍビットデータの上位ｍビットであ
    り、ＤＭは２ｍビットデータの下位ｍビットであること
    を特徴とする請求項１２に記載のｍまたは２ｍビットデ
    ータ処理兼用リードソロモン復号器。
  14. 【請求項１４】 前記第２ＲＳコアは、 前記貯蔵部から読出されたデータから第２シンドローム
    多項式を計算する第２シンドローム多項式計算部と、 前記計算された消去位置多項式と計算された前記第２シ
    ンドローム多項式から第２エラータ位置多項式を計算
    し、遅延された前記第２シンドローム多項式及び前記第
    ２エラータ位置多項式を出力する第２エラータ位置多項
    式計算部と、 前記第２エラータ位置多項式と遅延された前記第２シン
    ドローム多項式から第２エラーフラグ、第２エラー位置
    及び第２エラー値を計算する第２エラー位置/値計算部
    と、を備えることを特徴とする請求項１１に記載のｍま
    たは２ｍビットデータ処理兼用リードソロモン復号器。
  15. 【請求項１５】 前記第２シンドローム多項式計算部
    は、 前記第２シンドローム多項式計算結果を臨時貯蔵するた
    めの第２シンドローム貯蔵部と、 ｍまたは２ｍビットモードによりそれぞれ１または前記
    αjを出力する第３ｍビットマルチプレクサと、 前記第２シンドローム貯蔵部の出力と前記第３ｍビット
    マルチプレクサの出力をかける第３乗算器と、 ｍまたは２ｍビットモードによりそれぞれ０または前記
    入力されるデータの上位ｍビット(ＵＭ)を出力する第４
    ｍビットマルチプレクサと、 前記第３乗算器の出力と前記第４ｍビットマルチプレク
    サの出力を足す第３加算器と、 該第３加算器の出力と生成多項式の根αj(ｊ=０、
    １、．．．、Ｎ-Ｋ-１)をかける第４乗算器と、 該第４乗算器の出力と前記入力されるデータの下位ｍビ
    ット(ＤＭ)を足す第４加算器と、を備え、 該第４加算器の出力は前記第２シンドローム貯蔵部に貯
    蔵されていてから出力され、ここでＵＭは２ｍビットデ
    ータの上位ｍビットであり、ＤＭは２ｍビットデータの
    下位ｍビットであることを特徴とする請求項１４に記載
    のｍまたは２ｍビットデータ処理兼用リードソロモン復
    号器。
  16. 【請求項１６】 前記第２シンドローム多項式計算部
    は、２ｍビット単位のデータが入力される場合Ｓj＝αj
    （Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデ
    ータが入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満たし、
    ここでＳjは現在のシンドローム多項式であり、Ｓj-1は
    以前のシンドローム多項式であり、αjは生成多項式の
    根であり、ＵＭは２ｍビットデータの上位ｍビットであ
    り、ＤＭは２ｍビットデータの下位ｍビットであること
    を特徴とする請求項１５に記載のｍまたは２ｍビットデ
    ータ処理兼用リードソロモン復号器。
  17. 【請求項１７】 デコーディングされるデータと消去フ
    ラグを読出する段階と、 前記読出されたデータからエラー位置とエラー値を計算
    する段階と、 前記計算されたエラー位置とエラー値により前記読出さ
    れたデータのエラーを訂正してデコーディングする段階
    と、を備えることを特徴とするリードソロモン復号方
    法。
  18. 【請求項１８】 前記データ読出段階は、２ｍビット単
    位にデータを読み出すことを特徴とする請求項１７に記
    載のリードソロモン復号方法。
  19. 【請求項１９】 前記データ読出段階は、 前記読出された消去フラグから消去位置多項式を計算す
    る消去位置多項式計算段階と、 前記読み出されたデータから第１シンドローム多項式を
    計算する第１シンドローム多項式計算段階と、 前記読出されたデータから第２シンドローム多項式を計
    算する第２シンドローム多項式計算段階と、 計算された前記消去位置多項式と計算された前記第１シ
    ンドローム多項式から第１エラータ位置多項式を計算
    し、遅延された前記第１シンドローム多項式及び前記第
    １エラータ位置多項式を出力する第１エラータ位置多項
    式計算段階と、 前記第１エラータ位置多項式と遅延された前記第１シン
    ドローム多項式から第１エラーフラグ、第１エラー位置
    及び第１エラー値を計算する第１エラー位置/値計算段
    階と、 計算された前記消去位置多項式と計算された前記第２シ
    ンドローム多項式から第２エラータ位置多項式を計算
    し、遅延された前記第２シンドローム多項式及び前記第
    ２エラータ位置多項式を出力する第２エラータ位置多項
    式計算段階と、 前記第２エラータ位置多項式と遅延された前記第２シン
    ドローム多項式から第２エラーフラグ、第２エラー位置
    及び第２エラー値を計算する第２エラー位置/値計算段
    階と、を備えることを特徴とする請求項１７に記載のリ
    ードソロモン復号方法。
  20. 【請求項２０】 前記計算段階は、 読出された前記データから第１エラー位置と第１エラー
    値を計算する第１計算段階と、 読出された前記データから第２エラー位置と第２エラー
    値を計算する第２計算段階と、を備えることを特徴とす
    る請求項１７に記載のリードソロモン復号方法。
  21. 【請求項２１】 前記第１計算段階は、 読出された前記消去フラグから消去位置多項式を計算す
    る消去位置多項式計算段階と、 読出された前記データから第１シンドローム多項式を計
    算する第１シンドローム多項式計算段階と、 計算された前記消去位置多項式と計算された前記第１シ
    ンドローム多項式から第１エラータ位置多項式を計算
    し、遅延された前記第１シンドローム多項式及び前記第
    １エラータ位置多項式を出力する第１エラータ位置多項
    式計算段階と、 前記第１エラータ位置多項式と遅延された前記第１シン
    ドローム多項式から第１エラーフラグ、第１エラー位置
    及び第１エラー値を計算する第１エラー位置/値計算段
    階と、を備えることを特徴とする請求項２０に記載のリ
    ードソロモン復号方法。
  22. 【請求項２２】 前記第１シンドローム多項式計算段階
    は、２ｍビット単位のデータが入力される場合Ｓj＝αj
    （Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデ
    ータが入力される場合Ｓj＝Ｓj-1αj＋ＵＭを満たし、
    ここでＳjは現在のシンドローム多項式であり、Ｓj-1は
    以前のシンドローム多項式であり、αjは生成多項式の
    根であり、ＵＭは２ｍビットデータの上位ｍビットであ
    り、ＤＭは２ｍビットデータの下位ｍビットであること
    を特徴とする請求項２１に記載のリードソロモン復号方
    法。
  23. 【請求項２３】 前記第２計算段階は、 読出された前記データから第２シンドローム多項式を計
    算する第２シンドローム多項式計算段階と、 計算された前記消去位置多項式と計算された前記第２シ
    ンドローム多項式から第２エラータ位置多項式を計算
    し、遅延された前記第２シンドローム多項式及び前記第
    ２エラータ位置多項式を出力する第２エラータ位置多項
    式計算段階と、 前記第２エラータ位置多項式と遅延された前記第２シン
    ドローム多項式から第２エラーフラグ、第２エラー位置
    及び第２エラー値を計算する第２エラー位置/値計算段
    階と、を備えることを特徴とする請求項２０に記載のリ
    ードソロモン復号方法。
  24. 【請求項２４】 前記第２シンドローム多項式計算段階
    は、２ｍビット単位のデータが入力される場合Ｓj＝αj
    （Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ｍビット単位のデ
    ータが入力される場合Ｓj＝Ｓj-1αj＋ＤＭを満たし、
    ここでＳjは現在のシンドローム多項式であり、Ｓj-1は
    以前のシンドローム多項式であり、αjは生成多項式の
    根であり、ＵＭは２ｍビットデータの上位ｍビットであ
    り、ＤＭは２ｍビットデータの下位ｍビットであること
    を特徴とする請求項２３に記載のリードソロモン復号方
    法。
  25. 【請求項２５】 前記エラー訂正段階は、 前記読出されたデータから計算された前記第１エラー値
    及び前記第１エラー位置から読出されたデータのエラー
    を訂正する第１エラー訂正段階と、 前記読出されたデータから計算された前記第２エラー値
    及び前記第２エラー位置から読出されたデータのエラー
    を訂正する第２エラー訂正段階と、を備えることを特徴
    とする請求項１７に記載のリードソロモン復号方法。
  26. 【請求項２６】 ２ｍビット単位に入力された内符号か
    ら第１シンドローム多項式を計算する段階と、 ２ｍビット単位に入力された内符号語から第２シンドロ
    ーム多項式を計算する段階と、 計算された前記第１及び第２シンドローム多項式と消去
    位置多項式から第１及び第２エラータ位置多項式を計算
    する段階と、 前記第１及び第２エラータ位置多項式と前記第１及び第
    ２シンドローム多項式により第１及び第２エラー値と第
    １及び第２エラー位置を計算し、ｍビットずつ交代に訂
    正する段階と、を備えることを特徴とするＲＳ積符号の
    内符号訂正方法。
  27. 【請求項２７】 前記第１及び第２シンドローム多項式
    は、２ｍビット単位のデータが入力される場合Ｓj＝αj
    （Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ここでＳjは現在
    のシンドローム多項式であり、Ｓj-1は以前のシンドロ
    ーム多項式であり、αjは生成多項式の根であり、ＵＭ
    は２ｍビットデータの上位ｍビットであり、ＤＭは２ｍ
    ビットデータの下位ｍビットであることを特徴とする請
    求項２６に記載のＲＳ積符号の内符号訂正方法。
  28. 【請求項２８】 ２ｍビット単位の外符号を読んで上位
    ｍビット(ＵＭ)から第１シンドローム多項式を計算し、
    下位ｍビット(ＤＭ)から第２シンドローム多項式を計算
    し、消去フラグを読んで消去位置多項式を計算する過程
    を同時に行う段階と、 前記第１及び第２シンドローム多項式と消去位置多項式
    から第１及び第２エラータ位置多項式を計算する段階
    と、 前記第１及び第２エラータ位置多項式と前記第１及び第
    ２シンドローム多項式からエラー値とエラー位置を計算
    しｍビットずつ交代に訂正する段階と、を備え、 ここでＵＭは２ｍビットデータの上位ｍビットであり、
    ＤＭは２ｍビットデータの下位ｍビットであることを特
    徴とするＲＳ積符号の外符号訂正方法。
  29. 【請求項２９】 ｍビット単位のリードソロモン復号器
    を遂行するためにｍビットのデータを貯蔵部の上位ｍビ
    ットメモリに保存し、第２ＲＳコアが前記貯蔵部をアク
    セスできないよう前記第２ＲＳコアをディスエーブルす
    るｍビット訂正モードを設定することを特徴とする請求
    項２８に記載のＲＳ積符号の外符号訂正方法。
  30. 【請求項３０】 前記第１及び第２シンドローム多項式
    は、２ｍビット単位のデータが入力される場合Ｓj＝αj
    （Ｓj-1αj＋ＵＭ）＋ＤＭを満たし、ここで、Ｓjは現
    在のシンドローム多項式であり、Ｓj-1は以前のシンド
    ローム多項式であり、αjは生成多項式の根であり、Ｕ
    Ｍは２ｍビットデータの上位ｍビットであり、ＤＭは２
    ｍビットデータの下位ｍビットであることを特徴とする
    請求項２８に記載のＲＳ積符号の外符号訂正方法。
JP2002028634A 2001-02-07 2002-02-05 ｍまたは２ｍビットデータ処理兼用リードソロモン復号器及びその復号方法 Pending JP2002305453A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010005970A KR20020065788A (ko) 2001-02-07 2001-02-07 엠 또는 이엠 비트 데이터 처리 겸용 리드 솔로몬 복호기및 그 복호 방법
KR2001-005970 2001-02-07

Publications (1)

Publication Number Publication Date
JP2002305453A true JP2002305453A (ja) 2002-10-18

Family

ID=19705457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002028634A Pending JP2002305453A (ja) 2001-02-07 2002-02-05 ｍまたは２ｍビットデータ処理兼用リードソロモン復号器及びその復号方法

Country Status (5)

Country Link
US (1) US20020108088A1 (ja)
EP (1) EP1231718A3 (ja)
JP (1) JP2002305453A (ja)
KR (1) KR20020065788A (ja)
CN (1) CN100393017C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352659B2 (ja) * 2000-03-27 2002-12-03 松下電器産業株式会社 復号装置及び復号方法
KR100461544B1 (ko) * 2003-02-27 2004-12-18 한국전자통신연구원 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법
TWI226758B (en) * 2003-11-28 2005-01-11 Mediatek Inc Encoding method and apparatus for cross interleaved cyclic codes
KR20060029495A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 리드-솔로몬 부호의 복호 장치 및 방법
US7392458B2 (en) * 2004-11-19 2008-06-24 International Business Machines Corporation Method and system for enhanced error identification with disk array parity checking
US20070150798A1 (en) * 2005-12-12 2007-06-28 Jia-Horng Shieh Method for decoding an ecc block and related apparatus
CN101431338B (zh) * 2007-11-07 2011-06-15 中国科学院微电子研究所 一种自适应里德-所罗门译码器
US8078947B2 (en) * 2008-07-15 2011-12-13 Macronix International Co., Ltd. Data processing circuit and method
CN101656541B (zh) * 2009-09-15 2012-10-03 中兴通讯股份有限公司 Rs码的译码方法和装置
CN107579803B (zh) * 2016-07-05 2020-07-03 联发科技股份有限公司 包括错误更正程序的解码装置及解码方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605271B2 (ja) * 1987-02-10 1997-04-30 ソニー株式会社 エラー訂正及びチエツク装置
JP3137119B2 (ja) * 1989-06-07 2001-02-19 キヤノン株式会社 誤り訂正装置
US6367046B1 (en) * 1992-09-23 2002-04-02 International Business Machines Corporation Multi-bit error correction system
JP3234130B2 (ja) * 1995-05-30 2001-12-04 三菱電機株式会社 誤り訂正符号復号化方法およびこの方法を用いる回路
JPH113573A (ja) * 1997-04-15 1999-01-06 Mitsubishi Electric Corp 拡大リードソロモン符号の誤り訂正復号方法と誤り訂正復号装置、１次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置、および２次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置
KR100260415B1 (ko) * 1997-08-13 2000-07-01 윤종용 고속시리얼에러위치다항식계산회로
EP1146515A1 (en) * 1998-02-25 2001-10-17 Matsushita Electric Industrial Co., Ltd. High-speed error correcting apparatus with efficient data transfer
US6363511B1 (en) * 1998-03-31 2002-03-26 Stmicroelectronics N.V. Device and method for decoding data streams from storage media

Also Published As

Publication number Publication date
EP1231718A2 (en) 2002-08-14
CN1369984A (zh) 2002-09-18
EP1231718A3 (en) 2003-10-01
KR20020065788A (ko) 2002-08-14
CN100393017C (zh) 2008-06-04
US20020108088A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
JP4598711B2 (ja) 誤り訂正装置
US6639865B2 (en) Memory device, method of accessing the memory device, and reed-solomon decoder including the memory device
US8010879B2 (en) Error correction method and apparatus for data storage device
US20080320369A1 (en) Data retrieval from a storage device using a combined error correction and detection approach
JPH11507754A (ja) １０ビットリード−ソロモン誤り訂正モジュール用専用ａｌｕアーキテクチャ
US6832042B1 (en) Encoding and decoding system in an optical disk storage device
JP2002305453A (ja) ｍまたは２ｍビットデータ処理兼用リードソロモン復号器及びその復号方法
JP2001524274A (ja) 短縮ファイア符号エラートラッピング復号方法および装置
US6009550A (en) PBA recovery apparatus and method for interleaved reed-solomon codes
KR101314232B1 (ko) 에러 정정 코드의 부호화 및 복호화 방법 그리고 코덱
US6868517B1 (en) Method and apparatus for checking read errors with two cyclic redundancy check stages
JP2000215619A (ja) デ―タ誤り訂正装置
JP2004080762A (ja) クロスインターリーブリード−ソロモン符号訂正を行う方法及び装置
JPH08293802A (ja) インターリーブ式誤り訂正方法
US20090158118A1 (en) Configurable reed-solomon decoder based on modified forney syndromes
JPH1117557A (ja) 誤り訂正方法及び誤り訂正装置
JP2005057741A (ja) インラインワイヤ誤り訂正
KR100564532B1 (ko) 컴팩트 디스크 플레이어에서 efm 에러 플래그 생성을 통한 에러정정방법
JP2768723B2 (ja) 復号化装置
JP2007013806A (ja) 誤り訂正処理装置
JPH09246994A (ja) 符号誤り訂正方法及び符号誤り訂正装置
JPS638984Y2 (ja)
EP1830471A1 (en) Apparatus and method for decoding data
JP2001160761A (ja) 誤り訂正装置及び誤り訂正方法
JP3583904B2 (ja) 誤り訂正装置および誤り訂正方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203