JPH09246210A - 透明導電性膜およびそのパターン形成方法 - Google Patents

透明導電性膜およびそのパターン形成方法

Info

Publication number
JPH09246210A
JPH09246210A JP8467296A JP8467296A JPH09246210A JP H09246210 A JPH09246210 A JP H09246210A JP 8467296 A JP8467296 A JP 8467296A JP 8467296 A JP8467296 A JP 8467296A JP H09246210 A JPH09246210 A JP H09246210A
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive film
etching
film
hydrogen ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8467296A
Other languages
English (en)
Inventor
Hiroyuki Ikeda
裕幸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8467296A priority Critical patent/JPH09246210A/ja
Publication of JPH09246210A publication Critical patent/JPH09246210A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 透明導電性膜のエッチング性を改善すると共
に、サイドエッチングを抑制可能なパターン形成方法を
提供する。 【解決手段】 有機又は無機の基体2上に透明導電性膜
1を成膜する。所定のパターンに従って透明導電性膜1
の上にマスク3を形成する。このマスク3を介して水素
イオンを透明導電性膜1に選択的に打ち込む。この結
果、水素イオンH+ が打ち込まれた領域4のみがエッチ
ングレートが高くなり、その他のマスク3により被覆さ
れた領域5はエッチングレートが低い状態のままであ
る。この後、ウエットエッチングを行ない、水素イオン
が打ち込まれた領域4のみを速やかに除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はITO(Indiu
m Tin Oxide)等透明導電性膜の膜質を改善
する技術に関する。又、透明導電性膜のパターン形成方
法に関する。
【0002】
【従来の技術】透明導電性膜は酸化錫を主体とする所謂
ネサ膜を起源とする。その後、電気抵抗を下げる為酸化
インジウムが添加され、所謂ITOに発展している。今
日では、透明導電性膜はフラットパネルディスプレイの
画素電極等として必須の構成要素となっている。その成
膜方法は主としてスパッタリング法が採用されている。
このスパッタリング法では、酸化インジウムと酸化錫を
所定の割合で混合しさらに焼成したものをターゲットと
し、真空容器内でアルゴンおよび酸素の混合ガスを放電
させてターゲットに照射する。この結果、ターゲットに
対向配置した基板の表面にITOが成膜される。この
後、所定のパターンに従って成膜された透明導電性膜を
エッチングし、種々の用途に供する。スパッタリング時
の基板温度については、加熱を行なうと成膜された透明
導電性膜の抵抗が下がる効果がある反面、エッチングが
しにくくなる。この為、通常基板を無加熱のままでスパ
ッタリングを行なう場合が多い。透明導電性膜のパター
ン形成ではドライエッチングとウエットエッチングがあ
る。ドライエッチングでは塩素ガスを主体としたエッチ
ングガスを使用する。一方、ウエットエッチングでは塩
酸/硝酸混合系の所謂王水、塩化第2鉄、塩酸、燐酸等
のエッチング液を用いる。
【0003】
【発明が解決しようとする課題】塩素ガス系を用いてド
ライエッチングを行なうと、放電により塩素が遠紫外領
域で強い紫外線を発する為、デバイス等へのダメージが
大きい。一方、ウエットエッチングはバッチ処理が可能
であり大量処理に適している為量産効果を発揮できる。
しかしながら、フラットパネルディスプレイ等に用いら
れる大型角基板をエッチング処理する場合等には、バッ
チ処理が困難である為インライン枚葉処理を採用せざる
を得ない。この枚葉処理はバッチ処理に比べて量産効果
が低く、その分一枚当りの処理時間を短縮させる必要が
あり、できるだけエッチングレートの高い透明導電性膜
が望まれる。又、ウエットエッチングでは処理後に残渣
が残る場合が多く、互いに電気的に孤立させるべきパタ
ーン間が短絡してしまうという欠陥が往々にして起き
る。この残渣は成膜された透明導電性膜の組成に局所的
なばらつきがありエッチングしにくい部分が残る事によ
り生じ短絡欠陥の原因となる。この様にして、適度にエ
ッチングがしやすく且つ残渣の出にくい透明導電性膜が
求められている。
【0004】この様な膜を得る方法として、スパッタリ
ング時にアルゴンや酸素の混合物からなる放電ガスに数
%の水素ガスを添加する技術が知られている。場合によ
っては、水素ガスに代えて微量の水蒸気を添加する事も
ある。この方法により、水素が成膜された透明導電性膜
に導入され膜質を改善でき、ある程度までエッチングの
しやすさが向上する。例えば王水を用いなくとも塩酸や
燐酸等でエッチングする事が可能になる。しかしなが
ら、水素ガス自体が爆発性を有する為、その添加濃度が
4%未満に制限され、スパッタリング時透明導電性膜に
導入される水素の膜中濃度に限界が生じ、実用的には膜
質の改善が不十分である。さらに、この方法では成膜段
階で水素を導入する為、必然的に透明導電性膜の全面が
改質され、逆に後工程のパターニングで不具合が生じ
る。即ち、フォトレジスト等を塗布し所定の形状にパタ
ーニングした後、これをマスクとしてウエットエッチン
グを行なうと、エッチングがしやすくなる反面パターニ
ングされたフォトレジストの下まで横方向の侵食(サイ
ドエッチング)が生じ、適正なパターニングに支障を来
してしまい、所望のパターン精度が得られない。透明導
電性膜のエッチングレートおよび膜厚に合せて丁度エッ
チングが完了する様に(ジャストエッチング)処理時間
を設定しても、サイドエッチングが必ず生じる。ジャス
トエッチングの条件を超えたオーバーエッチングの条件
で処理を行なうとこのサイドエッチングはさらに顕著な
ものとなる。この従来方法ではフォトレジストにより被
覆された透明導電性膜のエッチングレートが高い為、サ
イドエッチングを防ぐ事が困難になる。
【0005】
【課題を解決するための手段】本発明は以上の問題点に
鑑みなされたものであり、エッチングしやすいのみなら
ず膜中の水素濃度を自由に制御でき、さらにウエットエ
ッチングでシャープなパターンを形成する事ができる透
明導電性膜およびそのパターン形成方法を提供するもの
である。本発明にかかる透明導電性膜は有機又は無機の
基体上に成膜されており、成膜後電界を利用して打ち込
まれた水素イオンを含有している事を特徴とする。好ま
しくは、該水素イオンの含有濃度が1×1016/cm3
上で1×1023/cm3 以下の範囲に設定されている。
又、本発明によれば透明導電性膜は以下の工程によりパ
ターニング形成される。先ず、有機又は無機の基体上も
しくは薄膜上に透明導電性膜を成膜する。次に、所定の
パターンに従って該透明導電性膜の上にマスクを形成す
る。続いて、該マスクを介して水素イオンを該透明導電
性膜に選択的に打ち込む。最後に、該水素イオンが打ち
込まれた領域のみをエッチングで除去する。好ましく
は、エッチングを行なった後残った透明導電性膜を加熱
処理する。
【0006】本発明によれば、有機又は無機の基体上又
は薄膜上に成膜された透明導電性膜に、電界を利用して
水素イオンを打ち込んでいる。これにより、透明導電性
膜を成膜後の段階で改質する事ができる。即ち、透明導
電性膜に水素イオンを打ち込むと膜の微細構造が変化
し、これに応じて膜の化学的な性質が変化する。この結
果、透明導電性膜のエッチング速度が向上すると共に、
残渣の発生しにくい膜に改質する事ができる。透明導電
性膜が局部的にエッチングしにくい部分を含んでいて
も、水素イオンを打ち込む事でこの部分のエッチングレ
ートが高くなる為残渣が発生しにくくなる。又本発明に
よれば、透明導電性膜の面内にフォトレジスト等のマス
クを介して選択的に水素イオンを打ち込む事で、シャー
プなエッチングパターンを形成する事が可能になる。マ
スクから露出した領域に選択に水素を打ち込む事によ
り、エッチングされるべき露出領域が高速にエッチング
される一方、マスクにより被覆された領域は水素イオン
が打ち込まれない為エッチングレートは低いままであ
る。この結果、マスクの下に横方向に進行する侵食が生
じにくくなりサイドエッチングが抑制できるので、シャ
ープなエッチングパターンを形成する事が可能である。
【0007】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図1は本発明にかかる透
明導電性膜およびそのパターン形成方法を示す模式図で
ある。図示する様に、本発明にかかる透明導電性膜1は
有機又は無機の基体2上に成膜されている。この透明導
電性膜1は、成膜後電界を利用して打ち込まれた水素イ
オンH+ を含有している事を特徴とする。水素イオンH
+ の膜中含有濃度は1×1016/cm3 以上で1×1023
/cm3 以下の範囲に設定されている。1×1016/cm3
未満の含有濃度では膜中の水素密度が低すぎる為十分な
改質効果が得られない。ちなみに、膜中の欠陥準位密度
は1×1016/cm3 程度と考えられ、この欠陥準位にト
ラップされる水素の量をある程度超えて水素イオンを導
入する必要がある。一方、1×1023/cm3 の含有濃度
を超えて水素イオンを打ち込む為には処理時間が相当長
くなり量産性の許容範囲を超える事になる。
【0008】引き続き図1を参照して本発明にかかる透
明導電性膜のパターン形成方法を説明する。先ず有機又
は無機の基体2上に透明導電性膜1を全面的に成膜す
る。基体2としては無機ガラス板や有機プラスティック
板が用いられる。場合によっては下地の薄膜(例えば絶
縁膜)上に透明導電性膜1を成膜する事もある。成膜方
法としては例えばスパッタリングを用いる事ができる。
具体的には酸化錫と酸化インジウムの混合物を焼成した
ターゲットにアルゴンと酸素の混合物からなる放電ガス
を照射して基体2上にITOからなる透明導電性膜1を
堆積する。次に、所定のパターンに従って透明導電性膜
1の上にマスク3を形成する。例えば、フォトレジスト
を全面的に塗布した後、露光現像を行なう事で所定のパ
ターンのマスク3を形成できる。続いて、このマスク3
を介して水素イオンH+ を透明導電性膜1に選択的に打
ち込む。例えば、半導体の不純物注入処理に利用される
イオンドーピング装置を用いて水素イオンを電界加速し
て打ち込む。あるいは、水素ガスのプラズマ雰囲気中に
基体2を曝露して水素イオンを打ち込む様にしても良
い。この場合にもプラズマ放電中の電界を利用して水素
イオンを打ち込む事になる。水素イオンが選択的に打ち
込まれた領域4では透明導電性膜1の膜質が改善されエ
ッチングレートが高くなる。一方、マスク3により被覆
された領域5は水素イオンが打ち込まれない為エッチン
グレートが低いままになっている。最後に、水素イオン
が打ち込まれた領域4のみをマスク3を介してエッチン
グで除去する。これにより、透明導電性膜1のパターン
が形成された事になる。エッチング処理としては例えば
ウエットエッチングを採用でき、エッチング液としては
例えば王水を用いる事ができる他、さらにはより穏やか
な塩酸や燐酸を用いる事が可能である。なお、このエッ
チングを行なった後、残った透明導電性膜1を加熱処理
する事で安定化でき、導電率や透過率の経時的な変化を
抑制可能とする。以上の様に、本発明では透明導電性膜
1に水素イオンH+ を打ち込む事により化学的性質が変
化しエッチング速度が向上すると共に、残渣の発生しに
くい膜に改質する事ができる。膜面内のエッチングすべ
き領域4に対して選択的に水素イオンH+ を打ち込む事
により、領域4が高速にエッチングされる一方、マスク
3により被覆された領域5はエッチングされにくくな
り、その結果図1の右側に示した様にシャープなエッチ
ングパターンを得る事ができる。
【0009】図2は比較の為従来の透明導電性膜のパタ
ーン形成方法を示している。この従来方法では成膜と同
時に透明導電性膜1に水素原子が導入されている。従っ
て、マスク3から露出した領域4のみならずマスク3に
より遮蔽された領域5もエッチングレートが高くなって
いる。従って、ウエットエッチングを行なった場合侵食
が縦方向(膜厚方向)のみならず横方向にも速やかに且
つ等方的に進行し、ジャストエッチングの条件でもサイ
ドエッチ6が生じる。従って、パターン精度が悪くな
る。
【0010】次に、図3を参照して本発明にかかる透明
導電性膜のパターン形成方法の好適な実施例を詳細に説
明する。本例ではアクティブマトリクス表示用半導体装
置の製造過程において透明導電性膜をマトリクス状にパ
ターニングして画素電極を形成している。先ず(A)に
示す様に、ガラス等からなる透明基板51上にゲート配
線およびゲート電極Gを形成する。その上に酸化珪素又
は窒化珪素等からなるゲート絶縁膜52を形成する。さ
らにその上に多結晶シリコン等からなる半導体薄膜53
を形成し、アイランド状にパターニングする。この後、
基板51の表面側にフォトレジストを塗布した後、ゲー
ト電極Gをマスクとして裏面側から露光処理を行ない、
ゲート電極Gに整合したフォトレジストのパターン54
が得られる。このフォトレジストパターン54をマスク
としてイオンドーピング等により不純物(例えばP+
を注入し、ソース領域Sおよびドレイン領域Dを形成す
る。この様にして、多結晶シリコンを活性層としたボト
ムゲート型の薄膜トランジスタ55が形成される。な
お、ボトムゲート型に代えてトップゲート型の薄膜トラ
ンジスタを形成しても良い。この薄膜トランジスタは後
に形成される画素電極のスイッチング素子となる。
【0011】次に(B)に示す様に、使用済みとなった
フォトレジストパターン54を除去した後薄膜トランジ
スタ55を被覆する様に酸化珪素等からなる層間絶縁膜
56を成膜する。この層間絶縁膜56にコンタクトホー
ルを開口した後、その上にアルミニウム等からなる金属
膜を成膜する。この金属膜を所定の形状にパターニング
して、薄膜トランジスタ55のソース領域Sに電気接続
する信号配線57に加工する。
【0012】続いて(C)に示す様に、薄膜トランジス
タ55や信号配線57を被覆する様に平坦化膜58を形
成する。この平坦化膜58はアクリル樹脂等の有機薄膜
からなりその厚みは例えば1μm程度である。この平坦
化膜58および層間絶縁膜56にコンタクトホールを開
口した後、透明導電性膜59を全面的に形成する。例え
ば、DCスパッタリング法によりITOを50nmの厚み
で堆積し、透明導電性膜59とする。この時、スパッタ
リングに用いる放電ガスはアルゴンと酸素の混合気体と
し、アルゴンガスの流量を200sccmとし酸素ガスの流
量を5sccmに設定している。又、圧力は7×10-3Torr
とし900Wの電力でプラズマ放電を起こしスパッタリ
ングを行なっている。なお、基板51は無加熱である。
【0013】この後(D)に示す様に、透明導電性膜5
9の上にフォトレジストを1.2μmの厚みで塗布す
る。このフォトレジストを画素電極のパターンに合わせ
て現像露光してマスク60を形成する。引き続き、この
基板51をイオンドーピング装置内に投入し、マスク6
0を介して水素イオンH+ を選択的に透明導電性膜59
に打ち込む。条件としては、水素ガスを50sccmの流量
で真空容器内に導入し、電力200Wでプラズマ化し、
グリッド電極を介し5keV の加速電圧で水素イオンを透
明導電性膜59に照射する。この時の水素イオンの照射
面密度は1×1015/cm2 に設定している。これを体積
密度に換算すると2×1020/cm3 程度となる。
【0014】最後に(E)に示す様に、マスク60を介
して透明導電性膜59をウエットエッチングし、画素電
極61に加工する。エッチング液としては室温の王水を
用い、オーバーエッチング時間も含めて20秒で透明導
電性膜のエッチングが完了し、残渣は全く生じなかっ
た。又、サイドエッチングも殆ど生じなかった。この様
にして加工された画素電極61は前述したコンタクトホ
ールを介して薄膜トランジスタ55のドレイン領域Dに
電気接続している。この後、250℃で1時間程度の加
熱処理(アニール)を行ない、画素電極61を安定化し
た。この様に、本発明を採用する事により、透明導電性
膜のエッチングレートが高くなり画素電極の加工処理時
間が大幅に短縮できた。従来、画素電極を構成するIT
Oのエッチング液が層間絶縁膜のピンホール等から滲み
込んで下層のアルミニウム等からなる信号配線を侵食
し、時に断線に至らしめていた。これが本発明を採用す
る事で処理時間が大幅短縮化され信号配線の断線等が皆
無となった。
【0015】図4は本発明に従ったパターン形成方法に
おけるエッチング時間とサイドエッチ量との関係を示す
グラフである。図3で説明した実施例に示した様に、エ
ッチング時間は20秒で完了し、その時のサイドエッチ
量は1.0μm以下である。これに対し、図5は従来の
パターン形成方法におけるエッチング時間とサイドエッ
チ量との関係を示すグラフである。なお、この従来例で
は水素イオンの打ち込みを行なわない場合を表してお
り、その他の成膜条件やエッチング条件は図3で説明し
た実施例と同様である。この場合、エッチング完了まで
100秒を要し、且つサイドエッチ量は8.0μmにま
で及んで拡大されている。
【0016】図6は、図3で説明した工程により製造さ
れた薄膜半導体装置を駆動基板として組み立てられたア
クティブマトリクス型液晶表示装置の一例を参考の為に
示したものである。図示する様に、液晶表示装置はガラ
ス等からなる駆動基板101と同じくガラス等からなる
対向基板102と両者の間に保持された液晶103とで
構成されている。駆動基板101には画素アレイ部10
4と駆動回路部とが集積形成されている。駆動回路部は
垂直駆動回路105と水平駆動回路106とに別れてい
る。又、駆動基板101の周辺部上端には外部接続用の
端子部107が形成されている。端子部107は配線1
08を介して垂直駆動回路105および水平駆動回路1
06に接続している。画素アレイ部104は互いに交差
したゲート配線109と信号配線110を備えている。
両配線109,110の交差部には画素電極111とこ
れを駆動する薄膜トランジスタ112とが集積形成され
ている。一方、対向基板102の内表面には図示しない
が対向電極やカラーフィルターが形成されている。
【0017】最後に、図7は水素イオンの打ち込みに用
いられるイオンドーピング装置の一例を表している。こ
のイオンドーピング装置は基板サイズに相当する開口部
を持つ大型のイオン源であり、プラズマ源151を主体
とする。プラズマ源151はマッチングボックス152
を介して高周波電源153に接続されている。4枚の多
孔電極(第1電極154、第2電極155、抑制電極1
56、接地電極157)で構成された引き出し・加速電
極系によりイオンシャワー158を引き出す。4枚電極
構成のイオン源としては1段加速方式と2段加速方式が
あるが、本例では前者を採用している。この1段加速方
式の場合単一の加速電圧でイオンエネルギーを決定でき
る。又、エネルギーとは独立した引き出し電流の制御で
プラズマからのイオンの引き出し状態を調整できる。即
ち、この1段加速方式では引き出し電源159、加速電
源160、抑制電源161を別々に備えている。図示す
る様にイオンドーピング装置はイオンインプランテーシ
ョン装置と異なり加速管や走査部は持たない。必要なエ
ネルギーはイオン源の引き出し/加速電極系で決まる。
一方、必要な基板サイズに相当するイオンシャワー15
8の大きさについては、イオン源の多孔領域を基板サイ
ズに応じたものを使用する。従って、基板サイズの大型
化に伴ない、イオン源が大型化する事になる。現状の4
00×500mm基板対応のイオン源では最外径が1.2
mにまでなっている。イオン源用の原料ガスは装置本体
と別置きにしたガスボックスからアース電位である注入
室に供給される。即ち、イオンドーピング装置はイオン
インプランテーション装置に比べて使用ガス量が多く、
大型のガスボンベを使用する為別途ガスボックスを設け
ている。又、安全上アース電位側で独立した安全管理を
行なった方が好ましい。加えて、イオン源の大型化に伴
ないガス162の流れにつれて引き出し・加速電極系の
コンダクタンスが非常に大きく、プラズマ源151と注
入室とで圧力差がない。本発明では、このイオンドーピ
ング装置を利用して原料ガスに水素を供給する事で、水
素イオンを基板上に成膜された透明導電性膜に打ち込ん
でいる。
【0018】
【発明の効果】以上説明した様に、本発明によれば、透
明導電性膜に電界を利用して水素イオンを打ち込む事
で、安全且つ望む通りの濃度で膜中に水素を導入する事
ができる。その結果、エッチング性が向上し且つ残渣の
発生しにくい透明導電性膜を得る事ができる。さらに、
膜面内でエッチングすべき領域に対して選択的に水素を
打ち込む事により、非選択領域との間でエッチング速度
に大きな差が生じる為、エッチング後サイドエッチの少
ないシャープなパターンを形成する事が可能である。さ
らに、エッチング時間が短縮化される事により、下地へ
のエッチング液の滲み込みが減少し、信頼性に優れたプ
ロセスを構成する事ができる。
【図面の簡単な説明】
【図1】本発明にかかる透明導電性膜およびそのパター
ン形成方法を示す模式図である。
【図2】従来のパターン形成方法を示す模式図である。
【図3】本発明にかかるパターン形成方法の一実施例を
示す工程図である。
【図4】本発明におけるエッチング時間とサイドエッチ
量との関係を示すグラフである。
【図5】従来におけるエッチング時間とサイドエッチ量
との関係を示すグラフである。
【図6】本発明の一応用例を示す斜視図である。
【図7】本発明にかかるパターン形成方法に用いられる
イオンドーピング装置の一例を示す模式図である。
【符号の説明】
1…透明導電性膜,2…基体,3…マスク

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 有機又は無機の基体上に成膜された透明
    導電性膜であって、成膜後電界を利用して打ち込まれた
    水素イオンを含有している事を特徴とする透明導電性
    膜。
  2. 【請求項2】 該水素イオンの含有濃度が1×1016
    cm3 以上で1×1023/cm3 以下の範囲に設定されてい
    る事を特徴とする請求項1記載の透明導電性膜。
  3. 【請求項3】 有機又は無機の基体上もしくは薄膜上に
    透明導電性膜を成膜する工程と、 所定のパターンに従って該透明導電性膜の上にマスクを
    形成する工程と、 該マスクを介して水素イオンを該透明導電性膜に選択的
    に打ち込む工程と、 該水素イオンが打ち込まれた領域のみをエッチングで除
    去する工程とを行なう透明導電性膜のパターン形成方
    法。
  4. 【請求項4】 エッチングを行なった後、残った透明導
    電性膜を加熱処理する工程を含む請求項3記載の透明導
    電性膜のパターン形成方法。
  5. 【請求項5】 透明な絶縁基板の上に画素電極駆動用の
    薄膜トランジスタを形成する工程と、 該薄膜トランジスタを少くとも一層の透明な絶縁膜で被
    膜する工程と、 該薄膜トランジスタに通じるコンタクトホールを該絶縁
    膜に開口した後、該絶縁膜の上に透明導電性膜を成膜す
    る工程と、 画素電極のパターンに従って該透明導電性膜の上にマス
    クを形成する工程と、 該マスクを介して水素イオンを該透明導電性膜に打ち込
    む工程と、 該水素イオンが打ち込まれた領域のみをエッチングで除
    去して該透明導電性膜を画素電極に加工する工程とを行
    なうアクティブマトリクス表示用半導体装置の製造方
    法。
JP8467296A 1996-03-13 1996-03-13 透明導電性膜およびそのパターン形成方法 Pending JPH09246210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8467296A JPH09246210A (ja) 1996-03-13 1996-03-13 透明導電性膜およびそのパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8467296A JPH09246210A (ja) 1996-03-13 1996-03-13 透明導電性膜およびそのパターン形成方法

Publications (1)

Publication Number Publication Date
JPH09246210A true JPH09246210A (ja) 1997-09-19

Family

ID=13837210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8467296A Pending JPH09246210A (ja) 1996-03-13 1996-03-13 透明導電性膜およびそのパターン形成方法

Country Status (1)

Country Link
JP (1) JPH09246210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012657B2 (en) 2002-10-25 2006-03-14 Nec Lcd Technologies, Ltd. Method of fabricating liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012657B2 (en) 2002-10-25 2006-03-14 Nec Lcd Technologies, Ltd. Method of fabricating liquid crystal display device
US7046314B2 (en) 2002-10-25 2006-05-16 Nec Lcd Technologies Ltd. Method of fabricating liquid crystal display device
US7110058B2 (en) 2002-10-25 2006-09-19 Nec Lcd Technologies Method of fabricating liquid crystal display device

Similar Documents

Publication Publication Date Title
KR100283350B1 (ko) Mis 박막 반도체 디바이스
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
KR101316634B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP3217586B2 (ja) 陽極酸化装置及び陽極酸化方法
JPH09197435A (ja) 液晶表示装置、及びその製造方法
CN106653697A (zh) 阵列基板及其制造方法和显示面板
JPH09129895A (ja) 薄膜トランジスタの製造方法
JPS63194326A (ja) 半導体装置の製造方法
US5963826A (en) Method of forming contact hole and multilayered lines structure
KR20080033589A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
US6140164A (en) Method of manufacturing a semiconductor device
JP3160336B2 (ja) 半導体装置の製造方法
JPH09246210A (ja) 透明導電性膜およびそのパターン形成方法
JP3486421B2 (ja) 薄膜半導体装置の製造方法
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
JPH05190508A (ja) 薄膜のエッチング方法および積層薄膜のエッチング方法
JP3510973B2 (ja) 薄膜半導体装置の製造方法
JP3084159B2 (ja) 薄膜トランジスタの製造方法
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
TWI247049B (en) Method for etching aluminum or aluminum alloy
JPH11258630A (ja) カラー液晶表示装置の製造方法
TWI230461B (en) Method for manufacturing thin film transistor panel
JP3054584B2 (ja) ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法
JPH0661198A (ja) 薄膜素子の製造方法