JPH09232612A - 非単結晶半導体薄膜の形成装置および方法 - Google Patents

非単結晶半導体薄膜の形成装置および方法

Info

Publication number
JPH09232612A
JPH09232612A JP8063743A JP6374396A JPH09232612A JP H09232612 A JPH09232612 A JP H09232612A JP 8063743 A JP8063743 A JP 8063743A JP 6374396 A JP6374396 A JP 6374396A JP H09232612 A JPH09232612 A JP H09232612A
Authority
JP
Japan
Prior art keywords
thin film
electrode
semiconductor thin
crystal semiconductor
shaped member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8063743A
Other languages
English (en)
Other versions
JP3679494B2 (ja
Inventor
Yuzo Koda
勇蔵 幸田
Sunao Yoshisato
直 芳里
Akira Sakai
明 酒井
Shotaro Okabe
正太郎 岡部
Takahiro Yajima
孝博 矢島
Tomonori Nishimoto
智紀 西元
Masahiro Kanai
正博 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP06374396A priority Critical patent/JP3679494B2/ja
Publication of JPH09232612A publication Critical patent/JPH09232612A/ja
Application granted granted Critical
Publication of JP3679494B2 publication Critical patent/JP3679494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Plasma Technology (AREA)

Abstract

(57)【要約】 (修正有) 【課題】連続して移動する帯状部材上に、大きな堆積速
度で、大面積にわたって高い光電変換効率を有し、高品
質で、再現性が高く欠陥の少ない非単結晶半導体薄膜の
形成装置および方法を提供する。 【解決手段】本発明は、帯状部材に、材料ガスをプラズ
マ放電によって分解し、非単結晶半導体薄膜を形成する
装置または方法において、放電空間内のカソード電極で
ある高周波電力印加電極の一部にしきり状電極を形成す
ることによって、該カソード電極の放電空間における表
面積を前記帯状部材の表面積を含むアノード電極である
接地電極全体の放電空間における表面積よりも大きい表
面積に構成し、グロー放電生起時における前記カソード
電極の自己バイアスとしての電位を前記アノード電極に
対して+30V以上の正電位として、該正電位を前記し
きり状電極により放電空間を介し前記帯状部材上にバイ
アス印加し非単結晶半導体薄膜を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は非単結晶半導体薄膜
の形成装置および方法に係り、特に、太陽電池等の光起
電力素子を連続的に作成する装置および方法、例えば、
アモルファスシリコンやアモルファスシリコン合金を用
いた太陽電池等の光起電力素子を大量生産する装置に関
するものである。
【0002】
【従来の技術】基板上に光起電力素子等に用いる半導体
機能性堆積膜を連続的に形成する方法として、各種半導
体層を形成するための独立した成膜室を設け、これらの
各成膜室はゲートバルブを介したロードロック方式にて
連結され、基板を各成膜室へ順次移動して各種半導体層
を形成する方法が知られている。量産性を著しく向上さ
せる方法としては、米国特許第4,400,409号明
細書には、ロール・ツー・ロール(Roll to R
oll)方式を採用した連続プラズマCVD法が開示さ
れている。この方法によれば、長尺の帯状部材を基板と
して、複数のグロー放電領域において必要とされる導電
型の半導体層を堆積形成しつつ、基板をその長手方向に
連続的に搬送することによって、半導体接合を有する素
子を連続形成することができるとされている。
【0003】
【発明が解決しようとする課題】しかしながら、数百メ
ートルにもおよぶ帯状基板上に半導体層を形成するには
数時間におよぶ成膜時間を要し、均一で再現性が良い放
電状態を維持制御し半導体層を形成する必要がある。長
尺の帯状部基板の始端から終端までの全体にわたって、
さらに高品位で均一な半導体堆積膜を連続的にかつ収率
良く形成する手法が必要である。さらに、光起電力素子
のp型半導体層またはn型半導体層については、例えば
アモルファスシリコン等の薄膜半導体を用いる場合、そ
れぞれジボラン(B2H6)ホスフィン(PH3)等のド
ーパントとなる元素を含む原料ガスを主原料ガスである
シラン等に混合してグロー放電分解することにより所望
の導電型を有する半導体膜が得られるわけだが、とりわ
け、p型半導体層またはn型半導体層を非単結晶薄膜で
あるマイクロクリスタルシリコン薄膜で実現するために
は、本質的に膜形成条件依存性が非常に大きく膜形成条
件の少しのふれ(ずれ)に対して非常に敏感であること
から、なんらかの原因でマイクロクリスタルシリコンの
形成最適条件からはずれると、たちまちアモルファスな
シリコン薄膜になってしまうという物性的な特徴があ
る。これは、アモルファスなシリコンの形成最適条件と
マイクロクリスタルシリコンの形成最適条件との境目が
急峻(クリティカル)に変化するためである。マイクロ
クリスタルなp型半導体層またはn型半導体層を形成す
るための従来技術としては、材料ガスとなるシラン(S
iH4)等にドーパントとしてジボラン(B2H6)、ホ
スフィン(PH3)等を混合し、さらに水素(H2)で大
量希釈(10倍ないし100倍以上)することや、高周
波電力を高く投入することなどが行われていたが、これ
とて十分とは言えない方法であった。また、これらの方
法は、ガスを大量に消費することや電力を大量に消費す
ることになるため、コストダウンという観点から見ると
非常に不利な方法でもあった。
【0004】さらに、従来技術の典型的な放電容器内構
造では、基板を含む接地されたアノード電極全体の面積
は、カソード電極の面積に比べて非常に大きくなってい
る場合が多く、そのようなカソード電極では、投入され
る高周波電力のほとんどはカソード電極近傍で消費され
てしまう結果、カソード電極近傍というある限られた部
分のみにおいて材料ガスの励起、分解反応が活発とな
り、薄膜形成レートは高周波電力投入側すなわちカソー
ド電極近傍でのみ大きくなってしまい、たとえ高周波電
力を大きく投入していったとしても、アノード電極であ
る基板側への高周波電力は十分に大きく投入されること
はなく、所望のとおりの高い堆積速度でもってマイクロ
クリスタルな半導体薄膜を形成することが困難であり、
ましてや良質なマイクロクリスタルな半導体薄膜を得る
ことは誠に困難なことであった。
【0005】さらに、従来技術の典型的な放電容器内構
造、すなわち基板を含む接地されたアノード電極全体の
面積がカソード電極の面積に比べて非常に大きな構造の
放電容器において、直流(DC)電源等を用いてカソー
ド電極へ正の電位(バイアス)を印加する手法も行われ
てはいるが、このような系では直流電源という2次的な
手段を用いている結果、プラズマ放電に直流電流が流れ
てしまう系であるが故に、直流電圧バイアスを大きくし
ていくとスパーク等の異常放電が起こってしまい、これ
を抑制し安定な放電を維持することが非常に困難であっ
た。したがって、プラズマ放電に直流電圧を印加するこ
との効果が有効かどうか不鮮明であった。これは直流電
圧と直流電流とを分離できていない系であることに起因
する。すなわち、プラズマ放電に対して効果的に直流電
圧だけを印加する手段が望まれていた。また、光起電力
素子のp型半導体層やn型半導体層は、素子特性の観点
からその層厚が高々数百オングストロームと非常に薄く
設定される場合が多く、とりわけ積層型光起電力素子の
形成時には、その層厚の均一性、膜の密着性、ドーパン
トのドーピング効率、特性の均一性、再現性が素子の特
性に影響するだけでなく、素子の歩留にも大きく影響す
るものである。このようなことから、空間的にも時間的
にも均一でかつ再現性よくマイクロクリスタルシリコン
薄膜を得るためには、長時間にわたってなお一層の放電
安定性を向上させ、再現性を向上させ、均一性を向上さ
せた形成方法および装置が要求される。さらに装置のス
ループットを向上させ、コストダウンを測ろうとする場
合、半導体薄膜の品質を維持したまま、堆積速度を大き
くすることが可能である形成方法および装置が要求され
る。さらに、p型半導体層またはn型半導体層の基本特
性は、電気的、光学的に光起電力素子の特性を大きく左
右し、特に積層型光起電力素子においては、極めて良好
なpn接合が必要とされるため、ドーピング効率が良く
より高品位なp型半導体層またはn型半導体層を再現性
よく均一にかつ連続的に形成し得るための方法および装
置が要求される。
【0006】そこで、本発明は、上記従来のものにおけ
る課題を解決し、連続して移動する帯状部材上に、大き
な堆積速度で、大面積にわたって高い光電変換効率を有
し、高品質で均一性の優れた、再現性が高く欠陥の少な
い非単結晶半導体薄膜、とりわけ太陽電池等の光起電力
素子を大量に連続的に作成する薄膜形成装置および方法
を提供することを目的としている。
【0007】
【課題を解決するための手段】本発明は、上記課題を解
決するため、非単結晶半導体薄膜の形成装置および方法
を、つぎのように構成したものである。すなわち、本発
明の薄膜の形成装置は、放電空間を有する反応容器を備
え、帯状部材を長手方向に連続的に移動させ、前記反応
容器の放電空間へ材料ガスを導入し、高周波電力を印加
して該材料ガスをプラズマ放電によって分解し、前記移
動する帯状部材上に大きな堆積速度でp型またはn型の
非単結晶半導体薄膜を形成する薄膜形成装置において、
前記放電空間に設置されたカソード電極である高周波電
力印加電極の一部にしきり状電極を形成することによっ
て、該カソード電極の放電空間における表面積を前記帯
状部材の表面積を含むアノード電極である接地電極全体
の放電空間における表面積よりも大きい表面積に構成す
ると共に、グロー放電生起時における前記カソード電極
の自己バイアスとしての電位を前記アノード電極に対し
て+30V以上の正電位に維持させ、該正電位を前記し
きり状電極により放電空間を介して前記帯状部材上にバ
イアス印加するようにしたことを特徴としている。本発
明の上記薄膜の形成装置は、前記しきり状電極は帯状部
材の搬送方向に平行にまたは垂直に所定の間隔で複数設
けた構成を採り、その形状としてフィン状またはブロッ
ク状とすることができる。そして、このしきり状電極
は、該しきり状電極の相隣り合う間隔を、放電を生起維
持するに充分な間隔とし、その相隣り合う間隔は、2c
m以上10cm以下とすることが好ましい。また、その
しきり状電極は、その先端部が帯状部材との間で材料ガ
スの通る隙間を隔てて、該帯状部材に近接配置し、その
帯状部材との最近接距離は、5cm以下で、しかも互い
に物理的に接触することがない距離とすることが好まし
い。また、このしきり状電極には、材料ガスが通過する
複数の通気孔を形成してもよく、また、本発明において
はこの材料ガスは、放電空間を帯状部材の搬送方向とは
反対方向に流れるように構成することができる。また、
本発明においては、その堆積速度を1オングストローム
毎秒以上で非単結晶半導体薄膜、特に、p型またはn型
の非単結晶半導体薄膜を形成することができる。本発明
において、カソード電極の材料としては、ステンレスお
よびその合金、アルミニウムおよびその合金等が考えら
れるが、その他に、導電性性質をもった材質であれば特
にこれらに限った材質である必要はない。アノード電極
材料に関しても同様である。さらに、本発明の薄膜の形
成方法は、帯状部材を長手方向に連続的に移動させ、反
応容器の放電空間へ材料ガスを導入し、高周波電力を印
加して該材料ガスをプラズマ放電によって分解し、前記
移動する帯状部材上に大きな堆積速度でp型またはn型
の非単結晶半導体薄膜を形成する薄膜形成方法におい
て、前記放電空間内のカソード電極である高周波電力印
加電極の一部にしきり状電極を形成することによって、
該カソード電極の放電空間における表面積を前記帯状部
材の表面積を含むアノード電極である接地電極全体の放
電空間における表面積よりも大きい表面積に構成し、グ
ロー放電生起時における前記カソード電極の自己バイア
スとしての電位を前記アノード電極に対して+30以上
の正電位として、該正電位を前記しきり状電極により放
電空間を介し前記帯状部材上にバイアス印加し非単結晶
半導体薄膜を形成するとを特徴としている。
【0008】
【発明の実施の形態】本発明は、本発明者らの上記した
本発明の目的を達成すべく鋭意研究を重ねた結果、完成
に至ったものであり、上記の構成により、数百メートル
にもおよぶ帯状部材に半導体層を形成するといった長時
間におよぶ成膜時間全体にわたって、均一で再現性が良
い放電状態を維持制御し半導体層を形成することが可能
となり、長尺の帯状部材の始端から終端までの全体にわ
たって、高品位で均一な半導体堆積膜を連続的にかつ収
率良く形成可能となる。また、本発明の装置を用いるこ
とは、光起電力素子のp型半導体層またはn型半導体層
をマイクロクリスタルシリコン薄膜で実現する際には特
に有効であり、長時間にわたって放電安定性を向上さ
せ、再現性を向上させ、均一性を向上させ、空間的にも
時間的にも均一でかつ再現性よくマイクロクリスタルシ
リコン薄膜の形成が実現可能となる。また、本発明の装
置を用いることは、特に積層型光起電力素子において、
極めて良好なpn接合を実現させることができ、より高
品位な光起電力素子を再現性よく均一にかつ連続的に形
成し得ることが可能となる。また、本発明の装置を用い
ることは、特にp型半導体層またはn型半導体層をマイ
クロクリスタルシリコン薄膜で形成する場合に、高品位
な該薄膜層を比較的高い堆積速度で実現することが可能
となり、装置のスループットを大幅に向上させることが
可能となる。
【0009】本発明においては、従来の技術において欠
点であるところのカソード電極近傍というある限られた
部分のみにおいて材料ガスの励起、分解反応が促進され
ることなく、放電空間全体、どちらかといえば帯状部材
を含むアノード電極側において上述の材料ガスの励起、
分解反応を促進し、比較的高い堆積速度をもってして、
該帯状部材上へ効率よく薄膜を堆積さることができる。
すなわち、カソードヘ投入される高周波電力量をうまく
調整し、投入される高周波電力より有効に利用して放電
空間内に導入される材料ガスを効率的に励起、分解し、
しかも高品位な非単結晶半導体薄膜を該帯状部材上へ均
一で再現性よく比較的高い堆積速度でもって形成するこ
とが可能となる。
【0010】本発明は、上記したとおり、グロー放電空
間に設置された高周波電力印加カソード電極の放電に接
する空間における表面積が、帯状部材を含む接地された
電極全体(アノード電極)の放電空間における表面積よ
りも大きくし、さらにグロー放電を生起しi型半導体薄
膜形成時のカソード電極の電位(自己バイアス)を、投
入する高周波電力を調整することを併用することによっ
て、+30V以上に維持した状態にて、p型またはn型
半導体薄膜を堆積することを特徴とするものであるが、
さらに、前記しきり状電極を前記帯状部材の搬送方向に
複数設置し、前記しきり状電極各々の間隔は隣り合う前
記しきり状電極の間における放電が生起維持するに充分
な間隔を有することにより、カソード電極には比較的大
きな正電位をセルフバイアスにて生起維持することが可
能となる。このことは、別途設けた直流(DC)電源等
を用いたバイアス印加方法等とは異なり、スパーク等に
よる異常放電の発生を抑制することができる結果、放電
を安定して生起維持することが可能となり、なおかつ、
正の自己バイアスが生起されたカソード電極の一部、す
なわちしきり状電極の先端部が前記帯状部材に対して比
較的近接していることから、生起された比較的大きな正
電位を前記帯状部材状の堆積膜に対して、放電空間を介
して効率良く安定してバイアス印加することが可能とな
る。これは、従来型の典型であるカソード電極面積がア
ノード(接地)電極面積に対して小さい平行平板型のカ
ソード電極構造において、例えば単にカソード/基板間
距離を短くする方法や直流電源を併用して直流電圧をカ
ソードヘ印加する方法等とは明らかに異なるセルフバイ
アス電位であり、直流バイアス印加効果である。
【0011】本発明の装置においては、n型非単結晶半
導体薄膜またはp型非単結晶半導体薄膜を上述の装置に
て形成することを特徴とし、カソード電極が正電位に維
持されることにより、帯状部材状の堆積膜に対して正電
荷をもつイオンを照射する方向にバイアス印加されるた
め、プラズマ放電内に存在するイオンが帯状部材の方向
へより効率よく加速されいわゆるイオンボンバートメン
トによって堆積膜表面に効果的にエネルギーを与える結
果、比較的高い堆積速度においても膜の構造緩和が促進
され、ドーパントのドーピング効率が向上し、膜の良質
化、緻密化が向上し、低抵抗なマイクロクリスタルな半
導体薄膜を比較的容易に得ることができる。n型非単結
晶半導体薄膜またはp型非単結晶半導体薄膜の形成に際
しては、上述のカソード電極電位の値は形成する薄膜の
特性を大きく左右し、良質なp型もしくはn型のマイク
ロクリスタルな半導体層を比較的高い堆積速度にて均一
性よくかつ再現性よく実現するために、上述の通りカソ
ード電極の電位を+30V以上、望ましくは+100V
以上、さらに望ましくは+150V以上に維持した状態
で薄膜を堆積することが好ましい。
【0012】また、本発明においては、放電空間に導入
する材料ガスの流れる方向を、帯状部材の搬送方向とは
反対の方向へ流れるようにすることにより、n型層やp
型層の膜質を向上させることができる。すなわち、光起
電力素子におけるn型層やp型層の堆積について考える
と、堆積用真空容器の出口付近、すなわち材料ガス流の
上手側では材料ガスであるSiH4、H2、ドーピングガ
スを各マスフローコントローラにて調整した流量比に近
い混合ガスでの放電となり、一方堆積用真空容器の入口
付近、すなわち材料ガス流の下手側では比較的SiH4
ガスやドーピングガスの分圧が小さくH2分圧の大きな
放電となり、どちらかと言うとH2プラズマ放電に近い
放電となる。このことは、n型層やp型層を形成する場
合、膜の形成初期ではH2プラズマ効果がより強く下地
のクリーニング等の効果があり、膜の形成後半では材料
ガス流量によって決まる所望のn型層やp型層を形成で
きるという効果があり、n型層やp型層単体での膜質が
向上するとともに光起電力素子の特性という観点からも
非常に効果的である。
【0013】
【実施例】以下、本発明の光起電力素子を連続的に製造
する方法の装置例および実施例を示すが、本発明はこれ
らによって何ら限定されるものではない。
【0014】<装置例1>図1は、本発明の放電容器内
の特徴を示した模式的断面図である。図2で示したカソ
ード電極例と同様の構造をもつカソード電極1002
が、接地(アノード)電極1004上に絶縁ガイシ10
09によって電気的に絶縁されて設置され、該カソード
電極上を導電性帯状部材1000が不図示の複数のマグ
ネットローラで支えられ、下に位置するカソード電極お
よび上に位置するランプヒーター1005に物理的に接
することなく矢印で示される方向へ移動するような構造
である。材料ガスはガス導入管1007から導入され、
帯状部材とカソード電極の間を通り排気口1006から
不図示の真空ポンプによって排気される。カソード電極
およびアノード電極材料としては、SUS316を用い
た。カソード電極に不図示の高周波電源から高周波を印
加し、生起されるグロー放電の放電領域は、カソード電
極の一部であるところの複数接地されたしきり状電極1
003どうしのすきまおよび帯状部材とカソード電極と
の間の空間であり、上部の該導電性帯状部材で閉じ込め
られた領域となる。
【0015】このような構造の放電容器を用いた場合、
カソード電極の面積の帯状部材を含む接地されたアノー
ド電極の面積に対する比率は、明らかに1よりも大きな
ものとなる。さらに、帯状部材1000とカソード電極
の一部であるフィン状もしくはブロック状形状をしたし
きり状電極1003との最近接距離(図中L1)が5c
m以下の範囲内とするのが効果的である。さらに、複数
設置されたしきり状電極1003どうしの間隔は放電が
生起維持するに充分な間隔を有し、その適度な間隔(図
中L2)が、3cm以上10cm以下の範囲内とするの
が効果的である。一方、従来型カソード電極の一般的な
模式図を図5に示す。この図から明らかなように、放電
空間に接するカソード電極2002の表面積は、同じく
放電空間に接する導電性帯状部材2000を含む接地さ
れたアノード電極2004全体の表面積に比べて小さい
構造となる。すなわち、カソード電極の面積の帯状部材
を含む接地されたアノード電極の面積に対する比率は、
明らかに1よりも小さなものとなる。
【0016】本発明のカソード電極の形状は、これに限
定されるものではなく、他の例をいくつか示す。図3−
a、図3−b、図3−c、図4−a、図4−bに、本発
明の装置および方法に用いたカソード電極形状の模式図
の例を示す。いずれの場合においても、カソード電極材
料としては、SUS316を用いた。図3−aは、帯状
部材の搬送方向に対して直角方向にしきり状電極を複数
設けた構造の一例である。しきり状電極上には材料ガス
が通過できるような複数の通気孔1010を設けた構造
である。この通気孔は、材料ガスが通過できる大きさを
有し、かつカソード電極としての機能を損なわない構造
であればよく、例えば、図3−bに示すような構造例で
あってもよい。図3−cでは、帯状部材の搬送方向に対
して平行方向にしきり状電極を複数設けた構造の一例で
ある。
【0017】図4−aは、帯状部材の搬送方向に対して
直角方向に複数設けたしきり状電極の断面形状を非矩形
型にした例である。しきり状電極の断面は矩形に限らた
ものである必要はなく、しかもこの例では直線的な辺で
構成された非矩形型を示した例であるが、不図示ではあ
るが曲線的な辺で構成された形状であっても構わない。
要はカソード電極の表面積がアノード電極の表面積より
も大きくなるような形状であれば良い。図4−bは、図
3−cにおけるしきり状電極を非矩形型にした例であ
る。図4−aの例と同様に、しきり状電極の断面は曲線
的な辺で構成された非矩形型形状であっても構わない。
【0018】[実施例1]実施例1においては、図1に
示したような形状でもち、帯状部材とカソード電極の一
部であるしきり状電極との最近接距離(図中L1)が2
cmとし、さらに、複数設置されたしきり状電極どうし
の間隔(図中L2)が6cmとし、導電性帯状部材を含
む接地されたアノード面積全体に対するカソード面積の
比率を2.9倍としたカソード電極構造をもつ形成容器
を製作し、図6に示すようなロール・ツー・ロール(R
oll to Roll)方式を採用した連続プラズマ
CVD法における第1の導電型層形成容器および第2の
導電型層形成容器に上述の形成容器を設置し、シングル
型光起電力素子を製作した。以下に具体的な製作例を述
べる。図6に、本発明の作製方法を用いたシングル型光
起電力素子の製造装置例の簡略化した模式図を示す。該
製造装置例は、帯状部材101の送り出し及び巻き取り
用の真空容器301及び302、第1の導電型層作製用
真空容器601、i型層作製用真空容器100、第2の
導電型層作製用真空容器602をガスゲートを介して接
続した装置から構成されている。真空容器601内のカ
ソード電極603および、真空容器602内のカソード
電極604の構造を、上述のようなカソード電極構造と
した。図6に示す製造装置を用い、第1表に示す作製条
件で、下部電極上に、第1の導電型層、i型層、第2の
導電型層を以下に示すような作製手順により、シングル
型光起電力素子を連続的に作製した(素子−実1)。
【0019】まず、基板送り出し機構を有する真空容器
301に、十分に脱脂、洗浄を行い、下部電極として、
スパッタリング法により、銀薄膜を100nm、ZnO
薄膜をlμm蒸着してあるSUS430BA製帯状部材
101(幅120mm×長さ200×厚さ0.13m
m)の巻きつけられたボビン303をセットし、該帯状
部材101をガスゲート、各非単結晶層作製用真空容器
を介して、帯状部材巻き取り機構を有する真空容器30
2まで通し、たるみのない程度に張力調整を行った。そ
こで、各真空容器301、601、100、602、3
02を不図示の真空ポンプで1×10-4Torr以下ま
で真空引きした。次に、ガスゲートにゲートガス導入管
131n、131、132、131pよりゲートガスと
してH2を各々700sccm流し、ランプヒータ12
4n、124、124pにより、帯状部材101を、各
々350℃、350℃、250℃に加熱した。そして、
ガス導入管605より、SiH4ガスを40sccm、
PH3ガス(2%H2希釈品)を50sccm、H2ガス
を200sccm、ガス導入管104a、104b、1
04cより、SiH4ガスを各100sccm、H2ガス
を各500sccm、ガス導入管606より、SiH4
ガスを10sccm、BF3ガス(2%H2希釈品)を1
00sccm、H2ガスを500sccm導入した。真
空容器301内の圧力が、圧力計314で1.0Tor
rになるようにコンダクタンスバルブ307で調整し
た。真空容器601内の圧力が、不図示の圧力計で1.
5Torrになるように不図示のコンダクタンスバルブ
で調整した。真空容器100内の圧力が、不図示の圧力
計で1.8Torrになるように不図示のコンダクタン
スバルブで調整した。真空容器602内の圧力が、不図
示の圧力計で1.6Torrになるように不図示のコン
ダクタンスバルブで調整した。真空容器302内の圧力
が、圧力計315で1.0Torrになるようにコンダ
クタンスバルブ308で調整した。その後、カソード電
極603に、RF電力を500W導入し、カソード電極
107に、RF電力を200W導入し、カソード電極6
04に、RF電力を600W導入した。次に、帯状部材
101を図中の矢印の方向に搬送させ、帯状部材上に第
1の導電型層、i型層、第2の導電型層を作製した。次
に、第2の導電型層上に、透明電極として、ITO(I
n2O3+SnO2)を真空蒸着にて80nm蒸着し、さ
らに集電電極として、Alを真空蒸着にて2μm蒸着
し、光起電力素子を作成した(素子−実1)。
【0020】以上の、光起電力素子の作成条件を表1に
示す。また、素子の概念図を図7に示す。
【0021】
【表1】 (比較例1)比較例1においては、真空容器601内の
カソード電極603および、真空容器602内のカソー
ド電極604の構造を、図5で示したカソード電極構造
としたこと(この場合、導電性帯状部材を含む接地され
たアノード面積全体に対するカソード面積の比率は0.
6倍)、および表2に示すような作製条件にしたこと以
外は実施例1と同様の手順によりシングル型光起電力素
子を作製した(素子−比1)。
【0022】
【表2】 実施例1(素子−実1)および比較例1(素子−比1)
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。電流電圧特性は、10mおきに
5cm角の面積で切出し、AM−1.5(100mW/
cm2)光照射下に設置し、光電変換効率を測定し、評
価した。その結果を表3に示す。各値は、素子−比1の
各特性を1.00とした場合の任意値である。素子−実
1では、素子−比1に比べ全体的に各特性が向上し、特
に開放電圧の向上が認められた結果、変換効率が1.0
5倍に向上した。
【0023】
【表3】 表3に示すように、比較例1(素子−比1)の光起電力
素子に対して、実施例1(素子−実1)の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。
【0024】特性均一性は、実施例1(素子−実1)、
比較例1(素子−比1)で作成した帯状部材上の光起電
力素子を、10mおきに5cm角の面積で切出し、AM
−1.5(100mW/cm2)光照射下に設置し、光
電変換効率を測定して、その光電変換効率のバラツキを
評価した。比較例1(素子−比1)の光起電力素子を基
準にして、バラツキの大きさの逆数を求めた特性評価の
結果を表4に示す。歩留は、実施例1(素子−実1)、
比較例1(素子−比1)で作成した帯状部材上の光起電
力素子を、10mおきに5cm角の面積で切出し、その
暗状態でのシャント抵抗を測定し、抵抗値が1×103
オーム・cm2以上のものを良品としてカウントし、全
数中の比率を百分率で表し、評価した。このようにして
求めた、実施例1(素子−実1)および比較例1(素子
−比1)の光起電力素子の歩留を求めた結果を表4に示
す。
【0025】
【表4】 表4に示すように、比較例1(素子−比1)の光起電力
素子に対して、実施例1(素子−実1)の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したシングル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。
【0026】[実施例2]実施例2においては、図1に
示したような形状でもち、帯状部材とカソード電極の一
部であるしきり状電極との最近接距離(図中L1)が2
cmとし、さらに、複数設置されたしきり状電極どうし
の間隔(図中L2)が6cmとし、導電性帯状部材を含
む接地されたアノード面積全体に対するカソード面積の
比率を2.9倍としたカソード電極をもつ形成容器を製
作した。図6に示すようなロール・ツー・ロール(Ro
ll to Roll)方式を採用した連続プラズマC
VD法において、不図示ではあるが、第1の導電型層作
製用真空容器601、i型層作製用真空容器100、第
2の導電型層作製用真空容器602をガスゲートを介し
て接続した装置をワンセットとして、これをさらに2セ
ット増設し、計3セット繰り返して直列に配置した恰好
の装置を製作し、しかもその中で、全ての第1の導電型
層形成容器および第2の導電型層形成容器に、上述の形
成容器を設置し、トリプル型光起電力素子を製作した。
不図示のこの装置を使って、表5に示す作製条件で、下
部電極上に、第1の導電型層、第1のi型層、第2の導
電型層、第1の導電型層、第2のi型層、第2の導電型
層、第1の導電型層、第3のi型層、第2の導電型層を
順次積み重ねて堆積し、実施例1と同様の作製手順によ
って、トリプル型光起電力素子を連続的に作製した(素
子−実2)。以上の、光起電力素子の作成条件を表5に
示す。また、作製した素子の概念図を図8に示す。
【0027】
【表5】 (比較例2)比較例2においては、第1の導電型層のカ
ソード電極および、第2の導電型層のカソード電極の構
造を、図5で示したカソード電極構造としたこと(この
場合、導電性帯状部材を含む接地されたアノード面積全
体に対するカソード面積の比率は0.6倍)、および表
6に示すような作製条件にしたこと以外は実施例1と同
様の手順によりトリプル型光起電力素子を作製した(素
子−比2)。
【0028】
【表6】 実施例2(素子−実2)および比較例2(素子−比2)
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。
【0029】電流電圧特性は、10mおきに5cm角の
面積で切出し、AM−1.5(100mW/cm2)光
照射下に設置し、光電変換効率を測定し、評価した。そ
の結果を表7に示す。各値は、素子−比2の各特性を
1.00とした場合の任意値である。素子−実2では、
素子−比2に比べ全体的に各特性が向上し、特に開放電
圧の向上が認められた結果、変換効率が1.04倍に向
上した。
【0030】
【表7】 表7に示すように、比較例2(素子−比2)の光起電力
素子に対して、実施例2(素子−実2)の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例2(素子−実2)、比較例2(素子−比2)で作
成した帯状部材上の光起電力素子を、10mおきに5c
m角の面積で切出し、AM−1.5(100mW/cm
2)光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例2(素子−
比2)の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表8に示す。歩留は、
実施例2(素子−実2)、比較例2(素子−比2)で作
成した帯状部材上の光起電力素子を、10mおきに5c
m角の面積で切出し、その暗状態でのシャント抵抗を測
定し、抵抗値が1×103オーム・cm2以上のものを良
品としてカウントし、全数中の比率を百分率で表し、評
価した。このようにして求めた、実施例2(素子−実
2)および比較例2(素子−比2)の光起電力素子の歩
留を求めた結果を表8に示す。
【0031】
【表8】 表8に示すように、比較例2(素子−比2)の光起電力
素子に対して、実施例2(素子−実2)の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したトリプル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。
【0032】<装置例2>図1に示したような形状のカ
ソード電極において、帯状部材の搬送方向に対して垂直
方向に複数設けたカソード電極の一部であるしきり状電
極どうしの間隔(L2)を5cm一定とし、しきり状電
極と帯状部材との最近接距離(L1)が各々0.5c
m、1cm、3cm、5cm、6cmであるカソード電
極を各々製作した(5種類)。その中のうちの1種のカ
ソード電極を、第2の導電層の真空容器内に設置し、図
5に示すようなロール・ツー・ロール(Roll to
Roll)方式を採用した連続プラズマCVD法にお
けるp層形成容器として設置し、シングル型光起電力素
子を製作した。さらに、この後、他の4種類の異なった
構造のカソード電極を取り替えることによって、同様に
してシングル型光起電力素子を製作することを繰り返し
た。すなわち、第2の導電層のカソード電極のしきり状
電極と帯状部材との間隔を変化させた場合の実験を行っ
た。真空容器602内のカソード電極604の構造を、
上述の通りのカソード電極構造としたこと、および表9
に示すような作製条件にしたこと以外は実施例1と同様
の手順によりシングル型光起電力素子を作製した(素子
−装21〜25)。装置例2(素子−装21〜25)で
作成した光起電力素子の変換効率、特性均一性および歩
留の評価を行なった。比較として、従来法で作成した場
合の光起電力素子例である比較例1(素子−比1)の特
性を用いた。
【0033】
【表9】 電流電圧特性は、10mおきに5cm角の面積で切出
し、AM−1.5(100mW/cm2)光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
10に示す。各値は、素子−比1の各特性を1.00と
した場合の任意値である。素子−装21〜25では、素
子−比1に比べ全体的に各特性が向上し、特に素子−装
22〜24、すなわちL1が5cm以下の範囲において
特性が1.03〜1.05倍と向上し、とりわけL1が
1cm以下の範囲にて著しく向上していることが分る。
【0034】
【表10】 表10に示すように、比較例1(素子−比1)の光起電
力素子に対して、装置例2(素子−装21〜25)の光
起電力素子は、変換効率において優れており、特に、し
きり状電極と帯状部材との最近接距離(L1)が5cm
以下、望ましくは1cm以下の範囲内における条件下で
作製するといった本発明の作製方法により作製した光起
電力素子が、優れた特性を有することが判明し、本発明
の効果が実証された。
【0035】<装置例3>図1に示したような形状のカ
ソード電極において、帯状部材の搬送方向に対して垂直
方向に複数設けたカソード電極の一部であるしきり状電
極と帯状部材との最近接距離(L1)を1cm一定と
し、しきり状電極どうしの間隔(L2)が各々1cm、
2cm、4cm、7cm、10cm、12cmであるカ
ソード電極を各々製作した(6種類)。その中のうちの
1種のカソード電極を、第2の導電層の真空容器内に設
置し、図5に示すようなロール・ツー・ロール(Rol
l to Roll)方式を採用した連続プラズマCV
D法におけるp層形成容器として設置し、シングル型光
起電力素子を製作した。さらに、この後、他の4種類の
異なった構造のカソード電極を取り替えることによっ
て、同様にしてシングル型光起電力素子を製作すること
を繰り返した。すなわち、第2の導電層のカソード電極
のしきり状電極どうしの間隔を変化させた場合の実験を
行った。真空容器602内のカソード電極604の構造
を、上述の通りのカソード電極構造としたこと、および
表9に示すような作製条件にしたこと以外は実施例1と
同様の手順によりシングル型光起電力素子を作製した
(素子−装31〜36)。装置例3(素子−装31〜3
6)で作成した光起電力素子の変換効率、特性均一性お
よび歩留の評価を行なった。比較として、従来法で作成
した場合の光起電力素子例である比較例1(素子−比
1)の特性を用いた。電流電圧特性は、10mおきに5
cm角の面積で切出し、AM−1.5(100mW/c
2)光照射下に設置し、光電変換効率を測定し、評価
した。その結果を表11に示す。各値は、素子−比1の
各特性を1.00とした場合の任意値である。素子−装
31〜36では、素子−比1に比べ全体的に各特性が向
上し、特に素子−装32〜35、すなわちL2が2cm
以上10cm以下の範囲において特性が1.03〜1.
05倍と著しく向上していることが分る。
【0036】
【表11】 表11に示すように、比較例1(素子−比1)の光起電
力素子に対して、装置例3(素子−装31〜36)の光
起電力素子は、変換効率において優れており、特に、し
きり状電極と帯状部材どうしの間隔(L2)が2cm以
上10cm以下の範囲内における条件下で作製するとい
った本発明の作製方法により作製した光起電力素子が、
優れた特性を有することが判明し、本発明の効果が実証
された。
【0037】[実施例3]実施例3においては図1に示
したような形状でもち、帯状部材とカソード電極の一部
であるしきり状電極との最近接距離(図中L1)が2c
m一定とし、さらに、複数設置されたしきり状電極どう
しの間隔(図中L2)が6cm一定とし、導電性帯状部
材を含む接地されたアノード面積全体に対するカソード
面積の比率を2.9倍としたカソード電極をもつ放電容
器を製作し、図6に示すようなロール・ツー・ロール
(Roll to Roll)方式を採用した連続プラ
ズマCVD法において、p型層形成容器のカソード電極
構造に、上述のカソード電極構造をもつものを設置し、
シングル型光起電力素子を製作した。p型層形成容器内
に導入するSiH4ガスの流量および印加するRF電力
を変化させp型層の堆積速度を変化させたこと、および
表12に示すような作製条件にしたこと以外は実施例1
と同様の手順によりシングル型光起電力素子を作製した
(素子−実31〜34)。なお、p型層の膜厚は放電空
間の帯状部材側への開口長を調整することによって、い
ずれの条件下においても20nm一定とした。
【0038】
【表12】 (比較例3)比較例3においては、p型層のカソード電
極の電極構造を、図5で示したカソード電極構造とした
こと(この場合、導電性帯状部材を含む接地されたアノ
ード面積全体に対するカソード面積の比率は0.6
倍)、および表13に示すような作製条件にしたこと以
外は実施例3と同様の手順によりシングル型光起電力素
子を作製した(素子−比31〜34)。なお、p型層の
膜厚は放電空間の開口長を調整することによって、いず
れの条件下においても20nm一定とした。
【0039】
【表13】 電流電圧特性は、10mおきに5cm角の面積で切出
し、AM−1.5(100mW/cm2)光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
14に示す。各値は、素子−比31の各特性を1.00
とした場合の任意値である。本発明のカソード構造を用
いた場合、放電時におけるカソード電極の自己バイアス
は正電位となり、光起電力素子の特性(素子−実31〜
34)は、素子−比31に比べ全体的に変換効率が向上
している。特に、堆積速度を1オングストローム毎秒以
上に大きくした場合(素子−実32〜34)場合におい
ても、特性の落ち込みが抑えられている。その一方で、
従来型のカソード電極構造を用いた場合(素子−比31
〜34)では、堆積速度を大きくしていくと変換効率が
落ち込んでしまう。
【0040】
【表14】 表14に示すように、比較例3(素子−比31〜34)
の光起電力素子に対して、実施例3(素子−実31〜3
4)の光起電力素子は、変換効率において優れており、
本発明のカソード電極構造を持つ装置を用いれば、堆積
速度を大きくしていった場合においても、光起電力素子
は優れた特性を有することが判明し、本発明の効果が実
証された。
【0041】
【発明の効果】本発明は、以上のように放電空間内のカ
ソード電極である高周波電力印加電極の一部にしきり状
電極を形成することによって、該カソード電極の放電空
間における表面積を帯状部材の表面積を含むアノード電
極である接地電極全体の放電空間における表面積よりも
大きい表面積に構成し、グロー放電生起時における前記
カソード電極の自己バイアスとしての電位を前記アノー
ド電極に対して所定以上の正電位として、該正電位を前
記しきり状電極により放電空間を介し前記帯状部材上に
バイアス印加するようにして、連続して移動する帯状部
材上に、大きな堆積速度で、大面積にわたって高い光電
変換効率を有し、高品質で均一性の優れた、再現性が高
く欠陥の少ないp型またはn型の非単結晶半導体薄膜、
とりわけ太陽電池等の光起電力素子を大量に連続的に作
成することが可能となる。
【図面の簡単な説明】
【図1】本発明のカソード電極を用いる光起電力素子製
造装置の放電空間の一例の概念的模式図である。
【図2】本発明のカソード電極単体の概念的模式図であ
る。
【図3】図3の(a).(b).(c)は、本発明のカ
ソード電極のそれぞれの他の一例を示す概念的模式図で
ある。
【図4】図4の(a).(b)は、本発明のカソード電
極のそれぞれの他の一例を示す概念的模式図である。
【図5】従来形のカソード電極を用いる光起電力素子製
造装置の放電空間の一例の概念的模式図である。
【図6】本発明の方法を用いる他の光起電力素子製造装
置例の概念的模式図である。
【図7】シングル型光起電力素子の概念的断面図であ
る。
【図8】トリプル型光起電力素子の概念的断面図であ
る。
【符号の説明】
100:真空容器 101:帯状部材 103a、103b、103c:加熱ヒーター 104a、104b、104c:ガス導入管 107:カソード電極 124n、124、124p:ランプヒーター 129n、129、129p、130:ガスゲート 131n、131、131p、132:ガスゲート導入
管 301、302:真空容器 303、304::ボビン 305、306:アイドリングローラ 307、308:コンダクタンスバルブ 310、311:排気管 314、315:圧力計 513::排気管 601、602:真空容器 603、604:カソード電極 605、606:ガス導入管 607、608:排気管 1000:導電性帯状部材 1001:真空容器 1002:カソード電極 1003:しきり状電極 1004:接地(アノード)電極 1005:ランプヒーター 1006:排気口 1007:ガス導入管 1008:ガスゲート 1009:絶縁ガイシ 2000:導電性帯状部材 2001:真空容器 2002:カソード電極 2004:接地(アノード)電極 2005:ランプヒーター 2006:排気口 2007:ガス導入管 2008:ガスゲート 2009:絶縁ガイシ 4001:SUS基板 4002:Ag薄膜 4003:ZnO薄膜 4004:第1の導電型層 4005:i型層 4006:第2の導電型層 4007:ITO 4008:集電電極 5001:SUS基板 5002:Ag薄膜 5003:ZnO薄膜 5004:第1の導電型層 5005:第1のi型層 5006:第2の導電型層 5007:第1の導電型層 5008:第2のi型層 5009:第2の導電型層 5010:第1の導電型層 5011:第3のi型層 5012:第2の導電型層 5013:ITO 5014:集電電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 正太郎 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 矢島 孝博 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 西元 智紀 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】放電空間を有する反応容器を備え、帯状部
    材を長手方向に連続的に移動させ、前記反応容器の放電
    空間へ材料ガスを導入し、高周波電力を印加して該材料
    ガスをプラズマ放電によって分解し、前記移動する帯状
    部材上に大きな堆積速度でp型またはn型の非単結晶半
    導体薄膜を形成する薄膜形成装置において、 前記放電空間に設置されたカソード電極である高周波電
    力印加電極の一部にしきり状電極を形成することによっ
    て、該カソード電極の放電空間における表面積を前記帯
    状部材の表面積を含むアノード電極である接地電極全体
    の放電空間における表面積よりも大きい表面積に構成す
    ると共に、グロー放電生起時における前記カソード電極
    の自己バイアスとしての電位を前記アノード電極に対し
    て+30V以上の正電位に維持させ、該正電位を前記し
    きり状電極により放電空間を介して前記帯状部材上にバ
    イアス印加するようにしたことを特徴とする非単結晶半
    導体薄膜の形成装置。
  2. 【請求項2】前記しきり状電極は、前記帯状部材の搬送
    方向に平行にまたは垂直に所定の間隔で複数設けられて
    いることを特徴とする請求項1に記載の非単結晶半導体
    薄膜の形成装置。
  3. 【請求項3】前記しきり状電極は、その形状がフィン状
    またはブロック状であることを特徴とする請求項1また
    は請求項2に記載の非単結晶半導体薄膜の形成装置。
  4. 【請求項4】前記しきり状電極は、該しきり状電極の相
    隣り合う間隔が、放電を生起維持するに充分な間隔であ
    ることを特徴とする請求項2または請求項3に記載の非
    単結晶半導体薄膜の形成装置。
  5. 【請求項5】前記しきり状電極の相隣り合う間隔は、2
    cm以上10cm以下であることを特徴とする請求項4
    に記載の非単結晶半導体薄膜の形成装置。
  6. 【請求項6】前記しきり状電極は、その先端部が帯状部
    材との間で材料ガスの通る隙間を隔てて、該帯状部材に
    近接配置されていることを特徴とする請求項1〜請求項
    5のいずれか1項に記載の非単結晶半導体薄膜の形成装
    置。
  7. 【請求項7】前記しきり状電極は、その帯状部材との最
    近接距離は、5cm以下で、しかも互いに物理的に接触
    することがない距離であることを特徴とする請求項6に
    記載の非単結晶半導体薄膜の形成装置。
  8. 【請求項8】前記しきり状電極は、材料ガスが通過する
    複数の通気孔を有していることを特徴とする請求項1〜
    請求項7のいずれか1項に記載の非単結晶半導体薄膜の
    形成装置。
  9. 【請求項9】前記材料ガスは、放電空間を帯状部材の搬
    送方向とは反対方向に流れるように構成されていること
    を特徴とする請求項1〜請求項8のいずれか1項に記載
    の非単結晶半導体薄膜の形成装置。
  10. 【請求項10】前記薄膜形成装置は、その堆積速度が1
    オングストローム毎秒以上で非単結晶半導体薄膜を形成
    することを特徴とする請求項1〜請求項9のいずれか1
    項に記載の非単結晶半導体薄膜の形成装置。
  11. 【請求項11】帯状部材を長手方向に連続的に移動さ
    せ、反応容器の放電空間へ材料ガスを導入し、高周波電
    力を印加して該材料ガスをプラズマ放電によって分解
    し、前記移動する帯状部材上に大きな堆積速度でp型ま
    たはn型の非単結晶半導体薄膜を形成する薄膜形成方法
    において、前記放電空間内のカソード電極である高周波
    電力印加電極の一部にしきり状電極を形成することによ
    って、該カソード電極の放電空間における表面積を前記
    帯状部材の表面積を含むアノード電極である接地電極全
    体の放電空間における表面積よりも大きい表面積に構成
    し、グロー放電生起時における前記カソード電極の自己
    バイアスとしての電位を前記アノード電極に対して+3
    0V以上の正電位として、該正電位を前記しきり状電極
    により放電空間を介し前記帯状部材上にバイアス印加し
    非単結晶半導体薄膜を形成することを特徴とする非単結
    晶半導体薄膜の形成方法。
  12. 【請求項12】前記非単結晶半導体薄膜の形成は、その
    堆積速度が1オングストローム毎秒以上で非単結晶半導
    体薄膜を形成することを特徴とする請求項11に記載の
    非単結晶半導体薄膜の形成方法。
  13. 【請求項13】前記材料ガスは、前記帯状部材の搬送方
    向に平行にまたは垂直に所定の間隔で複数設けられたし
    きり状電極と前記帯状部材との間のすきまを通り、非単
    結晶半導体薄膜を形成するようにしたことを特徴とする
    請求項11または請求項12に記載の非単結晶半導体薄
    膜の形成方法。
  14. 【請求項14】前記材料ガスは、前記帯状部材の搬送方
    向に平行にまたは垂直に所定の間隔で複数設けられたし
    きり状電極間の隙間を通り、非単結晶半導体薄膜を形成
    するようにしたことを特徴とする請求項11または請求
    項12に記載の非単結晶半導体薄膜の形成方法。
  15. 【請求項15】前記材料ガスは、前記帯状部材の搬送方
    向に平行にまたは垂直に所定の間隔で複数設けられたし
    きり状電極に設けたガス穴を通り、複数の前記しきり状
    電極を順次横切るように流れることによって、非単結晶
    半導体薄膜を形成するようにしたことを特徴とする請求
    項11または請求項12に記載の非単結晶半導体薄膜の
    形成方法。
  16. 【請求項16】前記材料ガスは、放電空間を帯状部材の
    搬送方向とは反対方向に流れるようにして、非単結晶半
    導体薄膜を形成するようにしたことを特徴とする請求項
    11〜請求項15のいずれか1項に記載の非単結晶半導
    体薄膜の形成方法。
JP06374396A 1996-02-26 1996-02-26 非単結晶半導体薄膜の形成装置および方法 Expired - Fee Related JP3679494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06374396A JP3679494B2 (ja) 1996-02-26 1996-02-26 非単結晶半導体薄膜の形成装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06374396A JP3679494B2 (ja) 1996-02-26 1996-02-26 非単結晶半導体薄膜の形成装置および方法

Publications (2)

Publication Number Publication Date
JPH09232612A true JPH09232612A (ja) 1997-09-05
JP3679494B2 JP3679494B2 (ja) 2005-08-03

Family

ID=13238200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06374396A Expired - Fee Related JP3679494B2 (ja) 1996-02-26 1996-02-26 非単結晶半導体薄膜の形成装置および方法

Country Status (1)

Country Link
JP (1) JP3679494B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011179096A (ja) * 2010-03-03 2011-09-15 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011179096A (ja) * 2010-03-03 2011-09-15 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置

Also Published As

Publication number Publication date
JP3679494B2 (ja) 2005-08-03

Similar Documents

Publication Publication Date Title
JPH09199431A (ja) 薄膜形成方法および薄膜形成装置
US6159763A (en) Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
WO2007148569A1 (ja) プラズマ処理装置、プラズマ処理方法、および光電変換素子
JP3437386B2 (ja) 光起電力素子、並びにその製造方法
US6413794B1 (en) Method of forming photovoltaic element
JPH08298333A (ja) 半導体被膜作製装置および薄膜太陽電池および薄膜太陽電池の作製方法
JP3684013B2 (ja) 半導体薄膜及び光起電力素子の作製装置
JPH09232612A (ja) 非単結晶半導体薄膜の形成装置および方法
JP3673593B2 (ja) 非単結晶半導体薄膜の形成装置および方法
JP2008004813A (ja) シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子
JPH09283453A (ja) 非単結晶半導体薄膜の形成装置および方法
JPH0982652A (ja) 半導体薄膜の形成方法および形成装置
JP3683999B2 (ja) 非単結晶半導体薄膜の形成方法および形成装置
JP3690772B2 (ja) 光起電力素子の形成装置及び形成方法
JP3403039B2 (ja) プラズマcvd法による薄膜半導体の作製装置及び作製方法
JP3403038B2 (ja) プラズマcvd法による薄膜半導体の作製装置及び作製方法
JP3684012B2 (ja) 光起電力素子の作製方法
JP2004006812A (ja) 薄膜形成方法
JP3787444B2 (ja) 半導体薄膜の形成方法および装置
JP2000183383A (ja) 堆積膜の形成方法及び形成装置
JP3902878B2 (ja) 機能性堆積膜の形成装置
JP3483549B2 (ja) 堆積膜形成方法および堆積膜形成装置
JPH10270366A (ja) プラズマcvd法による薄膜半導体の作製装置及び作製方法
JP2002009319A (ja) 堆積膜形成装置
JP2001355073A (ja) 堆積膜形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees