JP3673593B2 - 非単結晶半導体薄膜の形成装置および方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は非単結晶半導体薄膜の形成装置および方法に係り、特に、太陽電池等の光起電力素子を連続的に作成する装置および方法、例えば、アモルファスシリコンやアモルファスシリコン合金を用いた太陽電池等の光起電力素子を大量生産する装置に関するものである。
【０００２】
【従来の技術】
基板上に光起電力素子等に用いる半導体機能性堆積膜を連続的に形成する方法として、各種半導体層を形成するための独立した成膜室を設け、これらの各成膜室はゲートバルブを介したロードロック方式にて連結され、基板を各成膜室へ順次移動して各種半導体層を形成する方法が知られている。
量産性を著しく向上させる方法としては、米国特許第４，４００，４０９号明細書には、ロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法が開示されている。
この方法によれば、長尺の帯状部材を基板として、複数のグロー放電領域において必要とされる導電型の半導体層を堆積形成しつつ、基板をその長手方向に連続的に搬送することによって、半導体接合を有する素子を連続形成することができるとされている。
【０００３】
【発明が解決しようとする課題】
しかしながら、数百メートルにもおよぶ帯状基板上に半導体層を形成するには数時間におよぶ成膜時間を要し、均一で再現性が良い放電状態を維持制御し半導体層を形成する必要がある。
長尺の帯状部基板の始端から終端までの全体にわたって、さらに高品位で均一な半導体堆積膜を連続的にかつ収率良く形成する手法が必要である。
さらに、光起電力素子のｉ型半導体層については、例えばアモルフアスシリコン等の薄膜半導体を用いる場合、主原料ガスであるＳｉＨ4（シラン）等をＨ2（水素）等と混合してグロー放電分解することによりｉ型半導体膜が得られるわけだが、とりわけ、ｉ型半導体層の膜質の善し悪しが光起電力素子の特性を大きく左右することは周知のことである。
従来では良質なｉ型半導体層を形成するためには、低い堆積速度にて形成することが一般的であった。
その一方で、光起電力素子を低コストで大量に実現するためには、作成装置のスループットを向上させることが要求されている。
スループットを大きくするための一つの方法として、半導体層、特にｉ型半導体層の堆積速度を大きくすれば良いことは明らかである。
しかし、一般に従来の技術では、堆積速度を大きくしていくに従って、ｉ型半導体層の膜質は著しく低下してしまうことが問題として知られており、これを解決するための手段を提供することが望まれている。
さらに、従来技術の典型的な放電容器内構造では、基板を含む接地されたアノード電極全体の面積は、電力印加電極であるカソード電極の面積に比べて非常に大きい場合が多く、そのようなカソード電極では、投入される高周波電力のほとんどはカソード電極近傍で消費されてしまう傾向があった。
これはどちらかというとカソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が活発となる結果、薄膜堆積速度は高周波電力投入側すなわちカソード電極近傍でより大きくなってしまい、たとえ高周波電力を大きく投入していったとしても、アノード電極である基板側への高周波電力は十分に投入されることはなく、所望のとおりの高い堆積速度でもって基板上へｉ型半導体薄膜を形成することが困難であった。
ましてや特性的に良質なｉ型半導体薄膜を得るといったことを両立させることは誠に困難なことであった。
さらに、材料ガスが本来堆積させたい帯状部材等の基板上へというよりもカソード電極近傍にてより多く消費されるということは、材料コストという観点からも非常に不利な点であった。
さらに、従来技術の典型的な放電容器内構造、すなわち基板を含む接地されたアノード電極全体の面積がカソード電極の面積に比べて非常に大きな構造の放電容器において、直流（ＤＣ）電源等を用いてカソード電極へ正の電位（バイアス）を印加する手法も行われてはいるが、このような系では直流電源という２次的な手段を用いている結果、プラズマ放電に直流電流が流れてしまう系であるが故に、直流電圧バイアスを大きくしていくとスパーク等の異常放電が起こってしまい、これを抑制し安定な放電を維持することが非常に困難であった。
したがって、プラズマ放電に直流電圧を印加することの効果が有効かどうか不鮮明であった。
これは直流電圧と直流電流とを分離できていない系であることに起因する。
すなわち、プラズマ放電に対して効果的に直流電圧だけを印加する手段が望まれていた。
このようなことから、空間的にも時間的にも均一でかつ再現性よく良質なｉ型半導体層を得るためには、長時間にわたってなお一層の放電安定性を向上させ、再現性を向上させ、均一性を向上させた形成装置が要求される。
さらに装置のスループットを向上させ、コストダウンを測ろうとする場合、材料ガスの利用効率を向上させるために、半導体薄膜の品質を維持したまま堆積速度を大きくすることが可能である装置が要求される。
そして、積層型の光起電力素子の形成においては、より再現性良くかつ均一性が良いより高品位なｉ型半導体層を連続的に形成し得るための形成装置が要求される。
【０００４】
そこで、本発明は、上記従来のものにおける課題を解決し、連続して移動する帯状部材上に、大きな堆積速度で、大面積にわたって高い光電変換効率を有し、高品質で均一性の優れた、再現性が高く欠陥の少ない非単結晶半導体薄膜、とりわけ太陽電池等の光起電力素子を大量に連続的に作成する薄膜形成装置および方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するため、非単結晶半導体薄膜の形成装置および方法を、つぎのように構成したものである。
すなわち、本発明の薄膜の形成装置は、放電空間を有する反応容器を備え、帯状部材を長手方向に連続的に移動させ、前記反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｉ型の非単結晶半導体薄膜を形成する薄膜形成装置において、前記放電空間に設置されたカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成すると共に、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋５Ｖ以上の正電位に維持させ、該正電位を前記しきり状電極により放電空間を介して前記帯状部材上にバイアス印加するようにしたことを特徴としている。
本発明の上記薄膜の形成装置は、前記しきり状電極は帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けた構成を採り、その形状としてフィン状またはブロック状とすることができる。
そして、このしきり状電極は、該しきり状電極の相隣り合う間隔を、放電を生起維持するに充分な間隔とし、その相隣り合う間隔は、２ｃｍ以上１０ｃｍ以下とすることが好ましい。
また、そのしきり状電極は、その先端部が帯状部材との間で材料ガスの通る隙間を隔てて、該帯状部材に近接配置し、その帯状部材との最近接距離は、５ｃｍ以下で、しかも互いに物理的に接触することがない距離とすることが好ましい。
また、このしきり状電極には、材料ガスが通過する複数の通気孔を形成してもよく、また、本発明においてはこの材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるように構成することができる。
また、本発明においては、その堆積速度を１オングストローム毎秒以上で非単結晶半導体薄膜、特に、ｉ型の非単結晶半導体薄膜を形成することができる。
本発明において、カソード電極の材料としては、ステンレスおよびその合金、アルミニウムおよびその合金等が考えられるが、その他に、導電性性質をもった材質であれば特にこれらに限った材質である必要はない。アノード電極材料に関しても同様である。
さらに、本発明の薄膜の形成方法は、帯状部材を長手方向に連続的に移動させ、反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度で非単結晶半導体薄膜を形成する薄膜形成方法において、前記放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋５Ｖ以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加し非単結晶半導体薄膜を形成するとを特徴としている。
【０００６】
【発明の実施の形態】
本発明は、本発明者らの上記した本発明の目的を達成すべく鋭意研究を重ねた結果、完成に至ったものであり、上記の構成により、数百メートルにもおよぶ帯状部材に半導体層を形成するといった長時間におよぶ成膜時間全体にわたって、均一で再現性が良い放電状態を維持制御し半導体層を形成することが可能となり、長尺の帯状部材の始端から終端までの全体にわたって、高品位で均一な半導体堆積膜を連続的にかつ収率良く形成可能となる。
また、本発明によると、光起電力素子の非単結晶ｉ型半導体層を形成する場合、材料ガスの利用効率を著しく向上させることができ、堆積膜の堆積速度を比較的大きくした状態においても、均一で非常に高品位なｉ型半導体堆積膜を得ることが可能になる。
さらに本発明の装置を用いることは、ｉ型半導体層を形成する場合に、高品位な該薄膜層を比較的高い堆積速度で実現することが可能となり、装置のスループットを大幅に向上させることが可能となる。
【０００７】
本発明においては、従来の技術において欠点であるところのカソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が促進されることなく、放電空間全体、どちらかといえば帯状部材を含むアノード電極側において上述の材料ガスの励起、分解反応を促進し、比較的高い堆積速度をもってして、該帯状部材上へ効率よく薄膜を堆積さることができる。
すなわち、カソードヘ投入される高周波電力量をうまく調整し、投入される高周波電力より有効に利用して放電空間内に導入される材料ガスを効率的に励起、分解し、しかも高品位な非単結晶半導体薄膜を該帯状部材上へ均一で再現性よく比較的高い堆積速度でもって形成することが可能となる。
【０００８】
本発明は、上記したとおり、グロー放電空間に設置された高周波電力印加カソード電極の放電に接する空間における表面積が、帯状部材を含む接地された電極全体（アノード電極）の放電空間における表面積よりも大きくし、さらにグロー放電を生起しｉ型半導体薄膜形成時のカソード電極の電位（自己バイアス）を、投入する高周波電力を調整することを併用することよって、＋５Ｖ以上に維持した状態にて、ｉ型半導体薄膜を堆積することを特徴とするものであるが、さらに、前記しきり状電極を前記帯状部材の搬送方向に複数設置し、前記しきり状電極各々の間隔は隣り合う前記しきり状電極の間における放電が生起維持するに充分な間隔を有することにより、カソード電極には比較的大きな正電位をセルフバイアスにて生起維持することが可能となる。
このことは、別途設けた直流（ＤＣ）電源等を用いたバイアス印加方法等とは異なり、スパーク等による異常放電の発生を抑制することができる結果、放電を安定して生起維持することが可能となり、なおかつ、正の自己バイアスが生起されたカソード電極の一部、すなわちしきり状電極の先端部が前記帯状部材に対して比較的近接していることから、生起された比較的大きな正電位を前記帯状部材状の堆積膜に対して、放電空間を介して効率良く安定してバイアス印加することが可能となる。
これは、従来型の典型であるカソード電極面積がアノード（接地）電極面積に対して小さい平行平板型のカソード電極構造において、例えば単にカソード／基板間距離を短くする方法や直流電源を併用して直流電圧をカソードヘ印加する方法等とは明らかに異なるセルフバイアス電位であり、直流バイアス印加効果である。本発明において、カソード電極を正電位に維持するようにすることにより、プラズマがより帯状部材側ヘ局在することになり、材料ガスの利用効率が向上し、膜の堆積速度も向上する。
なぜなら、従来の一般的な平行平板型のカソード電極においては、カソード電極側でのシース幅が比較的小さいためプラズマはカソード電極よりに局在する結果、カソード電極に印加した高周波電力はカソード電極近傍にて材料ガスの分解に消費されてしまい、堆積速度を大きくしようと高周波電力を大きくしても、本来堆積させたい帯状部材等の基板側へ対してよりもカソード自体の方へ膜がたくさん堆積されていたからである。
また従来法では堆積速度を大きくしていくに従って膜中の水素含有量が増加したり膜中にポリマーライクな領域が増加したりするため、得られる堆積膜の特性は顕著に悪化することも知られている。
したがって本発明の装置によれば、カソード電極が正電位に維持され、帯状部材状の堆積膜に対して正電荷をもつイオンを照射する方向にバイアス印加されるため、そのイオンボンバートメントによって堆積膜表面に効果的にエネルギーを与える結果、比較的高い堆積速度においても膜の構造緩和が促進され、膜の良質化、緻密化が効果的かつ容易に行うことができる。
【０００９】
本発明においては、カソード電極の電位を＋５Ｖ以上に維持した状態で薄膜を堆積することにより、良質なｉ型半導体層を比較的高い堆積速度にて均一性よくかつ再現性よく実現することができる。
また、本発明においては、前記材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるようにすることにより、ｉ型半導体層のｐ型層近傍の膜堆積時に新鮮な材料ガスの供給が可能となる。
すなわち、光起電力素子におけるｉ型半導体層の膜質は全層にわたって良質であることはもちろんではあるが、とりわけｐ型層近傍のｉ型層の膜質が特に良いことが必要である。
帯状部材状へｎ型半導体層、ｉ型半導体層、ｐ型半導体層の順で順次積層していく場合のｉ型半導体層を考えると、ｉ型半導体層のｐ型層近傍の膜はｉ型層堆積用真空容器の出口付近での堆積となる。
したがって、上述のような材料ガス導入方法を行うことによって、ｉ型半導体層のｐ型層近傍の膜堆積時にはいつも新鮮な材料ガスが供給されることとなる。
その結果、ｉ型半導体層の中でもｐ型層近傍の膜質はきわめて良質な膜を容易に得ることが可能となる。
【００１０】
【実施例】
以下、本発明の光起電力素子を連続的に製造する方法の装置例及び実施例を示すが、本発明はこれらによって何ら限定されるものではない。
【００１１】
＜装置例１＞
図１は、本発明の放電容器内の特徴を示した模式的断面図である。
図２で示したカソード電極例と同様の構造をもつカソード電極１００２が、接地（アノード）電極１００４上に絶縁ガイシ１００９によって電気的に絶縁されて設置され、該カソード電極上を導電性帯状部材１０００が不図示の複数のマグネットローラで支えられ、下に位置するカソード電極および上に位置するランプヒーター１００５に物理的に接することなく矢印で示される方向へ移動するような構造である。
材料ガスはガス導入管１００７から導入され、帯状部材とカソード電極の間を通り排気口１００６から不図示の真空ポンプによって排気される。
カソード電極およびアノード電極材料としては、ＳＵＳ３１６を用いた。
カソード電極に不図示の高周波電源から高周波を印加し、生起されるグロー放電の放電領域は、カソード電極の一部であるところの複数接地されたしきり状電極１００３どうしのすきまおよび帯状部材とカソード電極との間の空間であり、上部の該導電性帯状部材で閉じ込められた領域となる。
なお、カソード電極の長さ（帯状部材搬送方向に平行方向）は、堆積させる膜の種類、材料ガスの流量、投入電力、帯状部材の搬送速度等の諸条件の違いによりその長さは異なってくるが、基本的にはその層の所望の膜厚が得られるような必要十分な長さを選定すればよい。
【００１２】
このような構造の放電容器を用いた場合、カソード電極の面積の帯状部材を含む接地されたアノード電極の面積に対する比率は、明らかに１よりも大きなものとなる。
さらに、帯状部材１０００とカソード電極の一部であるフィン状もしくはブロック状形状をしたしきり状電極１００３との距離（図中Ｌ１）が５ｃｍ以下の範囲内とするのが効果的である。
さらに、複数設置されたしきり状電極１００３どうしの間隔は放電が生起維持するに充分な間隔を有し、その適度な間隔（図中Ｌ２）が、３ｃｍ以上１０ｃｍ以下の範囲内とするのが効果的である。
一方、従来型カソード電極の一般的な模式図を図５に示す。
この図から明らかなように、放電空間に接するカソード電極２００２の表面積は、同じく放電空間に接する導電性帯状部材２０００を含む接地されたアノード電極２００４全体の表面積に比べて小さい構造となる。
すなわち、カソード電極の面積の帯状部材を含む接地されたアノード電極の面積に対する比率は、明らかに１よりも小さなものとなる。
【００１３】
本発明のカソード電極の形状は、これに限定されるものではなく、他の例をいくつか示す。
図３−ａ、図３−ｂ、図３−ｃ、図４−ａ、図４−ｂに、本発明方法および装置に用いたカソード電極形状の模式図の例を示す。いずれの場合においても、カソード電極材料としては、ＳＵＳ３１６を用いた。
図３−ａは、帯状部材の搬送方向に対して直角方向にしきり状電極を複数設けた構造の一例である。
しきり状電極上には材料ガスが通過できるような複数の通気孔１０１０を設けた構造である。この通気孔は、材料ガスが通過できる大きさを有し、かつカソード電極としての機能を損なわない構造であればよく、例えば、図３−ｂに示すような構造例であってもよい。
図３−ｃでは、帯状部材の搬送方向に対して平行方向にしきり状電極を複数設けた構造の一例である。
【００１４】
図４−ａは、帯状部材の搬送方向に対して直角方向に複数設けたしきり状電極の断面形状を非矩形型にした例である。
しきり状電極の断面は矩形に限ったものである必要はなく、しかもこの例では直線的な辺で構成された非矩形型を示した例であるが、不図示ではあるが曲線的な辺で構成された形状であっても構わない。
要はカソード電極の表面積がアノード電極の表面積よりも大きくなるような形状であれば良い。
図４−ｂは、図３−ｃにおけるしきり状電極を非矩形型にした例である。
図４−ａの例と同様に、しきり状電極の断面は曲線的な辺で構成された非矩形型形状であっても構わない。
【００１５】
［実施例１］
実施例１においては、図１に示したような形状をもち、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中ｌｌ）が２ｃｍとし、さらに、複数設置されたしきり状電極どうしの間隔（図中Ｌ２）が６ｃｍとし、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を２．９倍としたカソード電極構造をもつ形成容器を製作し、図６に示すようなロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｉ型層形成容器に上述の形成容器を設置し、シングル型光起電力素子を製作した。
以下に具体的な製作例を述べる。
図６に、本発明の作製方法を用いたシングル型光起電力素子の製造装置例の簡略化した模式図を示す。
該製造装置例は、帯状部材１０１の送り出し及び巻き取り用の真空容器３０１及び３０２、第１の導電型層作製用真空容器６０１、ｉ型層作製用真空容器１００、第２の導電型層作製用真空容器６０２をガスゲートを介して接続した装置から構成されている。
真空容器１００内のカソード電極１０７の構造を、上述のようなカソード電極構造とした。
図６に示す製造装置を用い、表１に示す作製条件で、下部電極上に、第１の導電型層、ｉ型層、第２の導電型層を以下に示すような作製手順により、シングル型光起電力素子を連続的に作製した（素子−実１）。
【００１６】
まず、基板送り出し機構を有する真空容器３０１に、十分に脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状部材１０１（幅１２０ｍｍ×長さ２００ｍ×厚さ０．１３ｍｍ）の巻きつけられたボビン３０３をセットし、該帯状部材１０１をガスゲート、各非単結晶層作製用真空容器を介して、帯状部材巻き取り機構を有する真空容器３０２まで通し、たるみのない程度に張力調整を行った。
そこで、各真空容器３０１、６０１、１００、６０２、３０２を不図示の真空ポンプで１×１０^-4Ｔｏｒｒ以下まで真空引きした。
次に、ガスゲートにゲートガス導入管１３１ｎ、１３１、１３２、１３１ｐよりゲートガスとしてＨ2を各々７００ｓｃｃｍ流し、ランプヒータ１２４ｎ、１２４、１２４ｐにより、帯状部材１０１を、各々３５０℃、３５０℃、２５０℃に加熱した。そして、ガス導入管６０５より、ＳｉＨ4ガスを４０ｓｃｃｍ、ＰＨ3ガス（２％Ｈ2希釈品）を５０ｓｃｃｍ、Ｈ2ガスを５００ｓｃｃｍ、ガス導入管１０４ａ、１０４ｂ、１０４ｃより、ＳｉＨ4ガスを各８０ｓｃｃｍ、Ｈ2ガスを各２００ｓｃｃｍ、ガス導入管６０６より、ＳｉＨ4ガスを１０ｓｃｃｍ、ＢＦ3ガス（２％Ｈ2希釈品）を１００ｓｃｃｍ、Ｈ2ガスを２０００ｓｃｃｍ導入した。
真空容器３０１内の圧力が、圧力計３１４で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３０７で調整した。
真空容器６０１内の圧力が、不図示の圧力計で１．５Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器１００内の圧力が、不図示の圧力計で１．８Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器６０２内の圧力が、不図示の圧力計で１．６Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器３０２内の圧力が、圧力計３１５で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３０８で調整した。
その後、カソード電極６０３に、ＲＦ電力を８００Ｗ導入し、カソード電極１０７に、ＲＦ電力を１００Ｗ導入し、カソード電極６０４に、ＲＦ電力を８００Ｗ導入した。
次に、帯状部材１０１を図中の矢印の方向に搬送させ、帯状部材上に第１の導電型層、ｉ型層、第２の導電型層を作製した。
次に、第２の導電型層上に、透明電極として、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空蒸着にて８０ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて２μｍ蒸着し、光起電力素子を作成した（素子−実１）。
以上の、光起電力素子の作成条件を表１に示す。
また、素子の概念図を図７に示す。
【００１７】
【表１】

（比較例１）
比較例１においては、真空容器１００内のカソード電極１０７の構造を、図５で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表２に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−比１）。
【００１８】
【表２】

実施例１（素子−実１）および比較例１（素子−比１）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表３に示す。各値は、素子−比１の各特性を１．００とした場合の任意値である。
素子−実１では、素子−比１に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０５倍に向上した。
【００１９】
【表３】

表３に示すように、比較例１（素子−比１）の光起電力素子に対して、実施例１（素子−実１）の光起電力素子は、変換効率において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
特性均一性は、実施例１（素子−実１）、比較例１（素子−比１）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。
比較例１（素子−比１）の光起電力素子を基準にして、バラツキの大きさの逆数を求めた特性評価の結果を表４に示す。
歩留は、実施例１（素子−実１）、比較例１（素子−比１）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０³オーム・ｃｍ²以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。
このようにして求めた、実施例１（素子−実１）および比較例１（素子−比１）の光起電力素子の歩留を求めた結果を表４に示す。
【００２０】
【表４】

表４に示すように、比較例１（素子−比１）の光起電力素子に対して、実施例１（素子−実１）の光起電力素子は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したシングル型光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２１】
［実施例２］
実施例２においては、図１に示したような形状でもち、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中Ｌ１）が２ｃｍとし、さらに、複数設置されたしきり状電極どうしの間隔（図中Ｌ２）が６ｃｍとし、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を２．９倍としたカソード電極をもつ形成容器を製作した。図６に示すようなロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法において、不図示ではあるが、第１の導電型層作製用真空容器６０１、ｉ型層作製用真空容器１００、第２の導電型層作製用真空容器６０２をガスゲートを介して接続した装置をワンセットとして、これをさらに２セット増設し、計３セット繰り返して直列に配置した恰好の装置を製作し、しかもその中で、全てのｉ型層形成容器に上述の形成容器を設置し、トリプル型光起電力素子を製作した。
不図示のこの装置を使って、表５に示す作製条件で、下部電極上に、第１の導電型層、第１のｉ型層、第２の導電型層、第１の導電型層、第２のｉ型層、第２の導電型層、第１の導電型層、第３のｉ型層、第２の導電型層を順次積み重ねて堆積し、実施例１と同様の作製手順によって、トリプル型光起電力素子を連続的に作製した（素子−実２）。
以上の、光起電力素子の作成条件を表５に示す。
また、作製した素子の概念図を図８に示す。
【００２２】
【表５】

（比較例２）
比較例２においては、ｉ型層のカソード電極の構造を、図５で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表６に示すような作製条件にしたこと以外は実施例１と同様の手順によりトリプル型光起電力素子を作製した（素子−比２）。
【００２３】
【表６】

実施例２（素子−実２）および比較例２（素子−比２）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表７に示す。
各値は、素子−比２の各特性を１．００とした場合の任意値である。素子−実２では、素子−比２に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０４倍に向上した。
【００２４】
【表７】

表７に示すように、比較例２（素子−比２）の光起電力素子に対して、実施例２（素子−実２）の光起電力素子は、変換効率において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
特性均一性は、実施例２（素子−実２）、比較例２（素子−比２）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。比較例２（素子−比２）の光起電力素子を基準にして、バラツキの大きさの逆数を求めた特性評価の結果を表８に示す。
歩留は、実施例２（素子−実２）、比較例２（素子−比２）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０³オーム・ｃｍ²以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。このようにして求めた、実施例２（素子−実２）および比較例２（素子−比２）の光起電力素子の歩留を求めた結果を表８に示す。
【００２５】
【表８】

表８に示すように、比較例２（素子−比２）の光起電力素子に対して、実施例２（素子−実２）の光起電力素子は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したトリプル型光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２６】
＜装置例２＞
図１に示したような形状のカソード電極において、帯状部材の搬送方向に対して垂直方向に複数設けたカソード電極の一部であるしきり状電極どうしの間隔（Ｌ２）を５ｃｍ一定とし、しきり状電極と帯状部材との最近接距離（Ｌ１）が各々０．２ｃｍ、１ｃｍ、３ｃｍ、５ｃｍ、６ｃｍであるカソード電極を各々製作した（５種類）。その中のうちの１種のカソード電極を、ｉ型層の真空容器内に設置し、図５に示すようなロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｉ層形成容器として設置し、シングル型光起電力素子を製作した。さらに、この後、他の４種類の異なった構造のカソード電極を取り替えることによって、同様にしてシングル型光起電力素子を製作することを繰り返した。
すなわち、ｉ型層のカソード電極のしきり状電極の最上部と帯状部材との間隔を変化させた場合の実験を行った。
真空容器１００内のカソード電極１０７の構造を、上述の通りのカソード電極構造としたこと、および表９に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−装２１〜２５）。
装置例２（素子−装２１〜２５）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。比較として、従来法で作成した場合の光起電力素子例である比較例１（素子−比１）の特性を用いた。
【００２７】
【表９】

電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１０に示す。各値は、素子−比１の各特性を１．００とした場合の任意値である。
素子−装２１〜２５では、素子−比１に比べ全体的に各特性が向上し、特に素子−装２２〜２４、すなわちＬ１が５．０ｃｍ以下の範囲において特性が１．０３〜１．０４倍と向上し、とりわけＬ１が１ｃｍ以下の範囲にて著しく向上していることが分る。
【００２８】
【表１０】

表１０に示すように、比較例１（素子−比１）の光起電力素子に対して、装置例２（素子−装２１〜２５）の光起電力素子は、変換効率において優れており、特に、しきり状電極と帯状部材との最近接距離（Ｌ１）が５ｃｍ以下、望ましくは１ｃｍ以下の範囲内における条件下で作製するといった本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２９】
＜装置例３＞
図１に示したような形状のカソード電極において、帯状部材の搬送方向に対して垂直方向に複数設けたカソード電極の一部であるしきり状電極と帯状部材との最近接距離（Ｌ１）を１ｃｍ一定とし、しきり状電極どうしの間隔（Ｌ２）が各々１ｃｍ、２ｃｍ、４ｃｍ、７ｃｍ、１０ｃｍ、１２ｃｍであるカソード電極を各々製作した（６種類）。
その中のうちの１種のカソード電極を、ｉ型層の真空容器内に設置し、図５に示すようなロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｉ型層形成容器として設置し、シングル型光起電力素子を製作した。さらに、この後、他の４種類の異なった構造のカソード電極を取り替えることによって、同様にしてシングル型光起電力素子を製作することを繰り返した。
すなわち、ｉ型層のカソード電極のしきり状電極どうしの間隔を変化させた場合の実験を行った。
真空容器１００内のカソード電極１０７の構造を、上述の通りのカソード電極構造としたこと、および表９に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−装３１〜３６）。
装置例３（素子−装３１〜３６）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
比較として、従来法で作成した場合の光起電力素子例である比較例１（素子−比１）の特性を用いた。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１１に示す。各値は、素子−比１の各特性を１．００とした場合の任意値である。素子−装３１〜３６では、素子−比１に比べ全体的に各特性が向上し、特に素子−装３２〜３５、すなわちＬ２が２ｃｍ以上１０ｃｍ以下の範囲において特性が１．０３〜１．０４倍と著しく向上していることが分る。
【００３０】
【表１１】

表１１に示すように、比較例１（素子−比１）の光起電力素子に対して、装置例３（素子−装３１〜３６）の光起電力素子は、変換効率において優れており、特に、しきり状電極と帯状部材どうしの間隔（Ｌ２）が２ｃｍ以上１０ｃｍ以下の範囲内における条件下で作製するといった本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００３１】
［実施例３］
実施例３においては、図１に示したような形状でもち、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中Ｌ１）が２ｃｍ一定とし、さらに、複数設置されたしきり状電極どうしの間隔（図中Ｌ２）が６ｃｍ一定とし、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を２．９倍としたカソード電極をもつ放電容器を製作し、図６に示すようなロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法において、ｉ型層形成容器のカソード電極構造に、上述のカソード電極構造をもつものを設置し、シングル型光起電力素子を製作した。
ｉ型層形成容器内に導入するＳｉＨ4ガスの流量および印加するＲＦ電力を変化させｉ型層の堆積速度を変化させたこと、および表１２に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−実３１〜３４）。
なお、ｉ型層の膜厚は放電空間の帯状部材側への開口長を調整することによって、いずれの条件下においても１４０ｎｍ一定とした。
【００３２】
【表１２】

（比較例３）
比較例３においては、ｉ型層のカソード電極の電極構造を、図５で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表１３に示すような作製条件にしたこと以外は実施例３と同様の手順によりシングル型光起電力素子を作製した（素子−比３１〜３４）。
なお、ｉ型層の膜厚は放電空間の開口長を調整することによって、いずれの条件下においても１４０ｎｍ一定とした。
【００３３】
【表１３】

電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１４に示す。各値は、素子−比３１の各特性を１．００とした場合の任意値である。
本発明のカソード構造を用いた場合、放電時におけるカソード電極の自己バイアスは正電位となり、光起電力素子の特性（素子−実３１〜３４）は、素子−比３１に比べ全体的に変換効率が向上している。特に、堆積速度を１オングストローム毎秒以上に大きくした場合（素子−実３２〜３４）場合においても、特性の落ち込みが抑えられている。
その一方で、従来型のカソード電極構造を用いた場合（素子−比３１〜３４）では、堆積速度を大きくしていくと変換効率が落ち込んでしまう。
【００３４】
【表１４】

表１４に示すように、比較例３（素子−比３１〜３４）の光起電力素子に対して、実施例３（素子−実３１〜３４）の光起電力素子は、変換効率において優れており、本発明のカソード電極構造を持つ装置を用いれば、堆積速度を大きくしていった場合においても、光起電力素子は優れた特性を有することが判明し、本発明の効果が実証された。
【００３５】
【発明の効果】
本発明は、以上のように放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して所定以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加するようにして、連続して移動する帯状部材上に、大きな堆積速度で、大面積にわたって高い光電変換効率を有し、高品質で均一性の優れた、再現性が高く欠陥の少ないｉ型の非単結晶半導体薄膜、とりわけ太陽電池等の光起電力素子を大量に連続的に作成することが可能となる。
【図面の簡単な説明】
【図１】本発明のカソード電極を用いる光起電力素子製造装置の放電空間の一例の概念的模式図である。
【図２】本発明のカソード電極単体の概念的模式図である。
【図３】図３の（ａ）．（ｂ）．（ｃ）は、本発明のカソード電極のそれぞれの他の一例を示す概念的模式図である。
【図４】図４の（ａ）．（ｂ）は、本発明のカソード電極のそれぞれの他の一例を示す概念的模式図である。
【図５】従来形のカソード電極を用いる光起電力素子製造装置の放電空間の一例の概念的模式図である。
【図６】本発明の方法を用いる他の光起電力素子製造装置例の概念的模式図である。
【図７】シングル型光起電力素子の概念的断面図である。
【図８】トリプル型光起電力素子の概念的断面図である。
【符号の説明】
１００：真空容器
１０１：帯状部材
１０３ａ、１０３ｂ、１０３ｃ：加熱ヒーター
１０４ａ、１０４ｂ、１０４ｃ：ガス導入管
１０７：カソード電極
１２４ｎ、１２４、１２４ｐ：ランプヒーター
１２９ｎ、１２９、１２９ｐ、１３０：ガスゲート
１３１ｎ、１３１、１３１ｐ、１３２：ガスゲート導入管
３０１、３０２：真空容器
３０３、３０４：：ボビン
３０５、３０６：アイドリングローラ
３０７、３０８：コンダクタンスバルブ
３１０、３１１：排気管
３１４、３１５：圧力計
５１３：：排気管
６０１、６０２：真空容器
６０３、６０４：カソード電極
６０５、６０６：ガス導入管
６０７、６０８：排気管
１０００：導電性帯状部材
１００１：真空容器
１００２：カソード電極
１００３：しきり状電極
１００４：接地（アノード）電極
１００５：ランプヒーター
１００６：排気口
１００７：ガス導入管
１００８：ガスゲート
１００９：絶縁ガイシ
２０００：導電性帯状部材
２００１：真空容器
２００２：カソード電極
２００４：接地（アノード）電極
２００５：ランプヒーター
２００６：排気口
２００７：ガス導入管
２００８：ガスゲート
２００９：絶縁ガイシ
４００１：ＳＵＳ基板
４００２：Ａｇ薄膜
４００３：ＺｎＯ薄膜
４００４：第１の導電型層
４００５：ｉ型層
４００６：第２の導電型層
４００７：ＩＴＯ
４００８：集電電極
５００１：ＳＵＳ基板
５００２：Ａｇ薄膜
５００３：ＺｎＯ薄膜
５００４：第１の導電型層
５００５：第１のｉ型層
５００６：第２の導電型層
５００７：第１の導電型層
５００８：第２のｉ型層
５００９：第２の導電型層
５０１０：第１の導電型層
５０１１：第３のｉ型層
５０１２：第２の導電型層
５０１３：ＩＴＯ
５０１４：集電電極

Claims (16)

1. 放電空間を有する反応容器を備え、帯状部材を長手方向に連続的に移動させ、前記反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｉ型の非単結晶半導体薄膜を形成する薄膜形成装置において、
   前記放電空間に設置されたカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成すると共に、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋５Ｖ以上の正電位に維持させ、該正電位を前記しきり状電極により放電空間を介して前記帯状部材上にバイアス印加するようにしたことを特徴とする非単結晶半導体薄膜の形成装置。
2. 前記しきり状電極は、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられているとを特徴とする請求項１に記載の非単結晶半導体薄膜の形成装置。
3. 前記しきり状電極は、その形状がフィン状またはブロック状であることを特徴とする請求項１または請求項２に記載の非単結晶半導体薄膜の形成装置。
4. 前記しきり状電極は、該しきり状電極の相隣り合う間隔が、放電を生起維持するに充分な間隔であることを特徴とする請求項２または請求項３に記載の非単結晶半導体薄膜の形成装置。
5. 前記しきり状電極の相隣り合う間隔は、２ｃｍ以上１０ｃｍ以下であることを特徴とする請求項４に記載の非単結晶半導体薄膜の形成装置。
6. 前記しきり状電極は、その先端部が帯状部材との間で材料ガスの通る隙間を隔てて、該帯状部材に近接配置されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
7. 前記しきり状電極は、その帯状部材との最近接距離は、５ｃｍ以下で、しかも互いに物理的に接触することがない距離であることを特徴とする請求項６に記載の非単結晶半導体薄膜の形成装置。
8. 前記しきり状電極は、材料ガスが通過する複数の通気孔を有していることを特徴とする請求項１〜請求項７のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
9. 前記材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるように構成されていることを特徴とする請求項１〜請求項８のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
10. 前記薄膜形成装置は、その堆積速度が１オングストローム毎秒以上で非単結晶半導体薄膜を形成することを特徴とする請求項１〜請求項１１のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
11. 帯状部材を長手方向に連続的に移動させ、反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｉ型の非単結晶半導体薄膜を形成する薄膜形成方法において、
    前記放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋５Ｖ以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加し非単結晶半導体薄膜を形成することを特徴とする非単結晶半導体薄膜の形成方法。
12. 前記非単結晶半導体薄膜の形成は、その堆積速度が１オングストローム毎秒以上で非単結晶半導体薄膜を形成することを特徴とする請求項１１に記載の非単結晶半導体薄膜の形成方法。
13. 前記材料ガスは、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられたしきり状電極と前記帯状部材との間のすきまを通り、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１１または請求項１２に記載の非単結晶半導体薄膜の形成方法。
14. 前記材料ガスは、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられたしきり状電極間の隙間を通り、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１１または請求項１２に記載の非単結晶半導体薄膜の形成方法。
15. 前記材料ガスは、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられたしきり状電極に設けたガス穴を通り、複数の前記しきり状電極を順次横切るように流れることによって、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１１または請求項１２に記載の非単結晶半導体薄膜の形成方法。
16. 前記材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるようにして、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１１〜請求項１５のいずれか１項に記載の非単結晶半導体薄膜の形成方法。

Images