JPH09232379A

JPH09232379A - 半導体装置およびその製造方法

Info

Publication number: JPH09232379A
Application number: JP29230396A
Authority: JP
Inventors: Tetsuo Kawakita; 哲郎河北; Kazuhiko Matsumura; 和彦松村; Ichiro Yamane; 一郎山根
Original assignee: Matsushita Electronics Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-12-18
Filing date: 1996-11-05
Publication date: 1997-09-05
Anticipated expiration: 2016-11-05
Also published as: JP3505328B2

Abstract

(57)【要約】【課題】第１の半導体チップと第２の半導体チップと
が積層されてなる半導体装置の小型化を図ると共に、第
１の半導体チップと第２の半導体チップとが電気的に確
実に導通されるようにする。【解決手段】第１の機能素子を有する第１の半導体チ
ップ１１０の主面には、第１の機能素子の電気的特性を
検査するための第１の検査用電極１１１と、第１の機能
素子と電気的に接続されている第１の接続用電極１１２
とが形成されている。第２の半導体素子を有する第２の
半導体チップ１２０の主面には、第２の機能素子の電気
的特性を検査するための第２の検査用電極１２１と、第
２の機能素子と電気的に接続されている第２の接続用電
極１２２とが形成されている。第１の接続用電極１１２
の上に形成された第１のバンプ１１３と第２の接続用電
極１２２の上に形成された第３のバンプ１２３とが接合
した状態で、第１の半導体チップ１１０と第２の半導体
チップ１２０とは絶縁性樹脂１３０により一体化されて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチメディア機
器や携帯機器等の高度な電子機器を達成するための高機
能ＬＳＩを備えた半導体装置及びその製造方法に関する
ものである。

【０００２】

【従来の技術】近年、電子機器の高機能化の傾向は益々
強くなる傾向にある。この傾向に伴って電子機器に搭載
されるＬＳＩに求められる特性も高機能化の傾向にあ
る。

【０００３】しかしながら、ＬＳＩに求められる機能の
全てを１チップ化することは開発期間の長期化及び開発
コストの増加等の大きな問題がある。そこで、これらの
問題を解決する１つの手段として、異なる種類のＬＳＩ
が形成された半導体チップ同士を積層化して一体化する
技術が提案されている。

【０００４】以下、図面を参照しながら、異なるＬＳＩ
が形成された半導体チップ同士が積層されてなる従来の
半導体装置について説明する。

【０００５】図１９は従来の半導体装置の断面構造を示
しており、図１９に示すように、第１の半導体チップ１
１と第２の半導体チップ１２とは、第１の半導体チップ
１１に形成された第１のアルミ電極１３と第２の半導体
チップ１２に形成された第２のアルミ電極１４とがバン
プ１５を介して接合されることにより、電気的に接続さ
れている。この場合、第１及び第２のアルミ電極１３、
１４とバンプ１５とは金属的な接合をしており、第１及
び第２のアルミ電極１３、１４とバンプ１５との接合構
造としては次に説明する２つの構造が知られている。

【０００６】第１の接合構造は、図２０に示すように、
例えば、半導体チップ２１のアルミ電極２２の上にＴｉ
−Ｐｄ−ＡｕやＴｉＷ−Ａｕ等からなるバリヤメタル２
３を形成した後、該バリアメタル２３に電解めっき法に
よりＡｕを析出させることにより、Ａｕよりなるバンプ
２４を形成する方法である。

【０００７】第２の接合構造は、図２１に示すように、
電解めっき法により基板２５上に予め選択的にバンプ２
４を形成しておき、加熱された加圧・加熱ツール２６を
用いてバンプ２４を半導体チップ２１のアルミ電極２２
に加圧することにより、バンプ２４をアルミ電極２２に
熱転写する方法である。

【０００８】前記の第１及び第２の方法のいずれの方法
においても、半導体チップ２１のアルミ電極２２にバン
プ２４を形成する工程は、非常に多く且つ複雑なプロセ
スが必要となる。また、半導体チップ２１のアルミ電極
２２にバンプ２４を形成する工程において、良品であっ
た半導体チップ２１が不良化することもあるので、全体
としての半導体装置の製造コストが増大するという問題
もある。

【０００９】そこで、最近では無電解めっき法によって
バンプ２４を形成する方法が提案されている。この電解
めっきによる方法は、図２２に示すようなプロセスで行
なうことができる。すなわち、ＮａＯＨ溶液や燐酸溶液
を用いるライトエッチングをアルミ電極２２に施して、
アルミ電極２２の表面の自然酸化膜を除去した後、アル
ミ電極２２の表面が再度酸化することを防ぐために、ア
ルミ電極２２の表面に対してジンケート処理を施して、
アルミ電極２２の表面にＺｎ層を形成する。その後、半
導体チップ２１を無電解のＮｉめっき液に浸漬して、Ｚ
ｎとＮｉとの置換反応を起こさせてアルミ電極２２の表
面にＮｉを析出させる。所定の膜厚のＮｉを析出させた
後、半導体チップ２１をＡｕの無電解めっき液に浸漬し
て、析出したＮｉの表面に薄くＡｕめっきを行なう。こ
の無電解めっきを用いる方法によると、半導体チップ２
１を無電解めっき液に浸漬するだけで、アルミ電極２２
に直接且つ選択的にバンプ２４が形成できるので、大き
なコストメリットがある。

【００１０】

【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置は、以下に説明するような種々の問題を
有している。

【００１１】まず、半導体装置の製造プロセスにおいて
は、拡散プロセスが終了してバンプの形成プロセスを行
なう前に、通常、半導体チップに対してプローブ検査を
行なうが、この際、プローバーのプローブ端子をアルミ
電極に接触させる必要があるので、アルミ電極の面積を
所定以下に小さくできない。アルミ電極は数百個から数
千個も設けられるので、半導体チップひいては半導体チ
ップ同士が積層されてなる半導体装置の小型化が制約を
受けるという問題がある。

【００１２】また、プローブ検査を行なう際、金属製の
プローバーがアルミ電極の表面に接触してスクライブす
るので、アルミ電極の表面に傷ができるという問題があ
る。この状態で後工程の無電解めっきを行なうと、アル
ミ電極の表面の形状がそのまま反映する状態でＮｉが析
出していくため、バンプの最終形状がいびつになる。こ
の結果、半導体チップに形成された多数のバンプの高さ
にばらつきが生じるので、第１の半導体チップと第２の
半導体チップとを積層したときに、第１の半導体チップ
の第１のアルミ電極と第２の半導体チップの第２のアル
ミ電極との間に電気的な導通が取れない場合が生じてし
まうという問題がある。

【００１３】また、半導体チップに面積の異なるアルミ
電極を形成した場合、無電解めっきにより例えばＮｉを
析出させてバンプを形成すると、面積の大きいアルミ電
極に形成されるバンプは面積の小さいアルミ電極に形成
されるバンプに比べて高さが高くなる。このため、第１
の半導体チップと第２の半導体チップとを積層した場
合、面積の大きいアルミ電極は対向するアルミ電極と電
気的導通が取りやすいが、面積の小さいアルミ電極は対
向するアルミ電極と電気的導通が取りにくくなり、不良
品が発生するという問題がある。

【００１４】前記に鑑み、本発明は、第１の半導体チッ
プと第２の半導体チップとが積層されてなる半導体装置
の小型化を図ると共に、第１の半導体チップと第２の半
導体チップとが電気的に確実に導通されるようにするこ
とを目的とする。

【００１５】

【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明は、第１及び第２の半導体チップに
形成される電極を、電気的接続をするための接続用電極
とプローブ検査に用いる検査用電極とに分けて形成し、
接続用電極は電気的接続が取れる範囲で面積を小さくす
る一方、検査用電極の面積はプローブ端子が接触可能な
程度の大きさにするものである。

【００１６】具体的に請求項１の発明が講じた解決手段
は、半導体装置を、第１の機能素子を有する第１の半導
体チップと、第２の機能素子を有する第２の半導体チッ
プと、前記第１の半導体チップの主面に形成され、前記
第１の機能素子の電気的特性を検査するための第１の検
査用電極と、前記第１の半導体チップの主面に形成さ
れ、前記第１の検査用電極よりも小さい面積を有し且つ
前記第１の機能素子と電気的に接続されている第１の接
続用電極と、前記第２の半導体チップの主面に形成さ
れ、前記第２の機能素子の電気的特性を検査するための
第２の検査用電極と、前記第２の半導体チップの主面に
形成され、前記第２の検査用電極よりも小さい面積を有
し且つ前記第２の機能素子と電気的に接続されている第
２の接続用電極と、前記第１の接続用電極及び前記第２
の接続用電極のうちの少なくとも一方の上に形成された
バンプとを備え、前記第１の半導体チップと前記第２の
半導体チップとは、それぞれの主面が対向する状態で両
者の間に介在する絶縁性樹脂により一体化されており、
前記第１の機能素子と前記第２の機能素子とは、前記第
１の接続用電極と前記第２の接続用電極とが前記バンプ
を介して接合することにより、電気的に接続している構
成とするものである。

【００１７】請求項１の構成により、第１の半導体チッ
プの主面に形成される電極を、第１の機能素子の電気的
特性を検査するための第１の検査用電極と、第１の機能
素子と電気的に接続されている第１の接続用電極とに分
けて形成したと共に、第２の半導体チップの主面に形成
される電極を、第２の機能素子の電気的特性を検査する
ための第２の検査用電極と、第２の機能素子と電気的に
接続されている第２の接続用電極とに分けて形成したた
め、第１及び第２の接続用電極にプローブ検査用のプロ
ーブ端子を接触する必要がないので、プローブ検査工程
において第１及び第２の接続用電極に傷が付着しない。

【００１８】請求項２の発明は、請求項１の構成に、前
記バンプは、該バンプの先端部と一体に形成され、該バ
ンプの先端面と該バンプと対向する前記第１又は第２の
接続用電極との隙間又は該バンプ同士の隙間のばらつき
を吸収する隙間調整用バンプを有している構成を付加す
るものである。

【００１９】請求項３の発明は、請求項２の構成に、前
記隙間調整用バンプは軟金属よりなる構成を付加するも
のである。

【００２０】請求項４の発明は、請求項１の構成に、前
記第２の半導体チップは前記第１の半導体チップよりも
大きいと共に、前記第２の検査用電極は前記第２の半導
体チップの周縁部における前記第１の半導体チップと対
向していない領域に形成されている構成を付加するもの
である。

【００２１】請求項５の発明は、請求項１の構成に、前
記バンプは無電解めっき法により形成されている構成を
付加するものである。

【００２２】請求項６の発明は、請求項１の発明に係る
半導体装置の製造方法であって、第１の機能素子を有す
る第１の半導体チップの主面に、前記第１の機能素子の
電気的特性を検査するための第１の検査用電極及び該第
１の検査用電極よりも小さい面積を有し且つ前記第１の
機能素子と電気的に接続されている第１の接続用電極を
形成すると共に、第２の機能素子を有する第２の半導体
チップの主面に、前記第２の機能素子の電気的特性を検
査するための第２の検査用電極及び該第２の検査用電極
よりも小さい面積を有し且つ前記第２の機能素子と電気
的に接続されている第２の接続用電極を形成する電極形
成工程と、前記第１の接続用電極及び前記第２の接続用
電極のうちの少なくとも一方の上にバンプを形成するバ
ンプ形成工程と、前記第１の接続用電極と前記第２の接
続用電極とを前記バンプを介して接合する接合工程と、
前記第１の半導体チップと前記第２の半導体チップと
を、それぞれの主面が対向する状態で両者の間に介在す
る絶縁性樹脂により一体化する一体化工程とを備えてい
る構成とするものである。

【００２３】請求項６の構成により、第１の半導体チッ
プの主面には、第１の機能素子の電気的特性を検査する
ための第１の検査用電極及び第１の機能素子と電気的に
接続されている第１の接続用電極とが形成されていると
共に、第２の半導体チップの主面には、第２の機能素子
の電気的特性を検査するための第２の検査用電極及び第
２の機能素子と電気的に接続されている第２の接続用電
極が形成されているため、第１及び第２の検査用電極を
プローブ検査用に用いる一方、第１及び第２の接続用電
極にはプローブ端子を接触させる必要がない。

【００２４】請求項７の発明は、請求項６の構成に、バ
ンプ形成工程は、前記バンプの先端部に、該バンプの先
端面と該バンプと対向する前記第１又は第２の接続用電
極との隙間又は該バンプ同士の隙間のばらつきを吸収す
る隙間調整用バンプを一体的に形成する工程を含む構成
を付加するものである。

【００２５】請求項８の発明は、請求項７の構成に、前
記バンプ形成工程は、前記バンプの先端部に、軟金属よ
りなる前記隙間調整用バンプを形成する工程を含む構成
を付加するものである。

【００２６】請求項９の発明は、請求項７の構成に、前
記バンプ形成工程は、前記隙間調整用バンプを基板の平
坦面に形成しておいた後、前記バンプを前記隙間調整用
バンプに押圧して転写することにより、前記バンプの先
端部に前記隙間調整用バンプを形成する工程を含む構成
を付加するものである。

【００２７】請求項１０の発明は、請求項６の構成に、
前記電極形成工程は、前記第１の半導体チップよりも大
きい前記第２の半導体チップの周縁部における前記第１
の半導体チップと対向しない領域に前記第２の検査用電
極を形成する工程を含む構成を付加するものである。

【００２８】請求項１１の発明は、請求項６の構成に、
前記バンプ形成工程は、無電解めっき法により前記バン
プを形成する工程を含む構成を付加するものである。

【００２９】

【発明の実施の形態】

（第１の実施の形態）以下、本発明の第１の実施形態に
係る半導体装置について、図１を参照しながら説明す
る。

【００３０】図１は第１の実施形態に係る半導体装置の
断面構造を示しており、図示は省略するが、第１の半導
体チップ１１０内には第１の機能素子が形成されている
と共に、第２の半導体チップ１２０内には第２の機能素
子が形成されている。

【００３１】図１に示すように、第１の半導体チップ１
１０の主面には、第１の機能素子の電気的特性を検査す
るためのアルミニウムよりなる第１の検査用電極１１１
と、該第１の検査用電極１１１よりも小さい面積を有
し、第１の機能素子と電気的に接続されているアルミニ
ウムよりなる第１の接続用電極１１２とが形成されてい
る。また、第１の半導体チップ１２０の主面には、第２
の機能素子の電気的特性を検査するためのアルミニウム
よりなる第２の検査用電極１２１と、該第２の検査用電
極１２１よりも小さい面積を有し、第２の機能素子と電
気的に接続されているアルミニウムよりなる第２の接続
用電極１２２とが形成されている。この場合、第１の接
続用電極１１２と第２の接続用電極１２２とは互いに対
向する位置に形成されている。

【００３２】第１の接続用電極１１２の上には第１のバ
ンプ１１３が形成されていると共に、第１の検査用電極
１１１の上には第２のバンプ１１４が形成されおり、第
１の半導体チップ１１０の主面における第１のバンプ１
１３及び第２のバンプ１１４が形成されていない領域に
は第１の保護膜１１５が形成されている。また、第２の
接続用電極１２２の上には第３のバンプ１２３が形成さ
れていると共に、第２の検査用電極１２１の上には第４
のバンプ１２４が形成されており、第２の半導体チップ
１２０の主面における第３のバンプ１２３及び第４のバ
ンプ１２４が形成されていない領域には第２の保護膜１
２５が形成されている。この場合、第１、第２、第３及
び第４のバンプ１１３、１１４、１２３、１２４は、そ
れぞれ無電解めっき法により形成されたＺｎ層、Ｎｉ層
及びＡｕ層よりなる３層構造を有している。

【００３３】第１の接続用電極１１２と第１の検査用電
極１１１とは図示しない第１の金属配線により接続され
ていると共に、第２の接続用電極１２２と第２の検査用
電極１２１とは第２の金属配線１２６により接続されて
いる。これにより、第１の検査用電極１１１は第１の接
続用電極１１２を介して第１の機能素子と電気的に接続
されていると共に、第２の検査用電極１２１は第２の接
続用電極１２２を介して第２の機能素子と電気的に接続
されている。尚、第１の検査用電極１１１は第１の接続
用電極１１２を介することなく第１の機能素子と直接に
接続されていてもよいし、また、第２の検査用電極１２
１は第２の接続用電極１２２を介することなく第２の機
能素子と直接に接続されていてもよい。

【００３４】第１のバンプ１１３と第３のバンプ１２３
とが接合することにより、第１の接続用電極１１２と第
２の接続用電極１２２とは電気的に接続されている。ま
た、第１の半導体チップ１１０と第２の半導体チップ１
２０とは、それぞれの主面が対向する状態で両者の間に
介在する絶縁性樹脂１３０により一体化されている。

【００３５】第１の実施形態に係る半導体装置による
と、第１の半導体チップ１１０においては第１の接続用
電極１１２と第１の検査用電極１１１とを設けると共
に、第２の半導体チップ１２０においては第２の接続用
電極１２２と第２の検査用電極１２１とを設けたため、
第１及び第２の検査用電極１１１、１２１にプローブ端
子を接触する一方、第１及び第２の接続用電極１１２、
１２２にプローブ端子を接触することなく、プローブ検
査を行なうことができる。このため、第１及び第２の接
続用電極１１２、１２２にプローブ検査工程において傷
が付着する事態を回避できるので、該第１及び第２の接
続用電極１１２、１２２の上に、良好な形状を持ち且つ
高さが均一な第１及び第３のバンプ１１３、１２３を形
成することができ、これにより、第１のバンプ１１３と
第２のバンプ１２３との接合が確実になる。

【００３６】また、プローブ端子が接続されるために所
定の大きさが必要な第１及び第２の検査用電極１１１、
１２１の数をプローブ検査に必要な限度で低減すること
ができる。また、第１及び第２の接続用電極１１２、１
２２の面積を第１及び第３のバンプ１１３、１２３を介
して接合できる程度に小さくできると共に、第１及び第
２の接続用電極１１２、１２２は面積が小さいために配
置する場所に制約がなくなり、第１及び第２の半導体チ
ップ１１０、１２０の主面における僅かな領域に設ける
ことができる。このため、第１及び第２の半導体チップ
１１０、１２０を小型化することが可能になる。

【００３７】また、第１、第２、第３及び第４のバンプ
１１３、１１４、１２３、１２４を無電解めっき法によ
り形成するため、第１及び第２の検査用電極１１１、１
２１並びに第１及び第２の接続用電極１１２、１２２を
無電解めっき液に浸漬するだけで、第１、第２、第３及
び第４のバンプ１１３、１１４、１２３、１２４を選択
的に形成できるので、製造コストを低減することができ
る。

【００３８】また、第２の半導体チップ１２０は第１の
半導体チップ１１０よりも大きいと共に、第２の検査用
電極１２１は第２の半導体チップ１２０の周縁部におけ
る第１の半導体チップ１１０と対向していない領域に形
成されているため、第２の検査用電極１２１にプローブ
端子を接触させて、第１の半導体チップ１１０と第２の
半導体チップ１２０とが一体化されてなる半導体装置に
対してプローブ検査を行なうことができる。

【００３９】以下、第１の実施形態に係る半導体装置の
製造方法について図２〜図１０を参照しながら説明す
る。

【００４０】まず、第１の機能素子が形成された第１の
半導体チップ１１０の主面に第１の検査用電極１１１及
び第１の接続用電極１１２を形成した後、図２に示すよ
うに、第１の半導体チップ１１０の主面における第１の
バンプ１１３及び第２のバンプ１１４を形成しない領域
に第１の保護膜１１５を堆積し、その後、第１の検査用
電極１１１及び第１の接続用電極１１２に対して脱脂処
理及びライトエッチングを行なって、第１の検査用電極
１１１及び第１の接続用電極１１２の表面に形成された
自然酸化膜１１６のうち第１の保護膜１１５から露出す
る部分を除去する。

【００４１】次に、第１の検査用電極１１１及び第１の
接続用電極１１２の再酸化を防止するために、無電解Ｎ
ｉめっきの前処理工程として、第１の検査用電極１１１
及び第１の接続用電極１１２の表面に対してＺｎ置換処
理を行なって、図３に示すように、第１の検査用電極１
１１及び第１の接続用電極１１２の表面にＺｎ層１１７
を形成する。尚、前処理工程としては、Ｚｎ層１１７を
形成する代わりに、Ｐｄ層やＮｉ層を形成してもよい。

【００４２】次に、第１の検査用電極１１１及び第１の
接続用電極１１２を無電解Ｎｉめっき液に浸漬して、図
４に示すように、第１及び第２のバンプ１１３、１１４
のコアとなるＮｉ厚付け層１１８を形成する。

【００４３】次に、第１の検査用電極１１１及び第１の
接続用電極１１２を無電解Ａｕめっき液に浸漬して、図
５に示すように、Ｎｉ厚付け層１１８の表面にＡｕ層１
１９を形成する。これにより、Ｚｎ層、Ｎｉ層及びＡｕ
層の３層構造よりなる第１及び第２のバンプ１１３、１
１４が形成される。

【００４４】尚、図示は省略しているが、第２の機能素
子が形成された第２の半導体チップ１２０の主面に第２
の検査用電極１２１及び第２の接続用電極１２２を形成
した後、第２の半導体チップ１２０の主面における第３
のバンプ１２３及び第４のバンプ１２４を形成しない領
域に第１の保護膜１２５を堆積し、その後、第２の検査
用電極１２１及び第２の接続用電極１２２の表面に、Ｚ
ｎ層、Ｎｉ層及びＡｕ層よりなる第３及び第４のバンプ
１２３、１２４を形成する。

【００４５】以下、第１及び第２の検査用電極１１１、
１２１、第１及び第２の接続用電極１１２、１２２並び
に第１〜第４のバンプ１１３、１１４、１２３、１２４
の寸法及び具体的な製造方法について説明する。

【００４６】第１の実施形態においては、第１及び第２
の検査用電極１１１、１２１の寸法は９２×９２μｍ、
ピッチは１５０μｍであって、第１及び第２の接続用電
極１１２、１２２の寸法は１５μｍφ、ピッチは３０μ
ｍである。また、第１及び第２の検査用電極１１１、１
２１並びに第１及び第２の接続用電極１１２、１２２
は、スパッタ法により形成し、厚さは約１μｍであっ
て、材料はＡｌ−１％Ｓｉ−０．５％Ｃｕである。

【００４７】第１及び第２の保護膜１１５、１２５は厚
さ１μｍのＳｉ₃ Ｎ₄ 膜である。

【００４８】第１及び第２の検査用電極１１１、１２１
並びに第１及び第２の接続用電極１１２、１２２に対す
るライトエッチング処理としては、第１及び第２の検査
用電極１１１、１２１並びに第１及び第２の接続用電極
１１２、１２２をリン酸溶液又はＮａＯＨ溶液に浸漬し
て、各電極の表面を０．１μｍ程度除去する。

【００４９】第１及び第２の検査用電極１１１、１２１
並びに第１及び第２の接続用電極１１２、１２２に対す
るＺｎ置換処理としては、約５０ｎｍの膜厚を有するＺ
ｎ層１１７を形成する。

【００５０】Ｎｉ厚付け層１１８の形成工程としては、
無電解Ｎｉめっき液として硫酸ニッケルを主成分とする
ものを用いて、９０℃の無電解Ｎｉめっき液に１０分間
浸漬することにより行ない、厚さが約４μｍのＮｉ厚付
け層１１８を析出させる。

【００５１】Ａｕ層１１９の形成工程としては、無電解
Ａｕめっき液としてシアン系のものを用いて、９０℃の
無電解Ａｕめっき液に３０分間浸漬することにより行な
い、厚さが０．１〜０．３μｍ程度のＡｕ層１１９を形
成する。尚、通常の膜厚のＡｕ層１１９に代えて厚肉の
Ａｕ層を形成する場合には、Ａｕ層１１９の表面に厚付
け用のＡｕめっきを行なう。この場合には、７３℃のシ
アン系のめっき液に２０分程度浸漬することにより、厚
さが約２μｍ程度のＡｕ層を形成する。

【００５２】以下、第１の半導体チップ１１０と第２の
半導体チップ１２０とを積層して一体化する工程につい
て説明する。

【００５３】まず、図６に示すように、第１の半導体チ
ップ１１０をその裏面から加圧ツール１３２により保持
した状態で、第１の半導体チップ１１０の第１のバンプ
１１３と第２の半導体チップ１２０の第３のバンプ１２
３とを位置合わせする。

【００５４】次に、図７に示すように、第３のバンプ１
２３の上に全面に亘って光硬化型の絶縁性樹脂１３０を
塗布した後、図８に示すように、加圧ツール１３２を降
下させて第１の半導体チップ１１０を第２の半導体チッ
プ１２０に対して押圧することにより、第１のバンプ１
１３と第３のバンプ１２３とを接合する。この工程にお
いて、第１の半導体チップ１１０を第２の半導体チップ
１２０に対して押圧すると、絶縁性樹脂１３０は第１の
バンプ１１３と第３のバンプ１２３と間から周辺に押し
出されて両者の間には実質的に残存しない。

【００５５】次に、図９に示すように、第１の半導体チ
ップ１１０と第２の半導体チップ１２０との間に存在す
る絶縁性樹脂１３０に対して紫外線照射装置１３３から
紫外線を照射して絶縁性樹脂１３０を硬化させることに
より、第１の半導体チップ１１０と第２の半導体チップ
１２０とを一体化する。

【００５６】次に、図１０に示すように、加圧ツール１
３２を上昇させて、第１の半導体チップ１１０の裏面に
加えていた加圧力を解放すると、第１の実施形態に係る
半導体装置が得られる。

【００５７】（第２の実施の形態）以下、本発明の第２
の実施形態に係る半導体装置について、図１１を参照し
ながら説明する。

【００５８】第２の実施形態において、第１の実施形態
と同様の部材には同一の符号を付すことにより説明を省
略する。

【００５９】第２の実施形態の特徴として、第１のバン
プ１１３又は第３のバンプ１２３の先端部には、第１の
バンプ１１３と第２のバンプ１２３との隙間のばらつき
を吸収する軟金属よりなる隙間調整用バンプ１３５が一
体的に設けられている。このため、第１又は第２の接続
用電極１１２、１２２の面積が異なることに起因して第
１のバンプ１１３と第３のバンプ１２３との隙間にばら
つきが生じても、第１のバンプ１１３と第３のバンプ１
２３とを確実に接合することができるので、第１の接続
用電極１１２と第２の接続用電極１２２とを確実に接続
することができる。

【００６０】以下、第２の実施形態に係る半導体装置の
製造方法について図１２〜図１８を参照しながら説明す
る。

【００６１】まず、第１の実施形態に係る半導体装置の
製造方法と同様にして、第１の機能素子が形成された第
１の半導体チップ１１０の主面に第１の検査用電極１１
１及び第１の接続用電極１１２を形成した後、第１の半
導体チップ１１０の主面における第１のバンプ１１３及
び第２のバンプ１１４を形成しない領域に第１の保護膜
１１５を堆積する（図１１を参照）。その後、第１の検
査用電極１１１及び第１の接続用電極１１２の表面に形
成された自然酸化膜のうち第１の保護膜１１５から露出
する部分を除去した後、第１の検査用電極１１１及び第
１の接続用電極１１２に第２のバンプ１１４及び第１の
バンプ１１３をそれぞれ形成する。

【００６２】次に、図１２に示すように、基板１３６の
上における第１のバンプ１１３と対応する位置に、電解
めっき法によりインジウムやインジウム−錫合金等の軟
金属よりなる隙間調整用バンプ１３５を形成する。隙間
調整用バンプ１３５は、直径が約１０〜２０μｍφで、
高さが５〜１０μｍ程度に形成する。その後、第１の半
導体チップ１１０をその裏面から加圧・加熱ツール１３
７により保持した状態で、第１の半導体チップ１１０の
第１のバンプ１１３と基板１３６上の隙間調整用バンプ
１３５とを位置合わせする。その後、加圧・加熱ツール
１３７を下降させて、隙間調整用バンプ１３５を第１の
バンプ１１３に熱転写した後、図１３に示すように、加
圧・加熱ツール１３７を上昇させる。この場合、加圧・
加熱ツール１３７の温度は１５０℃〜２５０℃程度であ
って、加圧力は１つの第１の接続用電極１１２当たり約
１〜１０ｇ程度である。このような加圧力で熱転写する
と、軟金属よりなる隙間調整用バンプ１３５が変形し
て、第１のバンプ１１３に熱転写された隙間調整用バン
プ１３５の先端面の第１の半導体チップ１１０の主面か
らの高さが均等になる。

【００６３】尚、隙間調整用バンプ１３５の形成方法と
しては、熱転写法に代えて、軟金属の溶融液に第１のバ
ンプ１１３の先端部をディップすることにより、第１の
バンプ１１３の先端部に隙間調整用バンプ１３５を一体
に形成してもよい。

【００６４】次に、第１の実施形態に係る半導体装置の
製造方法と同様にして、第２の機能素子が形成された第
２の半導体チップ１２０の主面に第２の検査用電極１２
１及び第２の接続用電極１２２を形成した後、第２の半
導体チップ１２０の主面における第３のバンプ１２３及
び第４のバンプ１２４を形成しない領域に第２の保護膜
１２５を堆積する（図１１を参照）。その後、第２の検
査用電極１２１及び第２の接続用電極１２２の表面に形
成された自然酸化膜のうち第２の保護膜１２５から露出
する部分を除去した後、第２の検査用電極１２１及び第
２の接続用電極１２２に第４のバンプ１２４及び第３の
バンプ１２３をそれぞれ形成する。

【００６５】次に、図１４に示すように、第１の半導体
チップ１１０をその裏面から加圧・加熱ツール１３７に
より保持した状態で、第１の半導体チップ１１０の第１
のバンプ１１３と第２の半導体チップ１２０の第３のバ
ンプ１２３とを位置合わせする。

【００６６】次に、図１５に示すように、第３のバンプ
１２３の上に全面に亘って光硬化型の絶縁性樹脂１３０
を塗布した後、図１６に示すように、加圧・加熱ツール
１３７を降下させて第１の半導体チップ１１０を第２の
半導体チップ１２０に対して押圧することにより、第１
のバンプ１１３と第３のバンプ１２３とを接合する。絶
縁性樹脂１３０は第１のバンプ１１３と第３のバンプ１
２３と間から周辺に押し出されて両者の間には実質的に
残存しない。

【００６７】次に、図１７に示すように、第１の半導体
チップ１１０と第２の半導体チップ１２０との間に存在
する絶縁性樹脂１３０に対して紫外線照射装置１３３か
ら紫外線を照射して絶縁性樹脂１３０を硬化させること
により、第１の半導体チップ１１０と第２の半導体チッ
プ１２０とを一体化する。

【００６８】次に、図１８に示すように、加圧・加熱ツ
ール１３７を上昇させて、第１の半導体チップ１１０の
裏面に加えていた加圧力を解放すると、第２の実施形態
に係る半導体装置が得られる。

【００６９】尚、第１及び第２の実施形態においては、
第１の検査用電極１１１に第２のバンプ１１４を形成す
ると共に第２の検査用電極１２１に第４のバンプ１２４
を形成したが、第２のバンプ１１４及び第４のバンプ１
２４は形成しなくてもよい。

【００７０】また、第１及び第２の実施形態において
は、第１の接続用電極１１２に第１のバンプ１１３を形
成すると共に、第２の接続用電極１２２に第３のバンプ
１２３を形成したが、第１のバンプ１１３及び第３のバ
ンプ１２３のうちの一方のバンプはなくてもよい。この
場合には、第１の接続用電極１２２と第２の接続用電極
１２２とは第１のバンプ１１３又は第３のバンプ１２３
を介して接合される。

【００７１】

【発明の効果】請求項１の発明に係る半導体装置による
と、第１及び第２の接続用電極にプローブ検査用のプロ
ーブ端子を接触する必要がないため、プローブ検査工程
において第１及び第２の接続用電極に傷が付着しないの
で、第１又は第２の接続用電極の上に形成されるバンプ
の形状がいびつになったりバンプの高さにばらつきが生
じたりする事態を回避でき、これにより、第１の接続用
電極と第２の接続用電極とがバンプを介して確実に接合
する。

【００７２】また、従来は、接続用と検査用とを兼ねた
１種類の電極を備えていたため、すべての電極の面積を
プローブ端子が接触可能な程度に大きくしていたが、請
求項１の発明によると、電極を接続用と検査用とに分け
たため、プローブ端子が接触可能な大きい面積の第１及
び第２の検査用電極の数をプローブ検査に必要な最低限
の数に低減できると共に、第１及び第２の接続用電極の
面積をプローブ端子が接触しないのでバンプを介して接
合可能な程度に小さくできるため、第１及び第２の半導
体チップの大きさを小さくできるので、両者が一体化さ
れてなる半導体装置の小型化を図ることができる。従っ
て、請求項１の発明によると、異なるＬＳＩが形成され
た半導体チップ同士が積層されてなる半導体装置の安定
性及び信頼性の向上並びに小型化を図ることができる。

【００７３】請求項２の発明に係る半導体装置による
と、バンプは、該バンプの先端部と一体に形成され、該
バンプの先端面と該バンプと対向する第１又は第２の接
続用電極との隙間又は該バンプ同士の隙間のばらつきを
吸収する隙間調整用バンプを有しているため、第１又は
第２の接続用電極の大きさの不揃いに起因してバンプの
高さがばらついても、第１の接続用電極と第２の接続用
電極とを確実に接続することができる。また、第１の接
続用電極と第２の接続用電極との接続を確実にするため
に第１の半導体チップと第２の半導体チップとを大きな
加圧力で押圧しなくてもよいため、第１の半導体チップ
に形成された第１の機能素子又は第２の半導体チップに
形成された第２の機能素子の特性が大きな加圧力によっ
て損なわれる事態を回避できるので、半導体装置の歩留
まりが向上する。

【００７４】請求項３の発明に係る半導体装置による
と、隙間調整用バンプは軟金属よりなるため、バンプの
先端部に隙間調整用バンプを転写する工程又は第１の半
導体チップと第２の半導体チップとを互いに押圧する工
程において隙間調整用バンプは容易に変形するので、隙
間調整用バンプはバンプの先端面と該バンプと対向する
第１又は第２の接続用電極との隙間又は該バンプ同士の
隙間のばらつきを確実に吸収することができる。

【００７５】請求項４の発明に係る半導体装置による
と、第２の半導体チップは第１の半導体チップよりも大
きいと共に、第２の検査用電極は第２の半導体チップの
周縁部における第１の半導体チップと対向していない領
域に形成されているため、第２の検査用電極にプローブ
端子を接触させることにより、第１の半導体チップと第
２の半導体チップとが一体化されてなる半導体装置に対
して容易にプローブ検査を行なうことができる。

【００７６】請求項５の発明に係る半導体装置による
と、バンプは無電解めっき法により形成されているた
め、第１又は第２の接続用電極を無電解めっき液に浸漬
するだけで、第１又は第２の接続用電極に選択的にバン
プを形成することができるので、半導体装置の製造コス
トを低減することができる。

【００７７】請求項６の発明に係る半導体装置の製造方
法によると、第１の半導体チップの主面に第１の検査用
電極及び第１の接続用電極を形成すると共に、第２の半
導体チップの主面に第２の検査用電極及び第２の接続用
電極を形成する工程を備えているため、第１及び第２の
検査用電極をプローブ検査用に用いる一方、第１及び第
２の接続用電極にはプローブ端子を接触させる必要がな
いので、第１又は第２の接続用電極の上に形成されるバ
ンプの形状がいびつになったりバンプの高さにばらつき
が生じたりする事態を回避でき、これにより、第１の接
続用電極と第２の接続用電極とをバンプを介して確実に
接合することができる。

【００７８】請求項７の発明に係る半導体装置の製造方
法によると、バンプ形成工程は、バンプの先端部に、該
バンプの先端面と該バンプと対向する第１又は第２の接
続用電極との隙間又は該バンプ同士の隙間のばらつきを
吸収する隙間調整用バンプを一体的に形成する工程を含
むため、第１又は第２の接続用電極の大きさの不揃いに
起因してバンプの高さがばらついても、第１の接続用電
極と第２の接続用電極とを確実に接続することができ
る。

【００７９】請求項８の発明に係る半導体装置の製造方
法によると、バンプ形成工程は、バンプの先端部に、軟
金属よりなる隙間調整用バンプを形成する工程を含むた
め、隙間調整用バンプが容易に変形するので、隙間調整
用バンプは、バンプの先端面と該バンプと対向する第１
又は第２の接続用電極との隙間又はバンプ同士の隙間の
ばらつきを確実に吸収することができる。

【００８０】請求項９の発明に係る半導体装置の製造方
法によると、バンプ形成工程は、隙間調整用バンプを基
板の平坦面に形成しておいた後、隙間調整用バンプをバ
ンプに転写するため、転写工程において、隙間調整用バ
ンプの先端面の第１又は第２の半導体チップの主面から
の高さが均等になるので、隙間調整用バンプは、バンプ
の先端面と該バンプと対向する第１又は第２の接続用電
極との隙間又はバンプ同士の隙間のばらつきを確実に吸
収することができる。

【００８１】請求項１０の発明に係る半導体装置の製造
方法によると、電極形成工程は、第１の半導体チップよ
りも大きい第２の半導体チップの周縁部における第１の
半導体チップと対向しない領域に第２の検査用電極を形
成する工程を含むため、第１の半導体チップと第２の半
導体チップとが一体化された状態で第２の検査用電極に
プローブ端子を接触させることにより、第１の半導体チ
ップと第２の半導体チップとが一体化されてなる半導体
装置に対して容易にプローブ検査を行なうことができ
る。

【００８２】請求項１１の発明に係る半導体装置の製造
方法によると、バンプ形成工程は、無電解めっき法によ
りバンプを形成する工程を含むため、第１又は第２の接
続用電極を無電解めっき液に浸漬するだけで、第１又は
第２の接続用電極に選択的にバンプを形成することがで
きるので、半導体装置の製造コストを低減することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。

【図２】前記第１の実施形態に係る半導体装置の製造方
法におけるライトエッチング工程を示す断面図である。

【図３】前記第１の実施形態に係る半導体装置の製造方
法における無電解Ｎｉめっきの前処理工程を示す断面図
である。

【図４】前記第１の実施形態に係る半導体装置の製造方
法における無電解Ｎｉめっき処理工程を示す断面図であ
る。

【図５】前記第１の実施形態に係る半導体装置の製造方
法における無電解Ａｕめっき処理工程を示す断面図であ
る。

【図６】前記第１の実施形態に係る半導体装置の製造方
法におけるバンプ同士の位置合わせ工程を示す断面図で
ある。

【図７】前記第１の実施形態に係る半導体装置の製造方
法における絶縁性樹脂の塗布工程を示す断面図である。

【図８】前記第１の実施形態に係る半導体装置の製造方
法におけるバンプ同士の接合工程を示す断面図である。

【図９】前記第１の実施形態に係る半導体装置の製造方
法における絶縁性樹脂の硬化工程を示す断面図である。

【図１０】前記第１の実施形態に係る半導体装置の製造
方法における加圧力解放工程を示す断面図である。

【図１１】本発明の第２の実施形態に係る半導体装置の
断面図である。

【図１２】前記第２の実施形態に係る半導体装置の製造
方法における第１のバンプと隙間調整用バンプとの位置
合わせ工程を示す断面図である。

【図１３】前記第２の実施形態に係る半導体装置の製造
方法における隙間調整用バンプの熱転写工程を示す断面
図である。

【図１４】前記第２の実施形態に係る半導体装置の製造
方法における第１のバンプと隙間調整用バンプとの位置
合わせ工程を示す断面図である。

【図１５】前記第２の実施形態に係る半導体装置の製造
方法における絶縁性樹脂の硬化工程を示す断面図であ
る。

【図１６】前記第２の実施形態に係る半導体装置の製造
方法におけるバンプ同士の接合工程を示す断面図であ
る。

【図１７】前記第２の実施形態に係る半導体装置の製造
方法における絶縁性樹脂の硬化工程を示す断面図であ
る。

【図１８】前記第２の実施形態に係る半導体装置の製造
方法における加圧力解放工程を示す断面図である。

【図１９】従来の半導体装置の断面図である。

【図２０】従来の半導体装置の製造方法におけるアルミ
電極とバンプとの第１の接合構造を示す断面図である。

【図２１】従来の半導体装置の製造方法におけるアルミ
電極とバンプとの第２の接合構造を示す断面図である。

【図２２】従来の半導体装置の製造方法において無電解
めっき法によりバンプを形成する工程を示すフロー図で
ある。

【符号の説明】

１１０第１の半導体チップ１１１第１の検査用電極１１２第１の接続用電極１１３第１のバンプ１１４第２のバンプ１１５第１の保護膜１１７Ｚｎ層１１８Ｎｉ厚付け層１１９Ａｕ層１２０第２の半導体チップ１２１第２の検査用電極１２２第２の接続用電極１２３第３のバンプ１２４第４のバンプ１２５第２の保護膜１３０絶縁性樹脂１３２加圧ツール１３３紫外線照射装置１３５隙間調整用バンプ１３６基板１３７加圧・加熱ツール

───────────────────────────────────────────────────── フロントページの続き (72)発明者山根一郎大阪府高槻市幸町１番１号松下電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】第１の機能素子を有する第１の半導体チ
ップと、第２の機能素子を有する第２の半導体チップと、前記第１の半導体チップの主面に形成され、前記第１の
機能素子の電気的特性を検査するための第１の検査用電
極と、前記第１の半導体チップの主面に形成され、前記第１の
検査用電極よりも小さい面積を有し且つ前記第１の機能
素子と電気的に接続されている第１の接続用電極と、前記第２の半導体チップの主面に形成され、前記第２の
機能素子の電気的特性を検査するための第２の検査用電
極と、前記第２の半導体チップの主面に形成され、前記第２の
検査用電極よりも小さい面積を有し且つ前記第２の機能
素子と電気的に接続されている第２の接続用電極と、前記第１の接続用電極及び前記第２の接続用電極のうち
の少なくとも一方の上に形成されたバンプとを備え、前記第１の半導体チップと前記第２の半導体チップと
は、それぞれの主面が対向する状態で両者の間に介在す
る絶縁性樹脂により一体化されており、前記第１の機能素子と前記第２の機能素子とは、前記第
１の接続用電極と前記第２の接続用電極とが前記バンプ
を介して接合することにより、電気的に接続しているこ
とを特徴とする半導体装置。
【請求項２】前記バンプは、該バンプの先端部と一体
に形成され、該バンプの先端面と該バンプと対向する前
記第１又は第２の接続用電極との隙間又は該バンプ同士
の隙間のばらつきを吸収する隙間調整用バンプを有して
いることを特徴とする請求項１に記載の半導体装置。
【請求項３】前記隙間調整用バンプは軟金属よりなる
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】前記第２の半導体チップは前記第１の半
導体チップよりも大きいと共に、前記第２の検査用電極
は前記第２の半導体チップの周縁部における前記第１の
半導体チップと対向していない領域に形成されているこ
とを特徴とする請求項１に記載の半導体装置。
【請求項５】前記バンプは無電解めっき法により形成
されていることを特徴とする請求項１に記載の半導体装
置。
【請求項６】第１の機能素子を有する第１の半導体チ
ップの主面に、前記第１の機能素子の電気的特性を検査
するための第１の検査用電極及び該第１の検査用電極よ
りも小さい面積を有し且つ前記第１の機能素子と電気的
に接続されている第１の接続用電極を形成すると共に、
第２の機能素子を有する第２の半導体チップの主面に、
前記第２の機能素子の電気的特性を検査するための第２
の検査用電極及び該第２の検査用電極よりも小さい面積
を有し且つ前記第２の機能素子と電気的に接続されてい
る第２の接続用電極とを形成する電極形成工程と、前記第１の接続用電極及び前記第２の接続用電極のうち
の少なくとも一方の上にバンプを形成するバンプ形成工
程と、前記第１の接続用電極と前記第２の接続用電極とを前記
バンプを介して接合する接合工程と、前記第１の半導体チップと前記第２の半導体チップと
を、それぞれの主面が対向する状態で両者の間に介在す
る絶縁性樹脂により一体化する一体化工程とを備えてい
ることを特徴とする半導体装置の製造方法。
【請求項７】前記バンプ形成工程は、前記バンプの先
端部に、該バンプの先端面と該バンプと対向する前記第
１又は第２の接続用電極との隙間又は該バンプ同士の隙
間のばらつきを吸収する隙間調整用バンプを一体的に形
成する工程を含むことを特徴とする請求項６に記載の半
導体装置の製造方法。
【請求項８】前記バンプ形成工程は、前記バンプの先
端部に、軟金属よりなる前記隙間調整用バンプを形成す
る工程を含むことを特徴とする請求項７に記載の半導体
装置の製造方法。
【請求項９】前記バンプ形成工程は、前記隙間調整用
バンプを基板の平坦面に形成しておいた後、前記バンプ
を前記隙間調整用バンプに押圧して転写することによ
り、前記バンプの先端部に前記隙間調整用バンプを形成
する工程を含むことを特徴とする請求項７に記載の半導
体装置の製造方法。
【請求項１０】前記電極形成工程は、前記第１の半導
体チップよりも大きい前記第２の半導体チップの周縁部
における前記第１の半導体チップと対向しない領域に前
記第２の検査用電極を形成する工程を含むことを特徴と
する請求項６に記載の半導体装置の製造方法。
【請求項１１】前記バンプ形成工程は、無電解めっき
法により前記バンプを形成する工程を含むことを特徴と
する請求項６に記載の半導体装置の製造方法。