JPH09231200A - 信号補間装置 - Google Patents
信号補間装置Info
- Publication number
- JPH09231200A JPH09231200A JP28508296A JP28508296A JPH09231200A JP H09231200 A JPH09231200 A JP H09231200A JP 28508296 A JP28508296 A JP 28508296A JP 28508296 A JP28508296 A JP 28508296A JP H09231200 A JPH09231200 A JP H09231200A
- Authority
- JP
- Japan
- Prior art keywords
- value
- samples
- period
- signal
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0607—Non-recursive filters comprising a ROM addressed by the input data signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Complex Calculations (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 本発明は、信号の２つの連続したサンプルの
間の中間値を簡単な構成で得ることのできる補間装置を
提供することを目的とする。 【解決手段】 先行するサンプルに関して１サンプル期
間だけそれぞれ遅延されている（Ｎ＋１）個のサンプル
が得られるように入力信号を遅延する遅延手段Ｔと、
（Ｎ＋１）個のサンプルの対応したサンプルを、補間が
行われる期間の分数の期間μの値と共にそれぞれ受取
り、その関数として（Ｎ＋１）個の出力を生成するデー
タ記憶手段Ｆ0 〜3 と、データ記憶手段Ｆ0 〜3 からの
（Ｎ＋１）個の出力を加算して最終的な補間された値を
生成する加算手段ＳＵＭとを含んでいることを特徴とす
る。
間の中間値を簡単な構成で得ることのできる補間装置を
提供することを目的とする。 【解決手段】 先行するサンプルに関して１サンプル期
間だけそれぞれ遅延されている（Ｎ＋１）個のサンプル
が得られるように入力信号を遅延する遅延手段Ｔと、
（Ｎ＋１）個のサンプルの対応したサンプルを、補間が
行われる期間の分数の期間μの値と共にそれぞれ受取
り、その関数として（Ｎ＋１）個の出力を生成するデー
タ記憶手段Ｆ0 〜3 と、データ記憶手段Ｆ0 〜3 からの
（Ｎ＋１）個の出力を加算して最終的な補間された値を
生成する加算手段ＳＵＭとを含んでいることを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、信号の２つの連続
したサンプルの間の中間値を得るための信号補間装置に
関する。この補間装置は、一般に高速で動作する復調装
置およびデータ獲得システムのタイミング回復に特に有
効である。
したサンプルの間の中間値を得るための信号補間装置に
関する。この補間装置は、一般に高速で動作する復調装
置およびデータ獲得システムのタイミング回復に特に有
効である。
【０００２】
【従来の技術】一般的なあらゆる復調装置およびデータ
獲得システムにおいて、データが最適な状況で検出され
るためには、サンプリングクロックと入ってきたデータ
信号は同期していなければならない。実際に、受信され
たデータのビット速度はサンプリング周波数の分数倍と
厳密には一致せず、その結果サンプリングクロック周波
数と受信されたデータ速度とを同期する時に問題が生じ
る。
獲得システムにおいて、データが最適な状況で検出され
るためには、サンプリングクロックと入ってきたデータ
信号は同期していなければならない。実際に、受信され
たデータのビット速度はサンプリング周波数の分数倍と
厳密には一致せず、その結果サンプリングクロック周波
数と受信されたデータ速度とを同期する時に問題が生じ
る。
【０００３】この問題を避けるために、通常は受信され
たデータ速度の関数としてサンプリングクロック周波数
を変化させて発生した任意の同期エラーを補正してい
る。この解決法は、サンプリングクロックを変えること
により受信機中のクロック同期を調節するメカニズムと
して例えば低速データ等のいくつかの場合に適してい
る。しかし、ある種のシステムでは、後に続くデータ認
承過程でサンプリング周波数の変化がエラーを生じさせ
るために、この解決法は有効ではない。これは、周波数
分割多重化非同期信号用のデジタル処理システムの場
合、または後に続く信号処理を伴う非同期デジタルデー
タ捕捉システムの場合である。同様のことは、例えば２
Ｍｂ／秒以上で動作する高速データ獲得システムにおい
て発生する。サンプリングクロックがデータ速度の変化
から独立していなければならないこれらの場合、一般
に、２つの連続したサンプルの間の中間値を得るために
補間技術を使用し、デジタル信号処理によりサンプリン
グ速度を高めることが行われている。したがって、受信
時のタイミングの調節は、受信機の局部的クロックでは
なく、入ってきたデータ信号に関して行われる。それ
は、このような方法で後続する信号処理により採取され
た同期されていないサンプルの大きい数を起点として得
られた値が、サンプリングクロックが入ってきたデータ
信号と同期している場合に、得られたはずの信号サンプ
ルに対応するためである。
たデータ速度の関数としてサンプリングクロック周波数
を変化させて発生した任意の同期エラーを補正してい
る。この解決法は、サンプリングクロックを変えること
により受信機中のクロック同期を調節するメカニズムと
して例えば低速データ等のいくつかの場合に適してい
る。しかし、ある種のシステムでは、後に続くデータ認
承過程でサンプリング周波数の変化がエラーを生じさせ
るために、この解決法は有効ではない。これは、周波数
分割多重化非同期信号用のデジタル処理システムの場
合、または後に続く信号処理を伴う非同期デジタルデー
タ捕捉システムの場合である。同様のことは、例えば２
Ｍｂ／秒以上で動作する高速データ獲得システムにおい
て発生する。サンプリングクロックがデータ速度の変化
から独立していなければならないこれらの場合、一般
に、２つの連続したサンプルの間の中間値を得るために
補間技術を使用し、デジタル信号処理によりサンプリン
グ速度を高めることが行われている。したがって、受信
時のタイミングの調節は、受信機の局部的クロックでは
なく、入ってきたデータ信号に関して行われる。それ
は、このような方法で後続する信号処理により採取され
た同期されていないサンプルの大きい数を起点として得
られた値が、サンプリングクロックが入ってきたデータ
信号と同期している場合に、得られたはずの信号サンプ
ルに対応するためである。
【０００４】データ獲得システムにおけるタイミング回
復に補間技術を適用することはよく知られており、広範
囲に論じられている。モデムにおいて補間を実施した一
例は、文献（Floyd M.Gardner 氏による"Interpolation
in digital modems-Part 1:Fundamentals"，the IEEE
Transactions on Communications ，vol.41,No.3,March
1993,pages 501-507）に記載されている。
復に補間技術を適用することはよく知られており、広範
囲に論じられている。モデムにおいて補間を実施した一
例は、文献（Floyd M.Gardner 氏による"Interpolation
in digital modems-Part 1:Fundamentals"，the IEEE
Transactions on Communications ，vol.41,No.3,March
1993,pages 501-507）に記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この解
決法は、実行されなければならない演算数を大幅に増加
させ、それに付随して構成を複雑化し、また対応的に消
費電力を増加させ、現在のＶＬＳＩ技術を使用している
回路への集積を困難にする。
決法は、実行されなければならない演算数を大幅に増加
させ、それに付随して構成を複雑化し、また対応的に消
費電力を増加させ、現在のＶＬＳＩ技術を使用している
回路への集積を困難にする。
【０００６】
【課題を解決するための手段】本発明は、入ってきた信
号をＮ回遅延し、それによって（Ｎ＋１）個のサンプル
を獲得する遅延手段と、（Ｎ＋１）個のサンプルの対応
したサンプルによって採取された値および期間の分数の
値に応じて、デジタル的に記憶された値の（Ｎ＋１）個
の出力を生成するデータ記憶手段と、データ記憶手段の
（Ｎ＋１）個の出力を加算して最終的な補間された値を
生成する加算手段とを含んでいる、信号の２つの連続し
たサンプルの間の中間値を得るための補間装置を提供す
る。
号をＮ回遅延し、それによって（Ｎ＋１）個のサンプル
を獲得する遅延手段と、（Ｎ＋１）個のサンプルの対応
したサンプルによって採取された値および期間の分数の
値に応じて、デジタル的に記憶された値の（Ｎ＋１）個
の出力を生成するデータ記憶手段と、データ記憶手段の
（Ｎ＋１）個の出力を加算して最終的な補間された値を
生成する加算手段とを含んでいる、信号の２つの連続し
たサンプルの間の中間値を得るための補間装置を提供す
る。
【０００７】期間の分数の時間間隔で採取された値は、
最終的な補間された値における（Ｎ＋１）個の各サンプ
ルの貢献度を決定する。
最終的な補間された値における（Ｎ＋１）個の各サンプ
ルの貢献度を決定する。
【０００８】この補間装置を使用する利点は、現在のＶ
ＬＳＩ技術を使用して集積することが容易であり、一般
に高速で動作する復調装置およびデータ獲得システムに
適しているため、実行されるべき演算の回数が減少し、
その構成の複雑さが軽減されることである。
ＬＳＩ技術を使用して集積することが容易であり、一般
に高速で動作する復調装置およびデータ獲得システムに
適しているため、実行されるべき演算の回数が減少し、
その構成の複雑さが軽減されることである。
【０００９】
【発明の実施の形態】以下、添付図面に基づいた好まし
い実施形態により本発明を詳細に説明する。上述された
ように、後に続くデータ認識過程を損なわずにサンプリ
ング周波数を変えることができないシステムでは補間技
術によって受信の同期調節が行われる。
い実施形態により本発明を詳細に説明する。上述された
ように、後に続くデータ認識過程を損なわずにサンプリ
ング周波数を変えることができないシステムでは補間技
術によって受信の同期調節が行われる。
【００１０】図１は、この好ましい実施形態においては
３次の補間多項式を利用することによって、信号の４つ
の連続したサンプルの間で値が得られるデータ信号を表
わしており、各サンプルは先行するサンプルＸ0 ，Ｘ1
，Ｘ2 ，Ｘ3 に関して１期間差で採取され、μはこの
図において２つの連続したサンプルの間の期間が16に分
割されたそれぞれの時間値を表わしている。
３次の補間多項式を利用することによって、信号の４つ
の連続したサンプルの間で値が得られるデータ信号を表
わしており、各サンプルは先行するサンプルＸ0 ，Ｘ1
，Ｘ2 ，Ｘ3 に関して１期間差で採取され、μはこの
図において２つの連続したサンプルの間の期間が16に分
割されたそれぞれの時間値を表わしている。
【００１１】｛ａk ｝を３次の多項式関数の係数とする
と、結果的な補間値は以下の式で与えられる。
と、結果的な補間値は以下の式で与えられる。
【００１２】
【数１】 ここで、ｔk はこの例の場合には２つの連続したサンプ
ルの間の期間が分割された期間μに等しいサンプルの瞬
間の値である。
ルの間の期間が分割された期間μに等しいサンプルの瞬
間の値である。
【００１３】したがって、多項式の係数ａk は補間に対
して考察される起点での信号サンプルＸの値の関数であ
る：
して考察される起点での信号サンプルＸの値の関数であ
る：
【数２】 ここでｂkiは定数であり、その値がサンプリングの瞬間
に依存し、またこの定数が多項式における各因数の加重
値を決定する。
に依存し、またこの定数が多項式における各因数の加重
値を決定する。
【００１４】その結果、始めの式は以下の形態で表わす
ことができる。
ことができる。
【００１５】
【数３】 この３次の補間に対する出力信号に対してこの式を展開
すると、 Ｘ＝Ｆ0(Ｘ0 ，μ) ＋Ｆ1(Ｘ1 ，μ) ＋Ｆ2(Ｘ2 ，μ)
＋Ｆ3(Ｘ3 ，μ) ここで、 Ｆ0(Ｘ0 ，μ) ＝Ｘ0 ＊（ｂ00＋μ＊ｂ10＋μ2 ＊ｂ20
＋μ3 ＊ｂ30） Ｆ1(Ｘ1 ，μ) ＝Ｘ1 ＊（ｂ01＋μ＊ｂ11＋μ2 ＊ｂ21
＋μ3 ＊ｂ31） Ｆ2(Ｘ2 ，μ) ＝Ｘ2 ＊（ｂ02＋μ＊ｂ12＋μ2 ＊ｂ22
＋μ3 ＊ｂ32） Ｆ3(Ｘ3 ，μ) ＝Ｘ3 ＊（ｂ03＋μ＊ｂ13＋μ2 ＊ｂ23
＋μ3 ＊ｂ33） これは、４つの関数Ｆ0(Ｘ0 ，μ) ，Ｆ1(Ｘ1 ，μ) ，
Ｆ2(Ｘ2 ，μ) およびＦ3(Ｘ3 ，μ) の和として合計出
力が表わされることを可能にし、これら関数の値は各サ
ンプリングされた値と、補間された値を得ることが所望
される期間の分数の値とにそれぞれ依存する。
すると、 Ｘ＝Ｆ0(Ｘ0 ，μ) ＋Ｆ1(Ｘ1 ，μ) ＋Ｆ2(Ｘ2 ，μ)
＋Ｆ3(Ｘ3 ，μ) ここで、 Ｆ0(Ｘ0 ，μ) ＝Ｘ0 ＊（ｂ00＋μ＊ｂ10＋μ2 ＊ｂ20
＋μ3 ＊ｂ30） Ｆ1(Ｘ1 ，μ) ＝Ｘ1 ＊（ｂ01＋μ＊ｂ11＋μ2 ＊ｂ21
＋μ3 ＊ｂ31） Ｆ2(Ｘ2 ，μ) ＝Ｘ2 ＊（ｂ02＋μ＊ｂ12＋μ2 ＊ｂ22
＋μ3 ＊ｂ32） Ｆ3(Ｘ3 ，μ) ＝Ｘ3 ＊（ｂ03＋μ＊ｂ13＋μ2 ＊ｂ23
＋μ3 ＊ｂ33） これは、４つの関数Ｆ0(Ｘ0 ，μ) ，Ｆ1(Ｘ1 ，μ) ，
Ｆ2(Ｘ2 ，μ) およびＦ3(Ｘ3 ，μ) の和として合計出
力が表わされることを可能にし、これら関数の値は各サ
ンプリングされた値と、補間された値を得ることが所望
される期間の分数の値とにそれぞれ依存する。
【００１６】図２は、上記の機能を実施する本発明の目
的とする補間装置の概略図である。この補間装置は３個
のシフトレジスタＴにより形成された遅延手段から構成
されており、これらのシフトレジスタＴは、先行するも
のに関して１サンプル期間分それぞれ遅延されている４
つの信号サンプルＸ0 ，Ｘ1 ，Ｘ2 ，Ｘ3 が得られるよ
うに入力信号Ｘ0 を遅延する。
的とする補間装置の概略図である。この補間装置は３個
のシフトレジスタＴにより形成された遅延手段から構成
されており、これらのシフトレジスタＴは、先行するも
のに関して１サンプル期間分それぞれ遅延されている４
つの信号サンプルＸ0 ，Ｘ1 ，Ｘ2 ，Ｘ3 が得られるよ
うに入力信号Ｘ0 を遅延する。
【００１７】各信号サンプルＸ0 ，Ｘ1 ，Ｘ2 ，Ｘ3 が
各場合における期間の分数μの値と共に、それぞれ 256
バイトの４個の読出し専用メモリＦ0 ，Ｆ1 ，Ｆ2 ，Ｆ
3 のセットから形成されたデータ記憶手段Ｆ0 ，Ｆ1 ，
Ｆ2 ，Ｆ3 への入力としてそれぞれ作用するように、入
力信号Ｘ0 および期間の分数μの両方は４ビットで符号
化される。
各場合における期間の分数μの値と共に、それぞれ 256
バイトの４個の読出し専用メモリＦ0 ，Ｆ1 ，Ｆ2 ，Ｆ
3 のセットから形成されたデータ記憶手段Ｆ0 ，Ｆ1 ，
Ｆ2 ，Ｆ3 への入力としてそれぞれ作用するように、入
力信号Ｘ0 および期間の分数μの両方は４ビットで符号
化される。
【００１８】これらの各読出し専用メモリＲＯＭは、そ
れらの入力で生じるはずのμおよびＸの可能性のある16
個の各値に対して３次の多項式関数Ｆ0(Ｘ0 ，μ) ，Ｆ
1(Ｘ1 ，μ) ，Ｆ2(Ｘ2 ，μ) およびＦ3(Ｘ3 ，μ) の
値を記憶する。このようにして、必要な数学的演算が予
め実行され、変数によってアドレスされる表の形態で記
憶され、連続的な計算が不要である。
れらの入力で生じるはずのμおよびＸの可能性のある16
個の各値に対して３次の多項式関数Ｆ0(Ｘ0 ，μ) ，Ｆ
1(Ｘ1 ，μ) ，Ｆ2(Ｘ2 ，μ) およびＦ3(Ｘ3 ，μ) の
値を記憶する。このようにして、必要な数学的演算が予
め実行され、変数によってアドレスされる表の形態で記
憶され、連続的な計算が不要である。
【００１９】これらのメモリは、それぞれ７ビットの４
つの出力Ｘ0'，Ｘ1'，Ｘ2'，Ｘ3'を生成し、これらの出
力が加算器ＳＵＭにおいて加算され、最終的な補間され
た値Ｘを生成する。４つの各要素は７ビットを有してい
るため、和の本来の大きさは９ビットでなければならな
い。しかしながら、切捨て処理によって下位桁の２ビッ
トの消去によりその大きさは７ビットに減少される。
つの出力Ｘ0'，Ｘ1'，Ｘ2'，Ｘ3'を生成し、これらの出
力が加算器ＳＵＭにおいて加算され、最終的な補間され
た値Ｘを生成する。４つの各要素は７ビットを有してい
るため、和の本来の大きさは９ビットでなければならな
い。しかしながら、切捨て処理によって下位桁の２ビッ
トの消去によりその大きさは７ビットに減少される。
【図１】補間技術により得られる２つの連続したサンプ
ル間の値が起点とする定められた瞬間に得られたデータ
信号の一連のサンプルを示したグラフ。
ル間の値が起点とする定められた瞬間に得られたデータ
信号の一連のサンプルを示したグラフ。
【図２】２つの連続したサンプルの間の中間値を得るた
めの本発明の目的である補間装置の概略的な構造図。
めの本発明の目的である補間装置の概略的な構造図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリーア・アーフリカ・ロドリーゲス・マ ルチーネス スペイン国、28005 マドリッド、ゼクン ド・デー、パセオ・インペリアル（番地無 し) (72)発明者 ユアーン・ホセ・マリ・マリ スペイン国、28030 マドリッド、セス ト・シー、コレギドール・ホセ・デ・パサ モンテ 19
Claims (3)
- 【請求項１】 信号の２つの連続したサンプルの間の中
間値を得る補間装置において、 （ａ）先行するサンプルに関して１サンプル期間だけそ
れぞれ遅延されている（Ｎ＋１）個のサンプルが得られ
るように入力信号を遅延する遅延手段と、 （ｂ）（Ｎ＋１）個のサンプルの対応したサンプルを、
補間が行われる期間の分数の期間μの値と共にそれぞれ
受取り、その関数として（Ｎ＋１）個の出力を生成する
データ記憶手段と、 （ｃ）データ記憶手段からの（Ｎ＋１）個の出力を加算
して最終的な補間された値を生成する加算手段とを含ん
でいることを特徴とする補間装置。 - 【請求項２】 前記分数の期間の各場合に得られた値
は、最終的な補間された値を得ることが所望された瞬間
からの（Ｎ＋１）個の各サンプルの時間的距離の関数と
して、（Ｎ＋１）個の各サンプルのこの最終的な補間さ
れた値に対する貢献度を決定することを特徴とする請求
項１記載の補間装置。 - 【請求項３】 各データ記憶手段は、それらの各出力値
が前記分数の期間の各場合に採取された入力値および
（Ｎ＋１）個のサンプルのその対応したサンプルの値の
関数であるようにデジタル形態で予め記憶された値の表
を含んでいることを特徴とする請求項１記載の補間装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES9502096 | 1995-10-27 | ||
| ES9502096A ES2113301B1 (es) | 1995-10-27 | 1995-10-27 | Dispositivo de interpolacion de señales. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09231200A true JPH09231200A (ja) | 1997-09-05 |
Family
ID=8291985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28508296A Pending JPH09231200A (ja) | 1995-10-27 | 1996-10-28 | 信号補間装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0771093A2 (ja) |
| JP (1) | JPH09231200A (ja) |
| CN (1) | CN1166097A (ja) |
| AU (1) | AU6813596A (ja) |
| CA (1) | CA2188693A1 (ja) |
| ES (1) | ES2113301B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816547B1 (en) | 1999-11-04 | 2004-11-09 | Pioneer Corporation | Waveform equalizer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109636873B (zh) * | 2018-12-12 | 2023-07-18 | 上海联影医疗科技股份有限公司 | 用于医学图像重建的数据处理方法和医学图像重建方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794341A (en) * | 1985-11-05 | 1988-12-27 | Signal Processors Limited | Digital filters and demodulators |
| JP2613256B2 (ja) * | 1988-05-25 | 1997-05-21 | 株式会社日立製作所 | ディジタル復調装置 |
| US5309484A (en) * | 1992-09-01 | 1994-05-03 | Motorola, Inc. | Method and apparatus for asynchronous timing recovery using interpolation filter |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
-
1995
- 1995-10-27 ES ES9502096A patent/ES2113301B1/es not_active Expired - Lifetime
-
1996
- 1996-10-11 AU AU68135/96A patent/AU6813596A/en not_active Abandoned
- 1996-10-21 EP EP96440090A patent/EP0771093A2/en not_active Withdrawn
- 1996-10-23 CA CA 2188693 patent/CA2188693A1/en not_active Abandoned
- 1996-10-25 CN CN 96122660 patent/CN1166097A/zh active Pending
- 1996-10-28 JP JP28508296A patent/JPH09231200A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816547B1 (en) | 1999-11-04 | 2004-11-09 | Pioneer Corporation | Waveform equalizer |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2113301A1 (es) | 1998-04-16 |
| CA2188693A1 (en) | 1997-04-28 |
| ES2113301B1 (es) | 1999-01-01 |
| AU6813596A (en) | 1997-05-01 |
| CN1166097A (zh) | 1997-11-26 |
| EP0771093A2 (en) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| US6782067B2 (en) | Asynchronous data reception circuit of a serial data stream | |
| US8494104B2 (en) | NICAM decoder with output resampler | |
| US5159339A (en) | Sampling rate converter for signals having a non-integer sampling ratio | |
| JPS62274336A (ja) | 平方根の概算装置 | |
| JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
| US20030065463A1 (en) | Digital sample sequence conversion device | |
| JPH09231200A (ja) | 信号補間装置 | |
| EP1502180B1 (en) | System and method for clockless data recovery | |
| US6590948B1 (en) | Parallel asynchronous sample rate reducer | |
| EP1149482B1 (en) | Synchronizing method | |
| JP3251464B2 (ja) | クロック再生回路 | |
| US20020150153A1 (en) | Multi-channel digital modem | |
| JP3228361B2 (ja) | ディジタル処理型直交検波回路 | |
| JP2001308839A (ja) | クロック同期回路、及びクロック同期方法 | |
| JPH0746448A (ja) | ゴースト検出装置及びゴースト検出装置を用いたゴースト除去装置 | |
| JP2655634B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| JPH05175730A (ja) | 時分割式ダイレクト受信機 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JPH0568031A (ja) | 冗長構成装置のフレームパルス生成方式 | |
| JPH06188685A (ja) | Ｆｉｒフィルタ | |
| JPH03204251A (ja) | クロック同期回路 | |
| JP2806151B2 (ja) | フレーム相関装置 | |
| JPH08202330A (ja) | 映像信号入力装置およびその制御方法 |