JPH09213694A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09213694A
JPH09213694A JP1630096A JP1630096A JPH09213694A JP H09213694 A JPH09213694 A JP H09213694A JP 1630096 A JP1630096 A JP 1630096A JP 1630096 A JP1630096 A JP 1630096A JP H09213694 A JPH09213694 A JP H09213694A
Authority
JP
Japan
Prior art keywords
film
wiring pattern
etching
nitric acid
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1630096A
Other languages
English (en)
Inventor
Yasuyuki Enomoto
容幸 榎本
Kojiro Nagaoka
弘二郎 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1630096A priority Critical patent/JPH09213694A/ja
Publication of JPH09213694A publication Critical patent/JPH09213694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 Si基体上に形成された配線パターンを覆っ
て、オゾンと有機シリコンソースとを原料としたSiO
2 膜を形成するに際して、その後に行うフォトリソグラ
フィに支障が生じないように、得られるSiO2 膜の膜
厚差を低減し得る、半導体装置の製造方法を提供が望ま
れている。 【解決手段】 シリコン基体20上にエッチングによっ
て配線パターン22を形成し、その後配線パターン22
を覆って、オゾンと有機シリコンソースとを原料とした
SiO2 膜23を形成する。配線パターン22の形成後
SiO2 膜23を形成するに先立ち、得られた配線パタ
ーン22およびこれを形成したシリコン基体20上の面
を発煙硝酸で処理する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線パターンを覆
う層間絶縁膜として、オゾンと有機シリコンソースとを
原料としたSiO2 膜を形成する処理を有した半導体装
置の製造方法に関する。
【0002】
【従来の技術】一般に半導体装置を製造するに際して、
特に配線パターンを形成する場合には、レジストパター
ンをマスクとしたエッチングによって配線パターンを形
成した後、有機アミン系レジスト剥離液によってシリコ
ン基板上を処理し、これによりエッチングに伴って生じ
たポリマー等の反応生成物などを除去している。なお、
本明細書中においては、このエッチング後の反応生成物
除去処理を単にエッチング後処理と称する。ところで、
このようにして製造される半導体装置においては、その
高密度化・高集積化の流れに伴い、多層配線技術がます
ます重要になってきている。特に、層間絶縁膜について
は、微細化された配線パターンの間を空洞無く埋め込
み、かつその表面段差を平坦化することが要求されるこ
とから、これらの要求を全て応えるためには未だ多くの
技術的課題が残されている。このような技術的課題を解
決するための研究の結果、近年、段差被覆性に優れ、か
つ自己平坦化特性を有するものとして、オゾンと有機シ
リコンソース、特にTEOS(テトラエトキシシラン)
とによる常圧SiO2 膜(以下、O3 −TEOSNSG
と呼称する)が注目されている。
【0003】
【発明が解決しようとする課題】ところが、O3 −TE
OSNSG膜は、例えばAl配線パターン間の疎密によ
り、Al配線上での膜厚が異なって形成されることが知
られている。図5は、このような現象を示すもので、A
l配線パターン間の距離と該Al配線パターン上に形成
されたO3 −TEOSNSG膜の厚さとの関係を示すグ
ラフである。ここで、図5は、シリコン基板上に形成し
た幅が600nm、高さが650nmのAl配線パター
ン上に、O3 −TEOSNSG膜を形成したときの関係
を示すもので、その成膜については、図6に示す成膜装
置1により以下の条件(A)で行っている。 基板温度 ;380℃ O3 濃度 ;150mg/slm O3 /O2 流量 ;5.7slm セパレートN2 流量 ;6slm TEOS流量 ;10sccm 成膜処理時間 ;5min (ベルト速度 ;3inch/min)
【0004】図6に示した成膜装置1は、ウエハ(Si
基体)上に成膜を行う成膜部2と、該ウエハを搬送する
ベルト3を備えた搬送部4とからなるものである。成膜
部2は、ベルト3の移動方向に沿いかつこれの一部を覆
って配設されたマッフル5と、このマッフル5内に下部
が配置されかつベルト3の直上に配置された四つのイン
ジェクタ6…とを備えて構成されたものである。インジ
ェクタ6…は、全て同一の構成からなるもので、ベルト
3の移動方向に沿って順番に配列されたものである。イ
ンジャクタ6には、有機シリコンソース、この例ではT
EOSを供給するための供給部7と、O3 発生装置8
と、窒素供給部(図示略)と、排気装置(図示略)に連
結した排気管9とが直接あるいは配管を介して間接的に
接続されている。
【0005】このような構成のもとにインジャクタ6
は、図7に示すようにO3 とO2 との混合ガス(O3
2 )とTEOSとを、窒素により分離した状態でベル
ト3上のウエハWに供給するものとなっている。すなわ
ち、インジャクタ6は、底部を開口した直方体状の筺体
10と、これの内部に設けられた仕切り筺11と、該仕
切り筺11の内部に設けられた吹き出し部12とを有し
てなるものであり、吹き出し部12に前記供給部7、O
3 発生装置8、窒素供給部に接続する配管を連結し、こ
れらから供給されるガスを吹き出し部12内にて仕切り
板(図示略)で分離し、さらに吹き出し部10からウエ
ハW上に各ガスを吹き出した際、反応ガスであるO3
2 とTEOSとのガスの流れの間に、窒素(セパレー
タN2 )が流れるようにしたものである。なお、筺体1
0と仕切り筺11との間には排気管9が接続されてお
り、これによってウエハWに供給され反応に供されたガ
スの残りは、ウエハW上から強制的に排気されるように
なっている。
【0006】搬送部4は、ウエハWを載置移送するため
の前記ベルト3とこのベルト3を移動させるためのモー
タ等からなるベルト駆動部13とを備え、ベルト3の移
動方向に沿ってN2 雰囲気にて加熱する加熱室14、超
音波洗浄槽15、リンス槽16、HFによるエッチング
槽17、17を順次配して構成されたものである。そし
て、このような構成のもとに成膜装置1は、四つのイン
ジェクタ6…により、ベルト3で移送されたウエハW上
にてO3 とTEOSとを反応させ、ウエハW上にO3
TEOSNSG膜を順次堆積形成するものとなってい
る。
【0007】しかして、このような構成の成膜装置1に
よって成膜されたO3 −TEOSNSG膜の厚さとAl
配線パターン間の距離との関係を示す前記図5より、A
l配線パターン間の距離の違いによってO3 −TEOS
NSG膜は、Al配線上に形成された際の膜厚が大きく
ばらつくことが分かる。なお、このO3 −TEOSNS
G膜の形成にあたっては、図5に示した例ではその前処
理となるエッチング処理として有機アミン系レジスト剥
離液による処理を行っている。また、本明細書において
は、前記のばらつきにおける最大膜厚と最小膜厚との差
を、パターン依存性と称する。
【0008】このようなパターン依存性に起因して、O
3 −TEOSNSG膜の形成には以下の不都合がある。
Al配線間の疎密による膜厚差は、その後、O3 −TE
OSNSG膜をエッチバックなどして平坦化処理を行っ
てもそのまま残ってしまい、結果的にチップ内のパター
ン間で段差が形成されてしまう。そして、この段差がフ
ォトリソグラフィの焦点深度より大きくなってしまう
と、フォトレジスト加工が困難になってしまうのであ
る。
【0009】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、Si基体上に形成された
配線パターンを覆って、オゾンと有機シリコンソースと
を原料としたSiO2 膜を形成するに際して、その後に
行うフォトリソグラフィに支障が生じないように、得ら
れるSiO2 膜の膜厚差を低減し得る、半導体装置の製
造方法を提供することにある。
【0010】
【課題を解決するための手段】本発明者は、前記課題を
解決するべく鋭意研究した結果、O3 −TEOSNSG
膜のパターン依存性がAl配線パターン形成のためのエ
ッチングを行った後の反応生成物除去処理(エッチング
後処理)に用いられる処理液に大きく影響されることを
実験的に究明し、本発明を完成した。すなわち、本発明
の半導体装置の製造方法では、Si基体上にエッチング
によって配線パターンを形成し、その後該配線パターン
を覆って、オゾンと有機シリコンソースとを原料とした
SiO2 膜を形成するに際し、前記配線パターンの形成
の後、前記SiO2 膜を形成するに先立って得られた配
線パターンおよびこれを形成したSi基体上の面を発煙
硝酸で処理することを前記課題の解決手段とした。
【0011】この製造方法によれば、後述する実験デー
タから分かるように配線パターン形成に際してのエッチ
ング後、このエッチングに伴って生じたポリマー等の反
応生成物を除去するにあたって、従来の有機アミン系レ
ジスト剥離液に代えて発煙硝酸を用いることにより、そ
の後に得られるSiO2 膜のパターン依存性が低減す
る。ここで、O3 −TEOSNSG膜のパターン依存性
がエッチング後処理に用いられる処理液に大きく影響さ
れる原因については、現在のところ解明されていないも
のの、一因として下地依存性、すなわち下地処理による
3 −TEOSNSG膜の成膜量の違いが考えられる。
図4はシリコン基板上に下地としてプラズマTEOS膜
を形成し、このプラズマTEOS膜表面を従来の有機ア
ミン系レジスト剥離液で処理した場合と、本発明に用い
られる発煙硝酸で処理した場合と、処理液による処理を
行わなかった場合、すなわち無処理の場合とにおける、
3 −TEOSNSG膜の成膜量を調べた結果を示すグ
ラフである。図4より、有機アミン系レジスト剥離液で
処理した場合の成膜量が無処理の場合の成膜量に比べ大
幅に少なくなっているのに対し、発煙硝酸で処理した場
合の成膜量は無処理の場合の成膜量とほぼ同一になって
おり、したがって発煙硝酸はその下地依存性を低く抑え
ることができることが分かる。
【0012】
【発明の実施の形態】以下、本発明をその実施形態例に
よって詳しく説明する。図1(a)、(b)は本発明の
第1実施形態例を説明するための図である。この例で
は、まず、図1(a)に示すようにシリコン基板20上
に形成されたSiO2 からなる酸化膜21上に、配線層
としてAl膜(図示略)を形成し、さらにリソグラフィ
技術および反応性イオンエッチング(RIE)技術によ
ってこれをパターニングし、Al配線パターン22を得
る。
【0013】次に、エッチング後処理として、このAl
配線パターン22を形成したシリコン基板20の、Al
配線パターン22およびこれを形成した酸化膜21面を
発煙硝酸で処理し、残存するレジスト、さらにはAl配
線パターン22形成時における、レジストとエッチング
ガスとによる反応生成物(副生成物)を除去する。この
発煙硝酸処理として具体的には、シリコン基板20を発
煙硝酸液中に10分間程度浸漬するいわゆるドブ漬け法
などが採用される。
【0014】その後、図6に示した成膜装置1を用い、
図1(b)に示すようにAl配線パターン22を覆っ
て、オゾンと有機シリコンソースであるTEOSとを原
料としてSiO2 膜(O3 −TEOSNSG膜23)を
形成する。なお、ここでのO3−TEOSNSG膜23
の形成条件は、前記条件(A)と同一とする。また、以
上のような製造条件でAl配線パターン22の間隔のみ
を変え、前記図5に示した場合の条件と同じ条件でその
パターン依存性を調べた。得られた結果を図5に示した
結果と併記して図2に示す。図2に示した結果より本実
施形態例によれば、従来の有機アミン系レジスト剥離液
を用いた場合に比べ、O3 −TEOSNSG膜23のパ
ターン依存性を十分低減させることができる。
【0015】なお、前記実施形態例では、配線パターン
をAlからなるパターン22としたが、本発明はこれに
限定されることなく、例えばAlCu等からなるパター
ンとしてもよい。また、前記実施形態例では、Al配線
パターン22を形成した後直接発煙硝酸による処理を行
ったが、例えばこの発煙硝酸処理に先立ち、O2 プラズ
マ処理を行ってもよい。このO2 プラズマ処理として
は、具体的には例えば以下の条件が採用される。 O2 流量 ;100sccm 圧力 ;0.1Torr RFパワー ;200W このようなO2 プラズマ処理を行うと、特に配線パター
ンとしてAlCuを用いた場合に、その後発煙硝酸で処
理したとき起きるAl溶出を防止することができる。
【0016】図3(a)、(b)は本発明の第2実施形
態例を説明するための図である。この第2実施形態例が
先の第1実施形態例と異なるところは、Al配線パター
ン22形成後発煙硝酸による処理を行った後、前記O3
−TEOSNSG膜23を形成するに先立ち、プラズマ
放電を利用した酸化膜を、Al配線パターン22を覆っ
た状態に形成する点である。すなわち、この第2実施形
態例では、図3(a)に示したようにシリコン基板20
上の酸化膜21の上にAl配線パターン22を形成し、
さらに発煙硝酸による処理を行った後、Al配線パター
ン22を覆ってプラズマTEOS膜24を例えば厚さ3
00nmに形成する。このプラズマTEOS膜24の形
成については、例えば以下の条件が採用される。 TEOS流量 ;60sccm O2 流量 ;600sccm 圧力 ;8.5Torr RFパワー ;700W このような条件で成膜を行うと、RF放電によりTEO
SとO2 とが解離し、これによりSiO2 からなる酸化
膜(プラズマTEOS膜)が得られる。その後、先の第
1実施形態例と同様に図6に示した成膜装置1を用い、
図3(b)に示すようにプラズマTEOS膜24を覆っ
て、オゾンと有機シリコンソースであるTEOSとを原
料としてSiO2 膜(O3 −TEOSNSG膜23)を
形成する。
【0017】このような製造方法にあっては、エッチン
グ後処理を発煙硝酸で行ったことにより、従来のごとく
有機アミン系レジスト剥離液を用いた場合に見られるパ
ターン依存性を低減することができる。また、O3 −T
EOSNSG膜23の形成に先立ってプラズマTEOS
膜24を形成するので、O3 −TEOSNSG膜23の
膜質不足をプラズマTEOS膜24で補うことができ
る。なお、この実施形態例においても、配線パターンを
Alからなるパターン22としたが、第1実施形態例の
場合と同様にこれ以外の材質からなるパターンとしても
よい。
【0018】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、配線パターン形成に際してのエッチング
後、このエッチングに伴って生じたポリマー等の反応生
成物を除去するにあたって、従来の有機アミン系レジス
ト剥離液に代えて発煙硝酸を用いた方法であるから、そ
の後に得られるSiO2 膜のパターン依存性を低減して
十分な平坦性を確保することができ、これによりその後
に行うフォトリソグラフィに支障が生じることを抑制す
ることができる。
【図面の簡単な説明】
【図1】(a)、(b)は本発明の第1実施形態例を説
明するための要部側断面図である。
【図2】Al配線パターン間の距離と膜厚との関係を示
すグラフ図であり、本発明方法と従来方法とのパターン
依存性を比較したグラフ図である。
【図3】(a)、(b)は本発明の第2実施形態例を説
明するための要部側断面図である。
【図4】各条件のプラズマTEOS膜上にO3 −TEO
SNSG膜を成膜したときの成膜量を示すグラフであ
り、O3 −TEOSNSG膜の下地依存性を示すグラフ
図である。
【図5】Al配線パターン間の距離と膜厚との関係を示
すグラフ図であり、パターン依存性を示すグラフ図であ
る。
【図6】O3 −TEOSNSG膜の成膜に用いられる成
膜装置の概略構成図である。
【図7】図6に示した成膜装置におけるインジェクタの
概略構成図である。
【符号の説明】
20 シリコン基板 21 酸化膜 22 Al配
線パターン 23 O3 −TEOSNSG膜 24 プラズマTE
OS膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基体上にエッチングによって配
    線パターンを形成し、その後該配線パターンを覆って、
    オゾンと有機シリコンソースとを原料としたSiO2
    を形成するに際し、 前記配線パターンの形成後前記SiO2 膜を形成するに
    先立ち、得られた配線パターンおよびこれを形成したシ
    リコン基体上の面を発煙硝酸で処理することを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 前記発煙硝酸による処理後前記SiO2
    膜を形成するに先立ち、有機シリコンソースを原料とし
    プラズマ放電を利用した酸化膜を、前記配線パターンを
    覆った状態に形成することを特徴とする請求項1記載の
    半導体装置の製造方法。
JP1630096A 1996-02-01 1996-02-01 半導体装置の製造方法 Pending JPH09213694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1630096A JPH09213694A (ja) 1996-02-01 1996-02-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1630096A JPH09213694A (ja) 1996-02-01 1996-02-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09213694A true JPH09213694A (ja) 1997-08-15

Family

ID=11912705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1630096A Pending JPH09213694A (ja) 1996-02-01 1996-02-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09213694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077104A (ja) * 1999-09-07 2001-03-23 Miyazaki Oki Electric Co Ltd 半導体装置の層間絶縁膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077104A (ja) * 1999-09-07 2001-03-23 Miyazaki Oki Electric Co Ltd 半導体装置の層間絶縁膜の形成方法

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP2001223267A (ja) 半導体装置の製造方法
US6232237B1 (en) Method for fabricating semiconductor device
KR100365890B1 (ko) 샐로우트렌치분리구조를 형성하는 방법
KR101292025B1 (ko) 강하고 얕은 트렌치 절연 구조들 및 얕은 트렌치 절연구조물들을 형성하는 방법
JPH09213694A (ja) 半導体装置の製造方法
JPH0831797A (ja) 選択エッチング方法
KR100256818B1 (ko) 반도체소자의 소자분리막 형성방법
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH02209753A (ja) 半導体装置の多層配線の形成方法
TW201320241A (zh) 處理基板的系統與方法
JPH05291415A (ja) 半導体装置の製造方法
TW461026B (en) Method for forming a conductor in fluorinated silicate glass (FSG) layer
JPH05109702A (ja) 半導体装置の製造方法
KR100248344B1 (ko) 반도체 소자의 제조방법
JPH09191009A (ja) 半導体装置の製造方法
JPH11274295A (ja) 半導体装置の製造方法
JP2908200B2 (ja) 半導体装置の製造方法
US20080160773A1 (en) Method of fabricating semiconductor device
JP2000114254A (ja) 半導体装置の製造方法
KR100268800B1 (ko) 접합형 soi기판의 제조방법
KR100691135B1 (ko) 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법
JPH08316228A (ja) 絶縁膜の形成方法
KR100653986B1 (ko) 반도체 제조를 위한 화학적 기계적 연마 방법
JPH04107924A (ja) 半導体装置の製造方法